CN111740740A - 流水线型逐次逼近模数转换器后台增益校准电路和方法 - Google Patents

Abstract

本发明提供一种流水线型逐次逼近模数转换器后台增益校准电路和方法，通过在输入信号中叠加不同的伪随机序列，对叠加了不同伪随机序列的输入信号分别进行模数转换、相关操作和累加求均值等后处理操作，从而获得最终的增益误差系数；相比于现有的流水线型逐次逼近模数转换器后台增益校准技术，可以避免因采用周期较长的伪随机序列进行增益校准，而导致电路实现时功耗增大以及转换时间变长等问题，并且可以有效地提高流水线型逐次逼近模数转换器中增益误差校准的效率，具有高效、低功耗、节省电路面积等功效。

Description

流水线型逐次逼近模数转换器后台增益校准电路和方法

技术领域

本发明属于集成电路技术领域，涉及一种流水线型逐次逼近模数转换器后台增益校准电路和方法。

背景技术

流水线型逐次逼近模数转换器充分结合了逐次逼近型模数转换器的低功耗、逻辑清晰的特性，以及流水线型模数转换器以流水线的形式工作而具有速度方面优势，因此具有低功耗、高速的优点，已成为了目前模数转换器领域的研究热点。然而，由于流水线型模数转换器在级间设有增益级，用于放大残差信号，而在高速模数转换器中，增益级一般由开环放大器组成，而开环放大器虽然速度较快，但是存在增益误差等因素使得增益不稳定。因此，为提高增益的精度且不影响模数转换器的转换速度，往往通过后台增益校准方法对增益的精度进行调整。

常见的流水线型逐次逼近模数转换器的后台增益校准方法为，在模数转换器输入信号完成采样以后，输入信号通路上注入一种与信号不相关的伪随机序列信号，于模数转换器完成转换工作后得到输出的数字信号。该数字信号与注入的伪随机序列做相关后，累加求平均。因为伪随机序列统计学上与输入信号不相关，因而这样操作以后可以提取出增益误差。常见的后台增益校准方法中，一般采用单一的一种伪随机序列，若采用周期较长的伪随机序列，则导致电路实现时功耗增大以及转换时间变长；若采用周期较短的伪随机序列，则在总校准样本数不变的前提下，伪随机序列在校准过程中会重复出现，则在输入特定频率时，即输入信号频率与伪随机序列整体出现的频率相同时，对校准结果产生影响，降低校准结果的准确性。

因此，如何在保持电路低功耗和高速转换的同时，提高后台校准电路的校准精度成为目前所需要解决的技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种流水线型逐次逼近模数转换器后台增益校准电路和方法，用于解决现有的流水线型逐次逼近模数转换器后台增益校准方法中，采用输入信号中叠加伪随机序列信号的方法处理流水线型逐次逼近模数转换器的增益误差问题时，若叠加短周期伪随机序列信号，则导致增益误差的校准精度下降的问题。

为实现上述目的及其他相关目的，本发明第一方面提供一种流水线型逐次逼近模数转换器后台增益校准电路，包括：伪随机序列产生器，用于根据后台增益校准模块输出的M(M为大于2的整数)个控制信号，产生M个不同周期的伪随机序列，并输出各所述伪随机序列；流水线型逐次逼近模数转换器，用于对输入信号进行模数转换，并于模数转换中将所述伪随机序列产生器输出的M个不同周期的所述伪随机序列分别依次叠加至所述输入信号中，获取M个第一数字码，并输出各所述第一数字码至所述后台增益校准模块；各所述第一数字码与各所述伪随机序列一一对应；以及所述后台增益校准模块，用于输出M个所述控制信号至所述伪随机序列产生器，以及用于将所述流水线型逐次逼近模数转换器输出的M个所述第一数字码，和对应的所述伪随机序列进行相关分析，获取M个第二数字码，分别对各所述第二数字码中各个相位进行累加求均值，以获取M个第二数字码均值；并获取各所述第二数字码均值中除最大偏离值外的其他所述第二数字码均值的算术平均值，将该算术平均值作为所述流水线型逐次逼近模数转换器的增益误差系数输出。

于本发明的一实施例中，所述流水线型逐次逼近模数转换器，包括：第一级逐次逼近模数转换器至第N级逐次逼近模数转换器，与各所述逐次逼近模数转换器对应的各级采样开关，以及和各所述逐次逼近模数转换器连接的数字码字组合模块；其中，所述第一级逐次逼近模数转换器连接所述伪随机序列产生器，用于接收所述伪随机序列产生器输出的所述伪随机序列，并于所述第一级逐次逼近模数转换器执行模数转换后，将模数转换后的输入信号中分别叠加各所述伪随机序列，并将叠加所述伪随机序列的输入信号依次传输至后续的各所述逐次逼近模数转换器中分别进行模数转换，以获取与各所述伪随机序列对应的各所述第一数字码。

于本发明的一实施例中，所述增益误差校准模块包括：控制开关阵列模块、相关器、第一累加求平均模块、寄存器、选择模块、传输门开关和第二累加求平均模块；所述控制开关阵列模块包括M个控制开关阵列，分别连接所述伪随机序列产生器，用于控制所述伪随机序列产生器产生M个不同周期的伪随机序列；所述相关器，连接所述流水线型逐次逼近模数转换器和所述伪随机序列产生器，用于分别将M个所述第一数字码和与该第一数字码对应的所述伪随机序列进行相关分析，获得M个所述第二数字码；所述第一累加求平均模块，连接所述相关器，用于分别将各所述第二数字码中的各相位数值进行累加求均值，以获得M个所述第二数字码均值；所述寄存器，连接所述第一累加求平均模块，用于寄存M个所述第二数字码均值，待M个所述第二数字码均值均生成后，将M个所述第二数字码均值分别传输至所述选择模块，和所述传输门开关；所述选择模块，连接所述寄存器，用于选取M个所述第二数字码均值中除所述最大偏离值外的M-1个所述第二数字码均值，并将选取结果转换为控制信号输出至所述传输门开关；所述传输门开关，连接所述寄存器和所述选择模块，用于根据所述选择模块输出的控制信号控制该传输门开关的通断，从而将所述选择模块选取的M-1个所述第二数字码均值输出至所述第二累加求平均模块；所述第二累加求平均模块，连接所述传输门开关，用于获取所述M-1个所述第二数字码均值的算术平均值，将该算术平均值作为所述流水线型逐次逼近模数转换器的增益误差系数输出。

于本发明的一实施例中，当M为3时，所述选择模块包括第一减法器至第三减法器、第一绝对值模块至第三绝对值模块，和综合比较器；各所述减法器的输入端分别连接所述第一累加求平均模块的三个输出端中的任意两个输出端，用于将所述第一累加求平均模块输出的三个所述第二数字码均值两两相减，获得三个第二数字码均值差；各所述绝对值模块的输入端与各所述减法器的输出端一一对应连接，各所述绝对值模块的输出端连接所述综合比较器的输入端，用于对各所述第二数字码均值差取绝对值后，输出至所述综合比较器进行比较；所述综合比较器根据比较结果发送控制信号至所述传输门开关，通过控制传输开关的通断，将三个所述第二数字码均值中除所述最大偏离值外的其他两个所述第二数字码均值输出至所述第二累加求平均模块。

于本发明的一实施例中，各所述伪随机序列的周期长度均小于所述输入信号的采样个数。

本发明第二方面提供一种流水线型逐次逼近模数转换器后台增益校准方法，适用于流水线型逐次逼近模数转换器进行模数转换时的增益误差校准，所述流水线型逐次逼近模数转换器包括伪随机序列产生器、流水线型逐次逼近模数转换器和所述后台增益校准模块，所述方法包括：后台增益校准模块中输出M个控制信号至伪随机序列产生器；所述伪随机序列产生器根据各所述控制信号，产生M个不同周期的伪随机序列，分别发送M个不同周期的伪随机序列至所述流水线型逐次逼近模数转换器和所述后台增益校准模块；所述流水线型逐次逼近模数转换器对输入信号进行采样后，于模数转换过程中，将所述M个不同周期的伪随机序列分别依次叠加至所述输入信号中，获得M个第一数字码；并依次输出各所述第一数字码至所述后台增益校准模块；所述后台增益校准模块将所述流水线型逐次逼近模数转换器输出的M个所述第一数字码，和对应的所述伪随机序列进行相关分析，获取M个第二数字码；分别对各所述第二数字码中各个相位进行累加求均值，以获取M个第二数字码均值；所述后台增益校准模块获取M个所述第二数字码均值中除最大偏离值外的其他所述第二数字码均值的算术平均值，将该算术平均值作为所述流水线型逐次逼近模数转换器的增益误差系数输出。

于本发明的一实施例中，所述于模数转换过程中，将所述M个不同周期的伪随机序列分别依次叠加至所述输入信号中，获得M个第一数字码的实现方式，包括：所述流水线型逐次逼近模数转换器中的第一级逐次逼近模数转换器执行模数转换后，所述流水线型逐次逼近模数转换器将各所述伪随机序列分别叠加至所述模数转换后的输入信号中，并将叠加所述伪随机序列的输入信号依次传输至后续的各所述逐次逼近模数转换器中分别进行模数转换，以获得M个所述第一数字码。

于本发明的一实施例中，所述后台增益校准模块将所述流水线型逐次逼近模数转换器输出的M个所述第一数字码，和对应的所述伪随机序列进行相关分析，获取M个第二数字码的实现方式，包括：所述后台增益校准模块将所述流水线型逐次逼近模数转换器输出的M个所述第一数字码，和对应的所述伪随机序列进行相同相位的相乘运算，以获取M个第二数字码。

于本发明的一实施例中，当M为3时，所述后台增益校准模块获取M个所述第二数字码均值除最大偏离值外的其他所述第二数字码均值的算术平均值的实现方式，包括：所述后台增益校准模块将三个所述第二数字码均值进行两两相减，获得三个第二数字码均值差；对三个所述第二数字码均值差取绝对值，并比较各绝对值的大小，将绝对值最小的所述第二数字码均值差所对应各第二数字码均值作为所述各第二数字码均值中除最大偏离值外的其他所述第二数字码均值，对其他所述第二数字码均值累加求平均。

于本发明的一实施例中，各所述伪随机序列的周期长度均小于所述输入信号的采样个数。

如上所述，通过本发明所述流水线型逐次逼近模数转换器后台增益校准电路和方法，通过在输入信号中叠加不同的伪随机序列，对叠加了不同伪随机序列的输入信号分别进行模数转换、相关操作和累加求均值等后处理操作，从而获得最终的增益误差系数；相比于现有的流水线型逐次逼近模数转换器后台增益校准技术，可以避免因采用周期较长的伪随机序列进行增益校准，而导致电路实现时功耗增大以及转换时间变长等问题，并且可以有效地提高流水线型逐次逼近模数转换器中增益误差校准的效率，具有高效、低功耗、节省电路面积等功效。

附图说明

图1显示为本发明所述流水线型逐次逼近模数转换器后台增益校准电路于一实施例中的结构示意图

图2显示为本发明所述流水线型逐次逼近模数转换器后台增益校准电路中所述流水线型逐次逼近模数转换器于一实施例中的结构示意图

图3显示为本发明所述流水线型逐次逼近模数转换器后台增益校准电路中所述流水线型逐次逼近模数转换器于一具体实施例中的结构示意图

图4显示为本发明所述流水线型逐次逼近模数转换器后台增益校准电路中所述伪随机序列产生器于一实施例中的结构示意图

图5显示为本发明所述流水线型逐次逼近模数转换器后台增益校准电路中后台增益校准模块的逻辑电路原理图

图6显示为本发明所述流水线型逐次逼近模数转换器后台增益校准电路中所述后台增益校准模块的逻辑电路于一具体实施例中的结构示意图

图7显示为本发明所述流水线型逐次逼近模数转换器后台增益校准方法于一具体实施例中的总流程示意图

图8显示为本发明所述流水线型逐次逼近模数转换器后台增益校准方法于一具体实施例中的matlab仿真结果图

元件标号说明

10 流水线型逐次逼近模数转换器后台增益校准电路

11 流水线型逐次逼近模数转换器

111 各级采样开关

111A 第一级采样开关

111B 第二级采样开关

111N 第N级采样开关

112 各级逐次逼近模数转换器

112A 第一级逐次逼近模数转换器

112B 第二级逐次逼近模数转换器

112N 第N级逐次逼近模数转换器

1122 逐次逼近逻辑模块

113 数字码字组合模块

12 伪随机序列产生器

13 后台增益校准模块

131 控制开关阵列模块

132 相关器

133 第一累加求平均模块

134 寄存器

135 选择模块

136 传输门开关

137 第二累加求平均模块

C1P～C10P 电容

C1N～C10N 电容

C*1P、C*1N 附加电容

K1P～K10P 控制开关

K*1P、K*1N 控制开关

K1N～K10N 控制开关

K1～Kn 开关

CMP1～CMP3 比较器

Kc1～Kc3 传输门开关

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

本发明提供一种流水线型逐次逼近模数转换器后台增益校准电路，请参阅图1，显示为本发明中所述流水线型逐次逼近模数转换器后台增益校准电路10的结构示意图，所述电路包括：流水线型逐次逼近模数转换器11、与所述流水线型逐次逼近模数转换器11连接的伪随机序列产生器12、以及分别与所述伪随机序列产生器12和所述流水线型逐次逼近模数转换器11连接的后台增益校准模块13。

所述伪随机序列产生器12接收所述后台增益校准模块输出的M(M为大于2的整数)个控制信号，根据所述控制信号产生M个不同周期的伪随机序列，并将各所述伪随机序列输出至所述流水线型逐次逼近模数转换器11和所述后台增益校准模块13。

所述流水线型逐次逼近模数转换器11，用于对输入信号进行模数转换，并于模数转换中将所述伪随机序列产生器12输出的M个不同周期的所述伪随机序列分别依次叠加至所述输入信号中，获取M个第一数字码，并输出各所述第一数字码至所述后台增益校准模块13。

其中，所述第一数字码为所述输入信号叠加所述伪随机序列，并经所述流水线型逐次逼近模数转换器11进行模数转换处理后所获得的信号；各所述第一数字码与各所述伪随机序列一一对应。即对于输入信号X，分别叠加伪随机序列Y1、Y2、……至Ym，经所述流水线型逐次逼近模数转换器11进行模数转换后所获得所述第一数字码A1、A2、……至Am，第一数字码A1、A2、……至Am分别与伪随机序列Y1、Y2、……至Ym一一对应。

所述后台增益校准模块13，用于输出M个所述控制信号至所述伪随机序列产生器12；以及用于将所述流水线型逐次逼近模数转换器11输出的M个所述第一数字码，和对应的所述伪随机序列进行相关分析，获取M个第二数字码，分别对各所述第二数字码中各个相位进行累加求均值，以获取M个第二数字码均值；并获取各所述第二数字码均值中除最大偏离值外的其他所述第二数字码均值的算术平均值，将该算术平均值作为所述流水线型逐次逼近模数转换器的增益误差系数输出。即将所述第一数字码A1和对应的所述伪随机序列Y1进行相关分析获得第二数字码B1，并以此类推至，获得M个第二数字码B1、B2、……至Bm；分别对第二数字码B1的各个相位、第二数字码B2的各个相位、……至第二数字码Bm的各个相位进行累加求均值，获得M个第二数字码均值L1、L2、……至Lm；并获得第二数字码均值L1、L2、……至Lm中除最大偏离值外的其他所述第二数字码均值的算术平均值，将该算术平均值作为所述流水线型逐次逼近模数转换器的增益误差系数输出。

其中，所述最大偏离值为第二数字码均值L1、L2、……至Lm中，偏离第二数字码均值L1、L2、……至Lm的中位值最远的所述第二数字码均值。

请参阅图2，显示为所述流水线型逐次逼近模数转换器11的结构示意图，于本发明中，所述流水线型逐次逼近模数转换器11，包括：各级逐次逼近模数转换器112、与所述各级逐次逼近模数转换器112对应的各级采样开关111，以及和所述各级逐次逼近模数转换器112连接的数字码字组合模块113；其中，所述各级逐次逼近模数转换器112包括第一级逐次逼近模数转换器112A、第二级逐次逼近模数转换器112B，至第N级逐次逼近模数转换器112N。所述各级采样开关111包括与所述第一级逐次逼近模数转换器112A对应的第一级采样开关111A、与所述第二级逐次逼近模数转换器112B对应的第二级采样开关111B，至与所述第N级逐次逼近模数转换器112N对应的第N级采样开关111N。所述第一级逐次逼近模数转换器112A通过第一级采样开关111A连接所述输入信号，所述第二级逐次逼近模数转换器112B通过第二级采样开关111B连接所述第一级逐次逼近模数转换器112A，以此类推至所述第N级逐次逼近模数转换器112N通过第N级采样开关111N连接所述第N-1级逐次逼近模数转换器；各所述逐次逼近模数转换器以流水线型方式对所述输入信号进行逐级模数转换，将转换结果输出至所述数字码组合模块进行组合，以获得模数转换后的输入信号。

其中，所述第一级逐次逼近模数转换器112A连接所述伪随机序列产生器12，用于接收所述伪随机序列产生器12输出的所述伪随机序列，并于所述第一级逐次逼近模数转换器112A执行模数转换后，将模数转换后的输入信号中分别叠加各所述伪随机序列，并将叠加所述伪随机序列的输入信号依次传输至后续的各所述逐次逼近模数转换器中分别进行模数转换，以获取与各所述伪随机序列对应的各所述第一数字码。

进一步的，所述流水线型逐次逼近模数转换器还包括：余量放大器(图中未标识)，连接于相邻的两级逐次逼近模数转换器之间，用于对前一级逐次逼近模数转换器进行模数转换后传递的信号进行放大处理，从而降低信号在各级逐次逼近模数转换器之间传递时因信号衰减而产生的对模数转换效果的影响。

进一步的，请参阅图3，显示为本发明中所述流水线型逐次逼近模数转换器于一具体实施例中的结构示意图。如图所示，所述流水线型逐次逼近模数转换器包括：第一级逐次逼近模数转换器、第二级逐次逼近模数转换器、第三级逐次逼近模数转换器，第一级采样开关、第二级采样开关、第三级采样开关，和与各所述逐次逼近模数转换器连接的数字码字组合模块，以及一余量放大器。所述第一级逐次逼近模数转换器连接所述第二级逐次逼近模数转换器，所述第二级逐次逼近模数转换器连接所述余量放大器后，连接所述第三级逐次逼近模数转换器。

其中，所述第一级采样开关包括开关K1和开关K2，所述第二级采样开关包括开关K3、和开关K4，所述第三级采样开关包括开关K5和开关K6。

所述第一级逐次逼近模数转换器包括：第一差分电容数模转换阵列、第一比较器CMP1，和逐次逼近逻辑模块1122。所述即第一差分电容数模转换阵列包括电容C10P、C9P、C8P、C10N、C9N、和C8N，和与各电容对应的控制开关K10P、K9P、K8P、K10N、K9N、和K8N，还包括附加电容C*1P和C*1N，和与附加电容对应的控制开关K*1P、K*1N；所述电容C10P、C9P、C8P和C*1P顶极板连接，形成所述第一差分电容数模转换阵列的正极端；所述电容C10N、C9N、C8N和C*1N的顶极板连接，形成所述第一差分电容数模转换阵列的负极端。

所述第二级逐次逼近模数转换器包括：第二差分电容数模转换阵列、第二比较器CMP2，和所述逐次逼近逻辑模块1122；所述第二差分电容数模转换阵列包括电容C7P、C6P、C5P、C7N、C6N、和C5N；其中，所述电容C7P、C6P和C5P的顶极板连接，形成所述第二差分电容数模转换阵列的正极端；所述电容C7N、C6N和C5N的顶极板连接，形成所述第二差分电容数模转换阵列的负极端。

所述第三级逐次逼近模数转换器包括：第三差分电容数模转换阵列、第三比较器CMP3，和所述逐次逼近逻辑模块1122所述第三差分电容数模转换阵列包括电容C4P、C3P、C2P、C1P、C4N、C3N、C2N和C1N；其中，所述电容C4P、C3P、C2P和C1P顶极板连接，形成所述第三差分电容数模转换阵列的正极端；所述电容C4N、C3N、C2N和C1N的顶极板连接，形成所述第三差分电容数模转换阵列的负极端。

所述各电容的底极板分别连接对应的控制开关，并在所述逐次逼近逻辑的控制下连接基准电压Vref或零电压GND；所述附加电容C*1P和C*1N的底极板连接对应的控制开关K*1P和K*1N，在所述逐次逼近逻辑的控制下连接基准电压Vref或所述伪随机序列产生器12输出的伪随机序列信号。

需要注意的是，各级逐次逼近模数转换器中的基准电压不同。

所述第一差分电容数模转换阵列的正极端连接第一级采样开关中的开关K1、第二级采样开关中的开关K3、以及第一比较器CMP1的正输入端；所述第一差分电容数模转换阵列的负极端连接第一级采样开关中的开关K2、第二级采样开关中的开关K4、以及第一比较器CMP1的负输入端；所述第二差分电容数模转换阵列的正极端连接第二级采样开关中的开关K3、余量放大器的正输入端、以及第二比较器CMP2的正输入端；所述第二差分电容数模转换阵列的负极端连接第二级采样开关中的开关K4、余量放大器负输入端、以及第二比较器CMP2的负输入端；所述第三差分电容数模转换阵列的正极端连接第三级采样开关中的开关K5、余量放大器的正输出端、以及第三比较器CMP3的正输入端；所述第三差分电容数模转换阵列的负极端连接第三级采样开关中的开关K6、余量放大器的负输出端、以及第三比较器CMP3的负输入端。所述第一差分电容数模转换阵列、所述第二差分电容数模转换阵列和所述第三差分电容数模转换阵列中的所述逐次逼近逻辑模块均相同。

于本实施例中，所述流水线型逐次逼近模数转换器的工作流程如下：首先，所述第一级采样开关对输入信号采样，将采样后的信号存储于所述第一差分电容数模转换阵列的电容上；所述第一级逐次逼近模数转换器执行各逐次逼近比较操作，获得经各逐次逼近比较操作后的输入信号。于该信号中叠加所述伪随机序列产生器产生的伪随机序列信号，大小为第一级逐次逼近的最小步长。所述叠加伪随机序列信号的实现方式，包括：通过控制两个所述附加电容底极板的电压实现，待叠加完成后，获得第一余量电压信号。

待电压稳定后，打开第二级逐次逼近模数转换器的采样开关，将所述第一余量电压信号传输至所述第二级逐次逼近模数转换器中；由于电荷守恒的原理，所述第一余量电压信号会有所衰减，待电压稳定后断开第二级采样开关。第二级逐次逼近模数转换器重复执行各所述逐次逼近比较操作，获得第二余量电压信号。

所述第二级逐次逼近模数转换器将所述第二余量电压经所述余量放大器放大处理后传输至所述第三级逐次逼近模数转换器，所述第三级逐次逼近模数转换器执行与所述第二级逐次逼近模数转换器相同的所述逐次逼近比较操作，获得第三余量电压信号。

由上所述，各级逐次逼近模数转换器以流水线并行工作，将各级逐次逼近模数转换器中所述比较器获得的比较结果传输至所述数字码字组合模块，由所述数字码字组合模块经过组合后，获得第一数字码。本发明采用的流水线型逐次逼近模数转换器作为一种混合架构，很好地结合了逐次逼近模数转换器低功耗以及流水线型模数转换器高速的优点，有很强的实用价值，以及基于该结构，可以简单、便捷地实现将所述伪随机序列叠加至所述输入信号中。

请参阅图4，显示为本发明所述伪随机序列产生器12的结构示意图。于本实施例中，所述伪随机序列产生器12包括线性反馈移位寄存器，和与线性反馈移位寄存器连接的若干个开关；所述开关连接所述后台增益校准模块13，根据所述后台增益校准模块13输出的控制信号控制各所述开关的通断，从而控制所述线性反馈移位寄存器产生不同周期的伪随机序列；其中，所述线性反馈移位寄存器的电路实现结构为多个D触发器首尾相接，通过若干个异或门后反馈到第一个D触发器的输入，通过从不同的触发器的输出端取信号，将这些信号输入至异或门的两个输入端，并从异或门的输出端反馈至第1个D触发器的输入端，从而获得所述伪随机序列。

其中，所述伪随机序列为一串由0和1组成的序列信号，该序列信号与输入的单频信号不相关，在统计学上具有和随机序列类似的特性。

进一步的，所述线性反馈移位寄存器产生不同周期的伪随机序列，各伪随机序列的周期需要满足以下条件：各周期大小均小于所述输入信号的采样点长度，且各周期大小的公倍数最大化，即使得各所述伪随机序列的整体频率的公倍数最小化，从而大大降低各所述伪随机序列均与所述输入信号存在强相关性的概率。

请参阅图5，显示为本发明中所述后台增益校准模块13的逻辑电路原理图。于本实施例中，如图所示，所述后台增益校准模块13包括控制开关阵列模块131，和依次连接的相关器132、第一累加求平均模块133、寄存器134、选择模块135、传输门开关136和第二累加求平均模块137。

所述控制开关阵列模块131包括M个控制开关阵列，分别连接所述伪随机序列产生器12，用于控制所述伪随机序列产生器12产生M个不同周期的伪随机序列。

所述相关器132，连接所述流水线型逐次逼近模数转换器11和所述伪随机序列产生器12，用于分别将所述流水线型逐次逼近模数转换器11输出的M个所述第一数字码，和与所述伪随机序列产生器12输出的与该第一数字码对应的所述伪随机序列进行相关分析，获得M个所述第二数字码。

所述第一累加求平均模块133，用于分别将各所述第二数字码中的各相位数值进行累加求平均值，以获得M个所述第二数字码均值，即将一个所述第二数字码中各相位数值进行累加求均值，获得一个所述第二数字码均值，以此类推，分别对M个所述第二数字码进行相同的操作，从而获得M个所述第二数字码均值；将M个所述第二数字码均值分别传输至所述寄存器中。

所述寄存器134，用于寄存M个所述第二数字码均值，待M个所述第二数字码均值均生成后，将M个所述第二数字码均值分别传输至所述选择模块135，和所述传输门开关136的输入端。

所述选择模块135用于选取M个所述第二数字码均值中除所述最大偏离值外的M-1个所述第二数字码均值，并将选择结果转换为控制信号输出至所述传输门开关136的控制端。

所述传输门开关136用于根据所述选择模块输出的控制信号控制该传输门开关的通断，从而将所述选择模块选取的M-1个所述第二数字码均值输出至所述第二累加求平均模块137。

所述第二累加求平均模块137，用于获取输入的M-1个所述第二数字码均值的算术平均值，将该算术平均值作为所述流水线型逐次逼近模数转换器的增益误差系数输出。

进一步的，所述相关器132包括乘法器，用于将不同的所述第一数字码和与该第一数字码对应的所述伪随机序列进行相同相位的相乘运算，获得不同的第二数字码。

进一步的，请参阅图6，显示为本发明中所述后台增益校准模块13的逻辑电路于一具体实施例中的结构示意图。于本实施例中，所述M为3，即所述控制开关阵列模块包括三个控制开关阵列，用于产生三个周期不同的伪随机序列。

所述选择模块包括第一减法器至第三减法器、第一绝对值模块至第三绝对值模块，和综合比较器。

各所述减法器的输入端分别连接所述寄存器三个输出端中的任意两个输出端，用于将所述寄存器输出的三个所述第二数字码均值两两相减，获得三个第二数字码均值差。

各所述绝对值模块的输入端与各所述减法器的输出端一一对应连接，各所述绝对值模块的输出端连接所述综合比较器的输入端，用于对各所述第二数字码均值差取绝对值后，输出至所述综合比较器进行比较。

所述综合比较器的输出端连接所述传输门开关，所述综合比较器对三个第二数字码均值差的绝对值进行大小比较，获取绝对值最小的所述第二数字码均值差，将该第二数字码均值差对应的两个所述第二数字码均值作为比较结果，所述综合比较器将比较结果转换为控制信号，并将控制信号输出至所述传输门开关，通过控制传输开关的通断，将三个所述第二数字码均值中除所述最大偏离值外的其他两个所述第二数字码均值输出至所述第二累加求平均模块，通过所述第二累加求平均模块获取其他两个所述第二数字码均值的算术平均值，从而获得所述流水线型逐次逼近模数转换器的增益误差系数的输出值。

本发明还提供一种流水线型逐次逼近模数转换器后台增益校准方法，适用于流水线型逐次逼近模数转换器的增益误差校准，所述流水线型逐次逼近模数转换器包括伪随机序列产生器、流水线型逐次逼近模数转换器和所述后台增益校准模块，所述方法包括：

1)后台增益校准模块中输出M个控制信号至伪随机序列产生器；所述伪随机序列产生器根据各所述控制信号，产生M个不同周期的伪随机序列，分别发送M个不同周期的伪随机序列至所述流水线型逐次逼近模数转换器和所述后台增益校准模块。

2)所述流水线型逐次逼近模数转换器对输入信号进行采样后，于模数转换过程中，所述流水线型逐次逼近模数转换器将所述M个不同周期的伪随机序列分别依次叠加至所述输入信号中，获得M个第一数字码；并依次输出各所述第一数字码至所述后台增益校准模块；各所述第一数字码与各所述伪随机序列一一对应。

具体的，于模数转换过程中，所述流水线型逐次逼近模数转换器中的第一级逐次逼近模数转换器执行模数转换后，所述流水线型逐次逼近模数转换器将各所述伪随机序列分别叠加至所述模数转换后的输入信号，并将叠加所述伪随机序列的输入信号依次传输至后续的各所述逐次逼近模数转换器中分别进行模数转换，以获取与各所述伪随机序列对应的各所述第一数字码。

3)所述后台增益校准模块将所述流水线型逐次逼近模数转换器输出的M个所述第一数字码，和对应的所述伪随机序列进行相关分析，获取M个第二数字码；分别对各所述第二数字码中各个相位进行累加求均值，以获取M个第二数字码均值；所述后台增益校准模块获取M个所述第二数字码均值中除最大偏离值外的其他所述第二数字码均值的算术平均值，将该算术平均值作为所述流水线型逐次逼近模数转换器的增益误差系数输出。

进一步的，所述后台增益校准模块将所述流水线型逐次逼近模数转换器输出的M个所述第一数字码，和对应的所述伪随机序列进行相关分析，获取M个第二数字码的实现方式，包括：所述后台增益校准模块将所述流水线型逐次逼近模数转换器输出的M个所述第一数字码，和对应的所述伪随机序列进行相同相位的相乘运算，以获取M个第二数字码。

优选的，当M为3时，所述后台增益校准模块获取M个所述第二数字码均值中除最大偏离值外的其他所述第二数字码均值的算术平均值的实现方式，包括：所述后台增益校准模块将三个所述第二数字码均值进行两两相减，获得三个第二数字码均值差，并对三个所述第二数字码均值差取绝对值，并比较各绝对值的大小，将绝对值最小的所述第二数字码均值差所对应各第二数字码均值作为所述各第二数字码均值中除最大偏离值外的其他所述第二数字码均值，对其他所述第二数字码均值累加求平均。

下面将通过一具体实施例详细介绍本发明所述流水线型逐次逼近模数转换器后台增益校准方法。请参阅图7，显示为本发明提供的所述流水线型逐次逼近模数转换器后台增益校准方法于一具体实施例中的总流程示意图。

于本实施例中，所述M为3，所述后台增益校准模块输出3个控制信号至伪随机序列产生器；所述伪随机序列产生器根据所述控制信号产生3个不同周期的伪随机序列X15、X16和X17，对应的伪随机序列的周期分别为2¹⁵-1、2¹⁶-1和2¹⁷-1。

所述伪随机序列产生器发送所述伪随机序列X15、X16和X17至所述流水线型逐次逼近模数转换器和所述后台增益校准模块。

所述流水线型逐次逼近模数转换器对输入信号进行采样后，获取采样后的输入信号s[n]，n为样本数，于本实施例中，n＝2¹⁹。对输入信号s[n]进行模数转换，于模数转换过程中，所述流水线型逐次逼近模数转换器将所述伪随机序列X15、X16和X17分别依次叠加至所述输入信号中，经本发明所述流水线型逐次逼近模数转换器进行模数转换后，分别获得第一数字码sX15[n]、sX16[n]和sX17[n]，即；

sX15[n]＝s[n]+X15；

sX16[n]＝s[n]+X16；

sX17[n]＝s[n]+X17；

依次输出各所述第一数字码至所述后台增益校准模块；所述乘法器将各所述第一数字码和与之对应的所述伪随机序列进行相与操作，分别获得第二数字码TS15[n]、TS16[n]和TS17[n]，即：

TS15[n]＝sX15[n]·X15＝sX15[1]*X15[1]+sX15[2]*X15[2]+……sX15[n]*X15[n]；

TS16[n]＝sX16[n]·X16＝sX16[1]*X16[1]+sX16[2]*X16[2]+……sX16[n]*X16[n]；

TS17[n]＝sX17[n]·X17＝sX17[1]*X17[1]+sX17[2]*X17[2]+……sX17[n]*X17[n]；

其中，所述sX15[1]、sX15[2]、……至sX15[n]分别表示第一数字码sX15[n]各相位的值；同理，所述sX16[1]、sX16[2]、……至sX16[n]分别表示第一数字码sX16[n]各相位的值；所述sX17[1]、sX17[2]、……至sX17[n]分别表示第一数字码sX17[n]各相位的值。由于各所述伪随机序列的周期长度均小于所述样本点的长度，因此，在进行相与操作，所述伪随机序列会重复出现，即X15[2¹⁵]＝X15[1]，X15[2¹⁵+1]＝X15[2]，……并以此类推至X15[n]；同理，X16[2¹⁶]＝X16[1]，X16[2¹⁶+1]＝X16[2]，……并以此类推至X16[n]；X17[2¹⁷]＝X17[1]，X17[2¹⁷+1]＝X17[2]，……并以此类推至X17[n]。分别对各所述第二数字码中各个相位进行累加求均值，以获取各第二数字码均值GE15、GE16和GE17，即：

GE15＝(TS15[1]+TS15[2]+……TS15[n])/n；

GE16＝(TS16[1]+TS16[2]+……TS16[n])/n；

GE17＝(TS17[1]+TS17[2]+……TS17[n])/n；

所述后台增益校准模块将三个所述第二数字码均值GE15、GE16和GE17进行两两相减并对各差值取绝对值，获得三个第二数字码均值差绝对值QE1、QE2和QE3，即：

QE1＝|GE15-GE16|；

QE2＝|GE16-GE17|；

QE3＝|GE17-GE15|；

将所述第二数字码均值差绝对值QE1、QE2和QE3进行比较，获取其中最小的第二数字码均值差绝对值，将该第二数字码均值差绝对值所对应的两个第二数字码均值作为各第二数字码均值中除最大偏离值外的其他所述第二数字码均值，获取其他所述第二数字码均值的算术平均值FGE，则FGE为最终的增益误差系数，即：

比较QE1、QE2和QE3的大小，取最小值；

若min(QE1,QE2,QE3)＝QE1，则FGE＝(GE15+GE16)/2；

若min(QE1,QE2,QE3)＝QE2，则FGE＝(GE16+GE17)/2；

若min(QE1,QE2,QE3)＝QE3，则FGE＝(GE15+GE17)/2；

请参阅图8，显示为采用本发明所述方法和传统方法分别于matlab软件上的仿真结果，所述传统方法为使用单一的周期长度短于样本点数的伪随机序列来估计增益误差的方法。以上述流水线型逐次逼近模数转换器为例，第二级与第一级的参考电压(Vref)比例为0.58。假设级间增益为0.7，增益误差系数为1.2，在10比特(包含2比特冗余)精度要求下，增益系数波动±0.025都是可以接受的。基于本发明所述方法估计增益误差，可以明显看到，采取本方法能够有效而准确地得到增益误差系数，扫描801个不同输入频率，在包含冗余位的情况下，满足要求的样本点有738个，正确率高达95％以上，对比传统方法的满足要求的样本点只有613个，正确率只有76％，取得了较大的提升。

综上所述，本发明所述流水线型逐次逼近模数转换器后台增益校准电路和方法，在同样的精度要求下，相比于现有的流水线型逐次逼近模数转换器后台增益校准技术，可以实现通过在输入信号中叠加较短周期的伪随机序列信号，通过对叠加伪随机序列信号后的输入信号进行如本方法所述的模数转换和后处理，可以有效地提高流水线型逐次逼近模数转换器中增益误差校准的准确性，同时，也可以避免因采用周期较长的伪随机序列进行增益校准，而导致电路实现时功耗增大以及转换时间变长等问题。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种流水线型逐次逼近模数转换器后台增益校准电路，其特征在于，包括：

伪随机序列产生器，用于根据后台增益校准模块输出的M(M为大于2的整数)个控制信号，产生M个不同周期的伪随机序列，并输出各所述伪随机序列；

流水线型逐次逼近模数转换器，用于对输入信号进行模数转换，并于模数转换中将所述伪随机序列产生器输出的M个不同周期的所述伪随机序列分别依次叠加至所述输入信号中，获取M个第一数字码，并输出各所述第一数字码至所述后台增益校准模块；各所述第一数字码与各所述伪随机序列一一对应；以及

所述后台增益校准模块，用于输出M个所述控制信号至所述伪随机序列产生器，以及用于将所述流水线型逐次逼近模数转换器输出的M个所述第一数字码，和对应的所述伪随机序列进行相关分析，获取M个第二数字码，分别对各所述第二数字码中各个相位进行累加求均值，以获取M个第二数字码均值；并获取各所述第二数字码均值中除最大偏离值外的其他所述第二数字码均值的算术平均值，将该算术平均值作为所述流水线型逐次逼近模数转换器的增益误差系数输出。

2.根据权利要求1所述的流水线型逐次逼近模数转换器后台增益校准电路，其特征在于，所述流水线型逐次逼近模数转换器，包括：

第一级逐次逼近模数转换器至第N级逐次逼近模数转换器，与各所述逐次逼近模数转换器对应的各级采样开关，以及和各所述逐次逼近模数转换器连接的数字码字组合模块；其中，所述第一级逐次逼近模数转换器连接所述伪随机序列产生器，用于接收所述伪随机序列产生器输出的所述伪随机序列，并于所述第一级逐次逼近模数转换器执行模数转换后，将模数转换后的输入信号中分别叠加各所述伪随机序列，并将叠加所述伪随机序列的输入信号依次传输至后续的各所述逐次逼近模数转换器中分别进行模数转换，以获取与各所述伪随机序列对应的各所述第一数字码。

3.根据权利要求1或2所述的流水线型逐次逼近模数转换器后台增益校准电路，其特征在于，所述增益误差校准模块包括：控制开关阵列模块、相关器、第一累加求平均模块、寄存器、选择模块、传输门开关和第二累加求平均模块；

所述控制开关阵列模块包括M个控制开关阵列，分别连接所述伪随机序列产生器，用于控制所述伪随机序列产生器产生M个不同周期的伪随机序列；

所述相关器，连接所述流水线型逐次逼近模数转换器和所述伪随机序列产生器，用于分别将M个所述第一数字码和与该第一数字码对应的所述伪随机序列进行相关分析，获得M个所述第二数字码；

所述第一累加求平均模块，连接所述相关器，用于分别将各所述第二数字码中的各相位数值进行累加求均值，以获得M个所述第二数字码均值；

所述寄存器，连接所述第一累加求平均模块，用于寄存M个所述第二数字码均值，待M个所述第二数字码均值均生成后，将M个所述第二数字码均值分别传输至所述选择模块，和所述传输门开关；

所述选择模块，连接所述寄存器，用于选取M个所述第二数字码均值中除所述最大偏离值外的M-1个所述第二数字码均值，并将选取结果转换为控制信号输出至所述传输门开关；

所述传输门开关，连接所述寄存器和所述选择模块，用于根据所述选择模块输出的控制信号控制该传输门开关的通断，从而将所述选择模块选取的M-1个所述第二数字码均值输出至所述第二累加求平均模块；

所述第二累加求平均模块，连接所述传输门开关，用于获取所述M-1个所述第二数字码均值的算术平均值，将该算术平均值作为所述流水线型逐次逼近模数转换器的增益误差系数输出。

4.根据权利要求3所述的流水线型逐次逼近模数转换器后台增益校准电路，其特征在于，当M为3时，所述选择模块包括第一减法器至第三减法器、第一绝对值模块至第三绝对值模块，和综合比较器；各所述减法器的输入端分别连接所述第一累加求平均模块的三个输出端中的任意两个输出端，用于将所述第一累加求平均模块输出的三个所述第二数字码均值两两相减，获得三个第二数字码均值差；各所述绝对值模块的输入端与各所述减法器的输出端一一对应连接，各所述绝对值模块的输出端连接所述综合比较器的输入端，用于对各所述第二数字码均值差取绝对值后，输出至所述综合比较器进行比较；所述综合比较器根据比较结果发送控制信号至所述传输门开关，通过控制传输开关的通断，将三个所述第二数字码均值中除所述最大偏离值外的其他两个所述第二数字码均值输出至所述第二累加求平均模块。

5.根据权利要求1所述的流水线型逐次逼近模数转换器后台增益校准电路，其特征在于，各所述伪随机序列的周期长度均小于所述输入信号的采样个数。

6.一种流水线型逐次逼近模数转换器后台增益校准方法，其特征在于，适用于流水线型逐次逼近模数转换器进行模数转换时的增益误差校准，所述流水线型逐次逼近模数转换器包括伪随机序列产生器、流水线型逐次逼近模数转换器和所述后台增益校准模块，所述方法包括：

后台增益校准模块中输出M个控制信号至伪随机序列产生器；所述伪随机序列产生器根据各所述控制信号，产生M个不同周期的伪随机序列，分别发送M个不同周期的伪随机序列至所述流水线型逐次逼近模数转换器和所述后台增益校准模块；

所述流水线型逐次逼近模数转换器对输入信号进行采样后，于模数转换过程中，将所述M个不同周期的伪随机序列分别依次叠加至所述输入信号中，获得M个第一数字码；并依次输出各所述第一数字码至所述后台增益校准模块；

所述后台增益校准模块将所述流水线型逐次逼近模数转换器输出的M个所述第一数字码，和对应的所述伪随机序列进行相关分析，获取M个第二数字码；分别对各所述第二数字码中各个相位进行累加求均值，以获取M个第二数字码均值；所述后台增益校准模块获取M个所述第二数字码均值中除最大偏离值外的其他所述第二数字码均值的算术平均值，将该算术平均值作为所述流水线型逐次逼近模数转换器的增益误差系数输出。

7.根据权利要求6所述的流水线型逐次逼近模数转换器后台增益校准方法，其特征在于，所述于模数转换过程中，将所述M个不同周期的伪随机序列分别依次叠加至所述输入信号中，获得M个第一数字码的实现方式，包括：所述流水线型逐次逼近模数转换器中的第一级逐次逼近模数转换器执行模数转换后，所述流水线型逐次逼近模数转换器将各所述伪随机序列分别叠加至所述模数转换后的输入信号中，并将叠加所述伪随机序列的输入信号依次传输至后续的各所述逐次逼近模数转换器中分别进行模数转换，以获得M个所述第一数字码。

8.根据权利要求6或7所述的流水线型逐次逼近模数转换器后台增益校准方法，其特征在于，所述后台增益校准模块将所述流水线型逐次逼近模数转换器输出的M个所述第一数字码，和对应的所述伪随机序列进行相关分析，获取M个第二数字码的实现方式，包括：所述后台增益校准模块将所述流水线型逐次逼近模数转换器输出的M个所述第一数字码，和对应的所述伪随机序列进行相同相位的相乘运算，以获取M个第二数字码。

9.根据权利要求6所述的流水线型逐次逼近模数转换器后台增益校准方法，其特征在于，当M为3时，所述后台增益校准模块获取M个所述第二数字码均值除最大偏离值外的其他所述第二数字码均值的算术平均值的实现方式，包括：所述后台增益校准模块将三个所述第二数字码均值进行两两相减，获得三个第二数字码均值差；对三个所述第二数字码均值差取绝对值，并比较各绝对值的大小，将绝对值最小的所述第二数字码均值差所对应各第二数字码均值作为所述各第二数字码均值中除最大偏离值外的其他所述第二数字码均值，对其他所述第二数字码均值累加求平均。

10.根据权利要求6所述的流水线型逐次逼近模数转换器后台增益校准方法，其特征在于，各所述伪随机序列的周期长度均小于所述输入信号的采样个数。

Images