JPS60144667A - 電圧低下検出回路 - Google Patents
電圧低下検出回路Info
- Publication number
- JPS60144667A JPS60144667A JP60684A JP60684A JPS60144667A JP S60144667 A JPS60144667 A JP S60144667A JP 60684 A JP60684 A JP 60684A JP 60684 A JP60684 A JP 60684A JP S60144667 A JPS60144667 A JP S60144667A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- comparator
- vdd
- dividing
- resistances
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は電圧低下検出回路に関し特にＭＯ８形集積回路
に印加されている電源電圧が比較的短時間、規定の電圧
より低下した場合、これを検出して記憶する瞬時電圧低
下検出回路に関するものである。
に印加されている電源電圧が比較的短時間、規定の電圧
より低下した場合、これを検出して記憶する瞬時電圧低
下検出回路に関するものである。
ＭＯ８型集積回路に於いて、電源電圧の低下はそのシス
テム内にデータメモリ（ＲＡＭ）のデータ破壊や、ＡＬ
Ｕの演算ミスの可能性を発生するため、発振器等の発振
停止などにより電圧低下を検出し、システムのイニシャ
ライズを実行する等で対策していた。然し１発振器の発
振停止時の電圧とシステムの他の部分の限界電圧とが一
致するとは限らず、また電圧の瞬時低下に対しても不満
足であった。
テム内にデータメモリ（ＲＡＭ）のデータ破壊や、ＡＬ
Ｕの演算ミスの可能性を発生するため、発振器等の発振
停止などにより電圧低下を検出し、システムのイニシャ
ライズを実行する等で対策していた。然し１発振器の発
振停止時の電圧とシステムの他の部分の限界電圧とが一
致するとは限らず、また電圧の瞬時低下に対しても不満
足であった。
本発明の目的は、電源電圧の瞬時低下にも対応可能でさ
らに判定電圧の設定が可能な瞬時電圧低下検出回路を提
供することにある。
らに判定電圧の設定が可能な瞬時電圧低下検出回路を提
供することにある。
本発明は、電圧比較器を用いて電源電圧値を検出するも
のであるが、特に電圧比較器への入力電圧設室のために
つかわれる抵抗として半導体基板から分離されたものを
用い、さらに、電圧保持のためにコンデンサを備えてい
ることを特徴とする。
のであるが、特に電圧比較器への入力電圧設室のために
つかわれる抵抗として半導体基板から分離されたものを
用い、さらに、電圧保持のためにコンデンサを備えてい
ることを特徴とする。
以下に、図面を参照して本発明の実施例につき詳細に説
明を加える。
明を加える。
第１図は本発明の一実施例を示し、Ｎ型サブストレート
にＰ型のウェルをもつ一般的な０ＭＯ８構造で構成され
、さらに抵抗としてポリシリ抵抗を用いた例である。本
回路はＣＭ ０８論理回路と同一基板上に構成され、高
電位供電の端子０１゜低電位側電源端子０２を論理回路
部分と共通としている。本回路は電圧比較器（以下、コ
ンパレータと称す）１７．コンパレータ１７の入力電圧
を設定するポリシリ抵抗１３〜１６．電流逆流阻止用ダ
イオード１１．電圧保持用コンデンサ１２゜ラッチ回路
１８〜１９等で構成される。
にＰ型のウェルをもつ一般的な０ＭＯ８構造で構成され
、さらに抵抗としてポリシリ抵抗を用いた例である。本
回路はＣＭ ０８論理回路と同一基板上に構成され、高
電位供電の端子０１゜低電位側電源端子０２を論理回路
部分と共通としている。本回路は電圧比較器（以下、コ
ンパレータと称す）１７．コンパレータ１７の入力電圧
を設定するポリシリ抵抗１３〜１６．電流逆流阻止用ダ
イオード１１．電圧保持用コンデンサ１２゜ラッチ回路
１８〜１９等で構成される。
本回路の動作を第２図を参照して説明する。電源電圧■
ＤＤをポリシリ抵抗１５．１６分圧した電圧■。および
電源電圧ＶＤＤからダイオードの７１分降下した電圧を
ポリシリ抵抗１３．１４により分圧した電圧比が各々コ
ンパレータの反転入力および非反転入力に加えられ、コ
ンパレータは常時側電圧を比較している。ここで、ＶＤ
Ｄが何等かの理由により任意の時間だけ低下したとする
。ＶＤは低下した電圧をポリシリ抵抗１５．１６で分圧
したものとなる。一方、■ＲはＶＤＤが低下したとき既
に（ＶＤＤ ＶＦ ）に充電された外部コンデンサ１２
の電荷がダイオード１１により霜、源端子０１への放電
を阻止されるため、ポリシリ抵抗１３゜１４の直列抵抗
で放電する電圧値を分圧した値をとる。ここで、説明を
簡単とする為、ポリシリ抵抗１３．１４と外部コンデン
サ１２による時定数は電源電圧降下時間に対し十分長い
と仮定し、放電効果による■Ｒの低下を無視して説明を
続ける。
ＤＤをポリシリ抵抗１５．１６分圧した電圧■。および
電源電圧ＶＤＤからダイオードの７１分降下した電圧を
ポリシリ抵抗１３．１４により分圧した電圧比が各々コ
ンパレータの反転入力および非反転入力に加えられ、コ
ンパレータは常時側電圧を比較している。ここで、ＶＤ
Ｄが何等かの理由により任意の時間だけ低下したとする
。ＶＤは低下した電圧をポリシリ抵抗１５．１６で分圧
したものとなる。一方、■ＲはＶＤＤが低下したとき既
に（ＶＤＤ ＶＦ ）に充電された外部コンデンサ１２
の電荷がダイオード１１により霜、源端子０１への放電
を阻止されるため、ポリシリ抵抗１３゜１４の直列抵抗
で放電する電圧値を分圧した値をとる。ここで、説明を
簡単とする為、ポリシリ抵抗１３．１４と外部コンデン
サ１２による時定数は電源電圧降下時間に対し十分長い
と仮定し、放電効果による■Ｒの低下を無視して説明を
続ける。
従って、外部コンデンサ１２により保持された■８より
ＶＤが小と々ると、コンパレータ１７は出力を論理レベ
ルでＩＩＨ１ｌ力ち”Ｌ”へ反転し、ＮＡＮＤ１８．１
９により構成したラッチを駆動し、ラッチ出力０５を１
Ｈ″とする。ＶＤＤか定常の電圧に復帰しＶＤが■Ｒよ
り大となると、コンパレータ１７は再度反転しＩＬＩ＋
からｗＨ１′となるが、ラッチ出力０５は”Ｈｌを保持
する。
ＶＤが小と々ると、コンパレータ１７は出力を論理レベ
ルでＩＩＨ１ｌ力ち”Ｌ”へ反転し、ＮＡＮＤ１８．１
９により構成したラッチを駆動し、ラッチ出力０５を１
Ｈ″とする。ＶＤＤか定常の電圧に復帰しＶＤが■Ｒよ
り大となると、コンパレータ１７は再度反転しＩＬＩ＋
からｗＨ１′となるが、ラッチ出力０５は”Ｈｌを保持
する。
以上により電源電圧の瞬時低下を検出可能となり、シス
テムは前記ラッチ出力を利用してシステムイニシャライ
ズ等必要な処理を実行すれば良い。
テムは前記ラッチ出力を利用してシステムイニシャライ
ズ等必要な処理を実行すれば良い。
ラッチ出力０５は、リセット端子０６からのリセット信
号によりＩＩＬＩ＋となる。
号によりＩＩＬＩ＋となる。
当該回路について補足すると、ダイオード１１はＰウェ
ルとＰウェル内に形成したＮチャンネルトランジスタの
ソース又はドレインにより構成できる。また、コンパレ
ータ１７ＵＮチヤンネル、Ｐチャンネルの両トランジス
タを用いて容易に構成できる。さらにコンパレータ入力
電圧を形成する抵抗１３〜１６はポリシリ抵抗等基板か
ら絶縁した抵抗が好ましく、Ｐウェル抵抗等は適用でき
ない。なぜならば、Ｐウェル抵抗は外部コンデンサの電
荷をＶＤＤ低下時に順方向のダイオードとして放電して
しまうからである。
ルとＰウェル内に形成したＮチャンネルトランジスタの
ソース又はドレインにより構成できる。また、コンパレ
ータ１７ＵＮチヤンネル、Ｐチャンネルの両トランジス
タを用いて容易に構成できる。さらにコンパレータ入力
電圧を形成する抵抗１３〜１６はポリシリ抵抗等基板か
ら絶縁した抵抗が好ましく、Ｐウェル抵抗等は適用でき
ない。なぜならば、Ｐウェル抵抗は外部コンデンサの電
荷をＶＤＤ低下時に順方向のダイオードとして放電して
しまうからである。
以上詳細に述べた様に、本発明によれば電源電圧の瞬時
低下を検出可能となり、特にＲＯＭ／ＲＡＭを含むＭＯ
８型集積回路に於てその動作確度の向上にその効果は大
である。
低下を検出可能となり、特にＲＯＭ／ＲＡＭを含むＭＯ
８型集積回路に於てその動作確度の向上にその効果は大
である。
第１図は本発明の一実施例を示す回路構成図、第２図は
第１図回路の動作を説明するための電圧波形図である。 ０１・・・・・・共通電源端子（ｖＤＤ）％０２・・・
・・・共通接地端子（ｖｓｓ）、 ｏ ３・・・・・・
外部コンデンサ接続端子、０４・・・・・・コンパレー
タの動作制御入力、０５・・・・・・ラッチ出力、０６
・・・・・・リセット入力、１１・・・・・・逆流阻止
ダイオード、１２・・・・・・外部コンデンサ。
第１図回路の動作を説明するための電圧波形図である。 ０１・・・・・・共通電源端子（ｖＤＤ）％０２・・・
・・・共通接地端子（ｖｓｓ）、 ｏ ３・・・・・・
外部コンデンサ接続端子、０４・・・・・・コンパレー
タの動作制御入力、０５・・・・・・ラッチ出力、０６
・・・・・・リセット入力、１１・・・・・・逆流阻止
ダイオード、１２・・・・・・外部コンデンサ。
Claims (1)
- 電圧比較器と、この比較器の第１の入力に電源電圧を分
圧して与える第一の抵抗群と、前記比較器の第２の入力
に前記電源電圧より整流素子の電圧降下分をさし引いた
電圧を分圧して与える第二の抵抗群と、この第二の抵抗
群と並列接続されるコンデンサとを有し、前記第一およ
び第二の抵抗群は前記電圧比較器が形成された半導体基
板から構造的に分離されていることを特徴とする電圧低
下検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60684A JPS60144667A (ja) | 1984-01-06 | 1984-01-06 | 電圧低下検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60684A JPS60144667A (ja) | 1984-01-06 | 1984-01-06 | 電圧低下検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60144667A true JPS60144667A (ja) | 1985-07-31 |
Family
ID=11478391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60684A Pending JPS60144667A (ja) | 1984-01-06 | 1984-01-06 | 電圧低下検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60144667A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0519025A (ja) * | 1991-06-25 | 1993-01-26 | Nec Corp | 半導体集積回路 |
-
1984
- 1984-01-06 JP JP60684A patent/JPS60144667A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0519025A (ja) * | 1991-06-25 | 1993-01-26 | Nec Corp | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4473759A (en) | Power sensing circuit and method | |
| US4296338A (en) | Power on and low voltage reset circuit | |
| US5347170A (en) | Semiconductor integrated circuit having a voltage stepdown mechanism | |
| US7106107B2 (en) | Reliability comparator with hysteresis | |
| US4709172A (en) | Input-voltage detector circuit for CMOS integrated circuit | |
| JP3484212B2 (ja) | 電源損失センサ | |
| US5930129A (en) | Power on reset circuit | |
| US5367491A (en) | Apparatus for automatically initiating a stress mode of a semiconductor memory device | |
| US5278798A (en) | Semiconductor memory device | |
| US5027006A (en) | Circuit for detecting a supply voltage drop and for resetting an initialization circuit | |
| JP3820913B2 (ja) | パワー・オン／オフ・リセット回路 | |
| US5786719A (en) | Mode setting circuit and mode setting apparatus used to select a particular semiconductor function | |
| US4230958A (en) | Loss of clock detector circuit | |
| JPS61222318A (ja) | パワ−オンリセツト回路 | |
| JP2018042353A (ja) | 出力電圧制御回路 | |
| GB2128831A (en) | Integrated power on reset (por) circuit for use in an electrical control system | |
| JPS60144667A (ja) | 電圧低下検出回路 | |
| US20220238509A1 (en) | Electrostatic discharge circuit and electrostatic discharge control system | |
| US11703526B2 (en) | Power failure detection circuit | |
| US7262646B2 (en) | Power-on reset circuit | |
| JPH0446011B2 (ja) | ||
| JPH05234390A (ja) | 半導体集積回路装置 | |
| JPH01300318A (ja) | 基準電圧発生回路 | |
| JP2616573B2 (ja) | 電圧検出回路 | |
| JP2812074B2 (ja) | 半導体装置 |