JPS60141167A - スイツチングレギユレ−タの電流制限回路 - Google Patents
スイツチングレギユレ−タの電流制限回路Info
- Publication number
- JPS60141167A JPS60141167A JP25155883A JP25155883A JPS60141167A JP S60141167 A JPS60141167 A JP S60141167A JP 25155883 A JP25155883 A JP 25155883A JP 25155883 A JP25155883 A JP 25155883A JP S60141167 A JPS60141167 A JP S60141167A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- switching element
- switching
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、スイッチング変圧器の１次側電流を検出して
負荷電流の制限を行うスイッチングレギュレータの霜、
流制限回路に関するものでちる。
負荷電流の制限を行うスイッチングレギュレータの霜、
流制限回路に関するものでちる。
スイッチングレギュレータには、直流電源にスイッチン
グ変圧器及びスイッチング素子を直列に接続し、ス１ツ
チング素子のオン、オフ時間比または周波数を制御する
とともに、変圧器の出力各平滑して直流電圧を得るよう
にしたものがある。
グ変圧器及びスイッチング素子を直列に接続し、ス１ツ
チング素子のオン、オフ時間比または周波数を制御する
とともに、変圧器の出力各平滑して直流電圧を得るよう
にしたものがある。
その構成例を第１図に示す。
第１図において、１は交流電源、２は整流器、３は平滑
コンデンサ、４はスイッチング素子、例えばＦＥＴ、５
はスイッチング変圧器で、前記ＦＥＥＴ４を介して前記
平滑コンデンサ３の両端間、つまシ直流電源に接続され
ている。６は前記変圧器５０２次巻線に誘起される断続
波形の出力を平滑するフィルタ回路で、ダイオード６Ａ
、６Ｂ。
コンデンサ、４はスイッチング素子、例えばＦＥＴ、５
はスイッチング変圧器で、前記ＦＥＥＴ４を介して前記
平滑コンデンサ３の両端間、つまシ直流電源に接続され
ている。６は前記変圧器５０２次巻線に誘起される断続
波形の出力を平滑するフィルタ回路で、ダイオード６Ａ
、６Ｂ。
リアクトル６０．コンデンサ６Ｄによシ構成されている
。７は負荷、８は前記ＦＥＴ４のオン、オフを繰返すた
めのパルス信号を発生するゲート制御回路、９は前記負
荷７に供給する電圧Ｅｏを検出し、これを一定にするた
めの信号を前記ゲート制御回路８へ送出する定電圧制御
回路、１０は負荷電流工０を検出するための抵抗、１１
はこの抵抗１００両端間電圧を受けて過電流となること
を防止するための信号を前記ゲート制御回路８へ送出す
る電流制限回路、１２はこの電流制限回路１１の制御電
源である。１３は抵抗、１４はコンデンサ、１５はダイ
オードであシ、これらによ）前記変圧器５の励磁エネル
ギー処理回路が構成さｎている。
。７は負荷、８は前記ＦＥＴ４のオン、オフを繰返すた
めのパルス信号を発生するゲート制御回路、９は前記負
荷７に供給する電圧Ｅｏを検出し、これを一定にするた
めの信号を前記ゲート制御回路８へ送出する定電圧制御
回路、１０は負荷電流工０を検出するための抵抗、１１
はこの抵抗１００両端間電圧を受けて過電流となること
を防止するための信号を前記ゲート制御回路８へ送出す
る電流制限回路、１２はこの電流制限回路１１の制御電
源である。１３は抵抗、１４はコンデンサ、１５はダイ
オードであシ、これらによ）前記変圧器５の励磁エネル
ギー処理回路が構成さｎている。
このような構成のスイッチングレギュレ、−夕は、ゲー
ト制御回路８が発生するパルス信号に従ってＦＥＴ４の
オン、オフが繰返さすると、変圧器５の２次巻線に断続
波形の電圧が誘起され、これかフィルタ回路６で平滑さ
れて負荷７に供給される。
ト制御回路８が発生するパルス信号に従ってＦＥＴ４の
オン、オフが繰返さすると、変圧器５の２次巻線に断続
波形の電圧が誘起され、これかフィルタ回路６で平滑さ
れて負荷７に供給される。
この場合、定電圧制御回路９の動作で負荷７に供給され
る電圧が一定に保たれる。また、短絡や過負荷時には、
電流制限回路１１が動作し、ゲート制御回路８が制御さ
れて電流制限が行われる。
る電圧が一定に保たれる。また、短絡や過負荷時には、
電流制限回路１１が動作し、ゲート制御回路８が制御さ
れて電流制限が行われる。
ところで、上記の電流制限動作を負荷短絡時などの出力
電圧Ｅｏが零のときにも正常に行うには、交流入力側と
負荷側が変圧器５によって回路的に分離されているので
、交流側から絶縁された男１］の制御電源１２が必要と
なる。
電圧Ｅｏが零のときにも正常に行うには、交流入力側と
負荷側が変圧器５によって回路的に分離されているので
、交流側から絶縁された男１］の制御電源１２が必要と
なる。
このような制御雑詠を用いることなく電流制限を行うに
は、第２図に示すように１次Ｇ１１１電流を検出するこ
とが考えられる。即ち、電流検出抵抗１０をＦＥＴ４と
直流電源の間に挿設し、その両端間電圧を電流制限回路
８の入力信号とするものであシ、第１図の制御電源１２
が不要となシ、装置の小形Φ′＠址化及びコスト低減が
図れる。
は、第２図に示すように１次Ｇ１１１電流を検出するこ
とが考えられる。即ち、電流検出抵抗１０をＦＥＴ４と
直流電源の間に挿設し、その両端間電圧を電流制限回路
８の入力信号とするものであシ、第１図の制御電源１２
が不要となシ、装置の小形Φ′＠址化及びコスト低減が
図れる。
しかし、この種のスイッチングレギュレータにおいては
、１次側から供給する電力の平均値（Ｅ１×工１）と２
次側の電力（Ｅ０×ＩＯ） との間には路次の関係式が
成立ち、１次亀流工１の平均値を一定に制御しても２次
電流工Ｏの平均値は一定になるとは限らない。
、１次側から供給する電力の平均値（Ｅ１×工１）と２
次側の電力（Ｅ０×ＩＯ） との間には路次の関係式が
成立ち、１次亀流工１の平均値を一定に制御しても２次
電流工Ｏの平均値は一定になるとは限らない。
鳳×工：ｌ ＝ ＥｏＸ工。 ・・・・・・・・・（１
）ψ１ｊえは、ス１ツチング素子のオン時間をＴｏｎ
。
）ψ１ｊえは、ス１ツチング素子のオン時間をＴｏｎ
。
オフ時１’ｌＪ１をＴＯｆｆ 、スイッチング変圧器の
１次巻６ Ａｅ ６ Ｂ及びリアクトル６Ｃの電圧降下
をｔとして（１）式を変形すると、 となり、ＴｏｎとＴＯｆｆ の割合いが変化すれば、且
と比の関係は変化する。
１次巻６ Ａｅ ６ Ｂ及びリアクトル６Ｃの電圧降下
をｔとして（１）式を変形すると、 となり、ＴｏｎとＴＯｆｆ の割合いが変化すれば、且
と比の関係は変化する。
本発明の目的は、１次側の電流検出であっても２次側の
電流を一定値に制限することができるスイッチングレギ
ュレータの電流制限回路を提供することにおる。
電流を一定値に制限することができるスイッチングレギ
ュレータの電流制限回路を提供することにおる。
本発明は、スイッチング変圧器とスイッチング素子を直
列に接続してスイッチング素子のオン。
列に接続してスイッチング素子のオン。
オフ時間比または周波数を制御するとともに、変圧器の
出力を整流、平滑して直流電圧を得るスイッチングレギ
ュレータにおいて、スイッチング素子に流れる電流の平
均値を検出するとともに、スイッチング素子のオン、オ
フ時間比に応じた電圧と一定の基準電圧を合成して比較
を行い、２次側の負荷に供給する電流の平均値を一定値
に制限するようにしている。
出力を整流、平滑して直流電圧を得るスイッチングレギ
ュレータにおいて、スイッチング素子に流れる電流の平
均値を検出するとともに、スイッチング素子のオン、オ
フ時間比に応じた電圧と一定の基準電圧を合成して比較
を行い、２次側の負荷に供給する電流の平均値を一定値
に制限するようにしている。
第３図は本発明の一実施例を示すもので、４はスイッチ
ング素子、例えばＦＥＴ、８はこのＦＥＥＴ４のゲート
制御回路、１０は電流検出抵抗で、前記ＦＥＴ４と直流
雑詠の間に挿設されておシ、１次電流が流れるとその両
端間に電圧ｔ１が生じる。
ング素子、例えばＦＥＴ、８はこのＦＥＥＴ４のゲート
制御回路、１０は電流検出抵抗で、前記ＦＥＴ４と直流
雑詠の間に挿設されておシ、１次電流が流れるとその両
端間に電圧ｔ１が生じる。
２１〜２６は抵抗、２７及び２８はコンデンサ、２９は
差動増幅器、３０は直流電源であシ、前記抵抗２２及び
２３の直列回路を前記電流検出抵抗１０と並列に接続す
るとともに、その一端（ＦＥＴ４側）は抵抗２１を介し
て差動増幅器２９の（＋）入力端に、他端は電源３０の
（−）端にそれぞれ接続している。そして、抵抗２３と
並列にコンデンサ２７を接続するとともに、その一端（
抵抗２２側）を抵抗２４を介して差動増幅器２９の（−
）入力端に接続している。また、この（−）入力端は抵
抗２５を介して電源３０の（＋）端に、抵抗２６及びコ
ンデンサ２８の並列回路を介して増幅器２９の出力端、
つまシゲート制御回路８の入力端にそれぞれ接続してい
る。
差動増幅器、３０は直流電源であシ、前記抵抗２２及び
２３の直列回路を前記電流検出抵抗１０と並列に接続す
るとともに、その一端（ＦＥＴ４側）は抵抗２１を介し
て差動増幅器２９の（＋）入力端に、他端は電源３０の
（−）端にそれぞれ接続している。そして、抵抗２３と
並列にコンデンサ２７を接続するとともに、その一端（
抵抗２２側）を抵抗２４を介して差動増幅器２９の（−
）入力端に接続している。また、この（−）入力端は抵
抗２５を介して電源３０の（＋）端に、抵抗２６及びコ
ンデンサ２８の並列回路を介して増幅器２９の出力端、
つまシゲート制御回路８の入力端にそれぞれ接続してい
る。
次に、動作忙ついて述べる。まず、電流検出抵抗１０の
両端間電圧１．が零のときは、−差動増幅器２９の（−
）入力端は電圧ｔ１の電源３０から抵抗２５を介警。
両端間電圧１．が零のときは、−差動増幅器２９の（−
）入力端は電圧ｔ１の電源３０から抵抗２５を介警。
され、（＋）入力端は抵抗２１及び電流検出抵抗１゜を
介して零電位に保たれるので、差動増幅器２９は動作し
ない。但し、Ｒ３，Ｒ４，Ｒ６は抵抗２３ 、２４ 。
介して零電位に保たれるので、差動増幅器２９は動作し
ない。但し、Ｒ３，Ｒ４，Ｒ６は抵抗２３ 、２４ 。
２５の抵抗値である。
一方、ＦＥＴ４がオンして電流検出抵抗１ｏに電圧降下
が生じると、増幅器２９の（＋）入力端は抵抗２１を介
してｔ圧ｔ１が印加されその分だけ（＋）となる。この
とき、この電圧１．によって抵抗２３に電圧１．の大き
さに応じた電圧か発生する。このため、増幅器２９の（
−）入力端の電圧は抵抗２３に生じる電圧に応じて増加
する。
が生じると、増幅器２９の（＋）入力端は抵抗２１を介
してｔ圧ｔ１が印加されその分だけ（＋）となる。この
とき、この電圧１．によって抵抗２３に電圧１．の大き
さに応じた電圧か発生する。このため、増幅器２９の（
−）入力端の電圧は抵抗２３に生じる電圧に応じて増加
する。
即ち、（−）入力端の電圧は、電源３０の電圧ｔ！と抵
抗２３に生じる電圧１．による電圧に応じて変化する。
抗２３に生じる電圧１．による電圧に応じて変化する。
従って、電源３０の電圧ｔ２を一定とすれば、電圧ｔ１
に応じて変化する。
に応じて変化する。
電圧１．の平均値は、ＦＥＴ４に流れる電流の波高値と
、Ｔｏｎ 、 Ｔｏｆｆ の割合いで決まり、’ｒｏｎ
とＴＯｆｆ の割合いが変わればそれに応じて変化する
。
、Ｔｏｎ 、 Ｔｏｆｆ の割合いで決まり、’ｒｏｎ
とＴＯｆｆ の割合いが変わればそれに応じて変化する
。
従って、増幅器２９の（−）入力端の電圧もＴｏｎとＴ
ｏｆｆの割合いに応じて変化する。
ｏｆｆの割合いに応じて変化する。
（２）式において篭流工０ を一定に保つためには、Ｔ
ｏｎ ／ （Ｔｏｎ ＋ Ｔｏｆｆ ） が大きくなれ
ば入力側電流工１を大きくすればよく、抵抗２１〜２５
、電源３０の電圧ｔ２を最適値に選定することによって
、出力電流工０が一定になるよう入力側電流工１が制御
される。
ｏｎ ／ （Ｔｏｎ ＋ Ｔｏｆｆ ） が大きくなれ
ば入力側電流工１を大きくすればよく、抵抗２１〜２５
、電源３０の電圧ｔ２を最適値に選定することによって
、出力電流工０が一定になるよう入力側電流工１が制御
される。
この電流制限動作の特性を第４図に示す。図中の曲線（
イ）は本実施例の特性、曲線（ロ）は電流の平均値を一
定に制御した場合の特性であり、本実施例の場合には出
力電圧ＥＯの低下が急激であって、電流制限特性が良好
となる。
イ）は本実施例の特性、曲線（ロ）は電流の平均値を一
定に制御した場合の特性であり、本実施例の場合には出
力電圧ＥＯの低下が急激であって、電流制限特性が良好
となる。
以上のように本発明によれば、スイッチング素子に流れ
る電流の平均値とＴｏｎ 、 ＴＯｆｆ の割合いに応
じた電圧と基準電圧を合成して比較し、出力電流が一定
になるように入力側電流を制御するようにしたので、ス
イッチング変圧器の１次側で電流検出する簡易な回路構
成であっても出力電流を一定値に的確に制限することが
できる。
る電流の平均値とＴｏｎ 、 ＴＯｆｆ の割合いに応
じた電圧と基準電圧を合成して比較し、出力電流が一定
になるように入力側電流を制御するようにしたので、ス
イッチング変圧器の１次側で電流検出する簡易な回路構
成であっても出力電流を一定値に的確に制限することが
できる。
第１図及び第２図はそれぞれはスーイツチングレギュレ
ータの電流制限回路の従来例を示す回路図、第３図は本
発明の一実施例を示す回路図、第４図は同芙施例の特性
図である。 ４・・ψスイッチング素子（ＦＥＴ）、８＃＃−ゲート
制御回路、１０Φ・・電流検出抵抗、２１〜２６・・・
抵抗、２７及び２８・・・コンデンサ、２９・・・差動
増幅器、３０◆・・直流電源。 銅酸 ＬＬＩ≧
ータの電流制限回路の従来例を示す回路図、第３図は本
発明の一実施例を示す回路図、第４図は同芙施例の特性
図である。 ４・・ψスイッチング素子（ＦＥＴ）、８＃＃−ゲート
制御回路、１０Φ・・電流検出抵抗、２１〜２６・・・
抵抗、２７及び２８・・・コンデンサ、２９・・・差動
増幅器、３０◆・・直流電源。 銅酸 ＬＬＩ≧
Claims (1)
- 【特許請求の範囲】 直流電源にスイッチング変圧器及びス１ツチング素子を
直列に接続し、スイッチング素子のオン。 オフ時間比または周波数を制御するとともに、変圧器の
出力を整流、平滑して直流電圧を得るスイッチングレギ
ュレータにおいて、スイッチング素子に流れる電流の平
均値を検出するとともに、スイッチング素子のオン、オ
フ時間の割合いに応じた電圧と一定の基準電圧を合成し
て、前記検出値と比較する′電流検出回路を設け、２次
側の負荷に供給する電流の平均値を一定値に制限するよ
うにしたことを特徴とするスイッチングレギュレータの
′電流制限回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25155883A JPS60141167A (ja) | 1983-12-27 | 1983-12-27 | スイツチングレギユレ−タの電流制限回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25155883A JPS60141167A (ja) | 1983-12-27 | 1983-12-27 | スイツチングレギユレ−タの電流制限回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60141167A true JPS60141167A (ja) | 1985-07-26 |
Family
ID=17224600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25155883A Pending JPS60141167A (ja) | 1983-12-27 | 1983-12-27 | スイツチングレギユレ−タの電流制限回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60141167A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62170756A (ja) * | 1986-01-24 | 1987-07-27 | Hitachi Ltd | エンジン制御装置 |
| JP2015091212A (ja) * | 2013-11-07 | 2015-05-11 | 株式会社デンソー | 電力変換装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5812029A (ja) * | 1981-07-15 | 1983-01-24 | Hitachi Ltd | スイツチングレギユレ−タの制御回路 |
-
1983
- 1983-12-27 JP JP25155883A patent/JPS60141167A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5812029A (ja) * | 1981-07-15 | 1983-01-24 | Hitachi Ltd | スイツチングレギユレ−タの制御回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62170756A (ja) * | 1986-01-24 | 1987-07-27 | Hitachi Ltd | エンジン制御装置 |
| JP2015091212A (ja) * | 2013-11-07 | 2015-05-11 | 株式会社デンソー | 電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4680688A (en) | DC/DC converter | |
| US3327199A (en) | Transistorized high voltage regulated power supply system with temperature compensating means | |
| JPH06121529A (ja) | スイッチング電源装置 | |
| US7199562B2 (en) | Line frequency switching regulator | |
| US3368139A (en) | Switching mode series voltage regulator | |
| JPH04355663A (ja) | 安定化電源 | |
| US4264949A (en) | DC to DC power supply | |
| CA1239986A (en) | Control of a series resonant converter | |
| JPS60141167A (ja) | スイツチングレギユレ−タの電流制限回路 | |
| JP3215127B2 (ja) | スイッチング電源の制御回路 | |
| JPS63287364A (ja) | スイツチングレギユレ−タの補助電源回路 | |
| US4156274A (en) | Inverter circuit | |
| JPH1169789A (ja) | スイッチング電源装置 | |
| JPH06178537A (ja) | スイッチング電源 | |
| JPH02294269A (ja) | 電源装置 | |
| JPH0312030Y2 (ja) | ||
| JPS6318962A (ja) | スイツチング電源 | |
| JPH02280670A (ja) | 電源装置 | |
| JPS58116071A (ja) | 高周波スイツチング直流電源 | |
| KR850002207Y1 (ko) | 자동전압 절환회로 | |
| JPH01202158A (ja) | 過電流検出回路 | |
| JPH0355226B2 (ja) | ||
| JPH0127427Y2 (ja) | ||
| JP2554158B2 (ja) | マグアンプ回路 | |
| JP2009085828A (ja) | 電源回路 |