JPS60137120A - デジタル信号弁別回路 - Google Patents
デジタル信号弁別回路Info
- Publication number
- JPS60137120A JPS60137120A JP58251867A JP25186783A JPS60137120A JP S60137120 A JPS60137120 A JP S60137120A JP 58251867 A JP58251867 A JP 58251867A JP 25186783 A JP25186783 A JP 25186783A JP S60137120 A JPS60137120 A JP S60137120A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- signal
- digital signal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は入力したデジタル信号から不要なノイズ成分を
除去し、イｇ号成分のみを出力するデ・ゾタル信号弁別
回路に関する。
除去し、イｇ号成分のみを出力するデ・ゾタル信号弁別
回路に関する。
従来、機械接点のチャタリング等の不要なノイズを含む
デジタル信号をデジタル制御機器（入力して計数等の用
途に用いる場合、このノイズを除去する方法として、一
般に第１図に示すようなデジタル信号弁別回路が使用さ
れる。この回路は、入力端子１及び出力端子２間に、抵
抗３及びコンデンサ４からなるローノやスフィルタ５と
、シュミット回路６とを直列接続したものである。
デジタル信号をデジタル制御機器（入力して計数等の用
途に用いる場合、このノイズを除去する方法として、一
般に第１図に示すようなデジタル信号弁別回路が使用さ
れる。この回路は、入力端子１及び出力端子２間に、抵
抗３及びコンデンサ４からなるローノやスフィルタ５と
、シュミット回路６とを直列接続したものである。
しかしながら、この回路においては、入力端子１に入力
したデジタル信号のノイズ分の）４ルス幅が広（、信号
成分のパルス幅に近い場合、両者を正確に弁別すること
は困難である。すなわち、今、時間幅Ｔ以下の７ぐルス
をノイズとみなして除去する必要がある場合、第１図の
回路図（ａ）に示す時間幅Ｔ以下のノイズ苔連続して加
、−えると（図において、１１は時間幅Ｔ以下のノイズ
パルスの集合である。）、コンデンサ４は徐々に充電さ
れ、シュミット回路６の入力端Ａの電圧波形は同図（ｂ
）に示すように増大する。その結果、シュミット回路６
の出力端子２からは同図（ｃ）に示すように誤出力１２
を生じることになる。このように、ノイズが連続して加
わる場合、ローパスフィルタ５の時定数をいくら大きく
しても、この誤出力の発生は確実に防止することができ
ない。
したデジタル信号のノイズ分の）４ルス幅が広（、信号
成分のパルス幅に近い場合、両者を正確に弁別すること
は困難である。すなわち、今、時間幅Ｔ以下の７ぐルス
をノイズとみなして除去する必要がある場合、第１図の
回路図（ａ）に示す時間幅Ｔ以下のノイズ苔連続して加
、−えると（図において、１１は時間幅Ｔ以下のノイズ
パルスの集合である。）、コンデンサ４は徐々に充電さ
れ、シュミット回路６の入力端Ａの電圧波形は同図（ｂ
）に示すように増大する。その結果、シュミット回路６
の出力端子２からは同図（ｃ）に示すように誤出力１２
を生じることになる。このように、ノイズが連続して加
わる場合、ローパスフィルタ５の時定数をいくら大きく
しても、この誤出力の発生は確実に防止することができ
ない。
本発明は上記実情に鑑みてなされたもので、デジタル信
号を入力とし、この入力信号の立下りを所定時間遅延さ
せて出力する第１のオフディレー回路と、前記デジタル
信号の反転信号を入力とし、この入力信号の立下りを一
定時間遅延させて出力する第２のオフディレー回路と、
前記第１、第２のオフディレー回路の缶出力信号を入力
上し、前記デジタル信号のうち／ぞルス時間幅が前記所
定時間以上の信号パルスが入力した場合にセット信号を
出力する論理回路と、前記論理回路の出力信号をセット
入力とし、前記デジタル信号の信号成分を出力するフリ
ツプフロツプ回路とを具備したことを要旨とし、デジタ
ル信号よりパルス時間幅の短いノイズを確実に除去する
ことができ、後段の回路の誤動作を防止し得るデジタル
信号弁別回路を提供することを目的とする。
号を入力とし、この入力信号の立下りを所定時間遅延さ
せて出力する第１のオフディレー回路と、前記デジタル
信号の反転信号を入力とし、この入力信号の立下りを一
定時間遅延させて出力する第２のオフディレー回路と、
前記第１、第２のオフディレー回路の缶出力信号を入力
上し、前記デジタル信号のうち／ぞルス時間幅が前記所
定時間以上の信号パルスが入力した場合にセット信号を
出力する論理回路と、前記論理回路の出力信号をセット
入力とし、前記デジタル信号の信号成分を出力するフリ
ツプフロツプ回路とを具備したことを要旨とし、デジタ
ル信号よりパルス時間幅の短いノイズを確実に除去する
ことができ、後段の回路の誤動作を防止し得るデジタル
信号弁別回路を提供することを目的とする。
以下、図面を参照して本発明の一実施例を説明する。第
３図において、入力端子２１はオフディレー回路２２の
入力端に接続されると共に反転回路（インバータ）２３
を介してオフディレー回路２４０入力端に接続されてい
る。上記オフディレー回路２２．２４は共に、入力信号
が立下った場合（オンからオフへと変化した場合）、そ
の時から一足時間幅Ｔ経過後に出力信号が立下るもので
ある。これは、例えば入力を高周波のオン−オフ信号で
ダートし、これを再トリガ式の単安定マルチバイブレー
タ素子に入力すれば、上記のよりな出力が得られる。な
お、上記時間幅Ｔは、ノイズとみなして除去すべきパル
スの最大時間幅にセットするものとする。
３図において、入力端子２１はオフディレー回路２２の
入力端に接続されると共に反転回路（インバータ）２３
を介してオフディレー回路２４０入力端に接続されてい
る。上記オフディレー回路２２．２４は共に、入力信号
が立下った場合（オンからオフへと変化した場合）、そ
の時から一足時間幅Ｔ経過後に出力信号が立下るもので
ある。これは、例えば入力を高周波のオン−オフ信号で
ダートし、これを再トリガ式の単安定マルチバイブレー
タ素子に入力すれば、上記のよりな出力が得られる。な
お、上記時間幅Ｔは、ノイズとみなして除去すべきパル
スの最大時間幅にセットするものとする。
−万のオフディレー回路２２の出力端はアンド回路２５
の一方の入力端に接続されると共に、反転回路２６を介
してアンド回路２７の一方の入力端に接続されている。
の一方の入力端に接続されると共に、反転回路２６を介
してアンド回路２７の一方の入力端に接続されている。
また、他方のオフディレー回路２４の出力端は上記アン
ド回路２７の他方の入力端に接続されると共に、反転回
路２８を介して上記アンド回路２５の他方の入力端に接
続されている。アンド回路２５の出力端はフリップフロ
ップ回路２９のセット端子に接続されている。また、ア
ンド回路２７の出力端はフリップフロップ回路２９のリ
セット端子に接続されている。この７リッジフロップ回
路２９の出力端は出力端子３０に接続されている。
ド回路２７の他方の入力端に接続されると共に、反転回
路２８を介して上記アンド回路２５の他方の入力端に接
続されている。アンド回路２５の出力端はフリップフロ
ップ回路２９のセット端子に接続されている。また、ア
ンド回路２７の出力端はフリップフロップ回路２９のリ
セット端子に接続されている。この７リッジフロップ回
路２９の出力端は出力端子３０に接続されている。
次に、上記構成のデジタル信号弁別回路の動作を第４図
（ａ）〜（ｇ）のタイムチャートに従って説明する。先
ず、第４図（ａ）に示すような、時間幅７以上の信号パ
ルス４１及び時間幅Ｔ以下のノ −イズパルスの集合４
２を含むデジタル信号を入力端子２１に入力する。この
入力信号はオフディレー回路２２にはそのまま入力され
るが、オフディレー回路２４には反転回路２３により反
転された後に入力される。同図（ｂ）は位置Ｂにおける
オフディレー回路２４の入力信号の波形を示すものであ
る。しかして、オンディレー回路２２．２４ではそれぞ
れ入力信号をその立下り後一定時間Ｔ経過後に立下げて
出力する。同図（ｃｌは位置Ｃにおけるオフディレー回
路２２の出力信号の波形を示し、同図（ｄ）は位置りに
おけるオフディレー回路２４の出力（ｇ号の波形を示す
ものである。すなわち、ノイズパルスの入力中は２つの
オフディレー回路２２．２４は共にオンとなる。オフデ
ィレー回路２２の出力はアンド回路２５の一方の入力端
に入力されると共に、反転回路２６を介してアンドｌ路
２７の一方の入力端に入力され−る。また、オフディレ
ー回路２４の出力は、アンド回路２７の他方の入力端に
入力されると共に、反転回路２８を介してアンド回路２
５の他方の入力端に入力される。従って、アンド回路２
５．２７は共にノイズパルスの入力中は一方の入力端が
オフとなり、その結果アンド回％２５．２７の缶出力は
共にオフとなる。同図（ｅＪは位置Ｅにおけるアンド回
路２５の出力信号、同図′（ｆ）は位置Ｆにおけるアン
ド回路２７の出力信号の各波形を示すものである。
（ａ）〜（ｇ）のタイムチャートに従って説明する。先
ず、第４図（ａ）に示すような、時間幅７以上の信号パ
ルス４１及び時間幅Ｔ以下のノ −イズパルスの集合４
２を含むデジタル信号を入力端子２１に入力する。この
入力信号はオフディレー回路２２にはそのまま入力され
るが、オフディレー回路２４には反転回路２３により反
転された後に入力される。同図（ｂ）は位置Ｂにおける
オフディレー回路２４の入力信号の波形を示すものであ
る。しかして、オンディレー回路２２．２４ではそれぞ
れ入力信号をその立下り後一定時間Ｔ経過後に立下げて
出力する。同図（ｃｌは位置Ｃにおけるオフディレー回
路２２の出力信号の波形を示し、同図（ｄ）は位置りに
おけるオフディレー回路２４の出力（ｇ号の波形を示す
ものである。すなわち、ノイズパルスの入力中は２つの
オフディレー回路２２．２４は共にオンとなる。オフデ
ィレー回路２２の出力はアンド回路２５の一方の入力端
に入力されると共に、反転回路２６を介してアンドｌ路
２７の一方の入力端に入力され−る。また、オフディレ
ー回路２４の出力は、アンド回路２７の他方の入力端に
入力されると共に、反転回路２８を介してアンド回路２
５の他方の入力端に入力される。従って、アンド回路２
５．２７は共にノイズパルスの入力中は一方の入力端が
オフとなり、その結果アンド回％２５．２７の缶出力は
共にオフとなる。同図（ｅＪは位置Ｅにおけるアンド回
路２５の出力信号、同図′（ｆ）は位置Ｆにおけるアン
ド回路２７の出力信号の各波形を示すものである。
従って、ノイズ／４’ルスの入力中には、フリップフロ
ッグ回路２９にはセット信号もリセット信号も入力され
ず、フリップフロッグ回路２７の出力信号はオフのまま
である。すなわち、本回路の出力端子３０からの出力信
号は、同図（ｇ）に示すように、時間幅Ｔ以下のノイズ
パルスが除去され、その結果信号ノ９ルス４１′のみが
出力される。
ッグ回路２９にはセット信号もリセット信号も入力され
ず、フリップフロッグ回路２７の出力信号はオフのまま
である。すなわち、本回路の出力端子３０からの出力信
号は、同図（ｇ）に示すように、時間幅Ｔ以下のノイズ
パルスが除去され、その結果信号ノ９ルス４１′のみが
出力される。
このように上記デジタル信号弁別回路によれば、一定の
時間幅Ｔ以下のノ４ルスはノイズとみなして完全に除去
することができるので、次段の回路が誤動作することは
ない。また、このデジタル信号弁別回路は応答性もよく
、第４図（ｇ）に示したように入力した時間幅１以上の
信号パルス４１と、出力端子３０から出力される信号パ
ルス４１′との間には、ノイズか否かの弁別に必要な時
間の遅れがあるのみである。
時間幅Ｔ以下のノ４ルスはノイズとみなして完全に除去
することができるので、次段の回路が誤動作することは
ない。また、このデジタル信号弁別回路は応答性もよく
、第４図（ｇ）に示したように入力した時間幅１以上の
信号パルス４１と、出力端子３０から出力される信号パ
ルス４１′との間には、ノイズか否かの弁別に必要な時
間の遅れがあるのみである。
以上のように本発明によれば、入力したデジタル信号よ
りパルス時間幅の短いノイズパルスに除去することがで
き信号成分のみを出力することができるので、後段の回
路の誤動作を防止することのできるデジタル信号弁別回
路を提供でき、る。
りパルス時間幅の短いノイズパルスに除去することがで
き信号成分のみを出力することができるので、後段の回
路の誤動作を防止することのできるデジタル信号弁別回
路を提供でき、る。
第１図は従来のデジタル信号弁別回路を示す回路構成図
、第２図は第１図の回路の動作を示す信号波形図、第３
図は本発明の一実施例に係るデジタル信号弁別回路を示
す回路構成図、第４図は第３図の回路の動作を示す信号
波形図である。 ２１・・・入力端子、２２，２４°°゛オフデイレ一回
路、２３．２６．２８・・・反転回路、２５．２７・・
・アンド回路、２９・・・フリップフロッグ回路、３０
・・・出力端子。
、第２図は第１図の回路の動作を示す信号波形図、第３
図は本発明の一実施例に係るデジタル信号弁別回路を示
す回路構成図、第４図は第３図の回路の動作を示す信号
波形図である。 ２１・・・入力端子、２２，２４°°゛オフデイレ一回
路、２３．２６．２８・・・反転回路、２５．２７・・
・アンド回路、２９・・・フリップフロッグ回路、３０
・・・出力端子。
Claims (1)
- デジタル信号を入力とし、この入力信号の立下りを所定
時間遅延させて出力する第１のオフディレー回路と、前
記デジタル信号の反転信号を入力とし、この入力信号の
立下りを一定時間遅延させて出力する第２のオンディレ
ー回路と、前記第１．第２のオフディレー回路の各出力
信号を入力とし、前記デジタル信号のうちノＲルス時間
幅が前記所定時間遅延の信号パルスが入力した場合にセ
ット信号を出力する論理回路と、前記論理回路の出力信
号をセット入力とし、前記デジタル信号の毎月成分を出
力するフリッグ７０ツゾ回路とを具備したことを特徴と
するデジタル信号弁別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58251867A JPS60137120A (ja) | 1983-12-26 | 1983-12-26 | デジタル信号弁別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58251867A JPS60137120A (ja) | 1983-12-26 | 1983-12-26 | デジタル信号弁別回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60137120A true JPS60137120A (ja) | 1985-07-20 |
Family
ID=17229104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58251867A Pending JPS60137120A (ja) | 1983-12-26 | 1983-12-26 | デジタル信号弁別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60137120A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10760730B2 (en) | 2013-11-11 | 2020-09-01 | Indian Motorcycle International, LLC | Two-wheeled vehicle |
-
1983
- 1983-12-26 JP JP58251867A patent/JPS60137120A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10760730B2 (en) | 2013-11-11 | 2020-09-01 | Indian Motorcycle International, LLC | Two-wheeled vehicle |
| US11427277B2 (en) | 2013-11-11 | 2022-08-30 | Indian Motorcycle International, LLC | Two-wheeled vehicle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4583008A (en) | Retriggerable edge detector for edge-actuated internally clocked parts | |
| CA1078465A (en) | De-glitchable non-metastable flip-flop circuit | |
| US10236871B2 (en) | Pulse width filtering circuit | |
| US4800295A (en) | Retriggerable monostable multivibrator | |
| KR900000668Y1 (ko) | 디지탈필터회로 | |
| JPH02283120A (ja) | 雑音除去装置 | |
| US3958133A (en) | Digital noise discriminator | |
| US4282488A (en) | Noise eliminator circuit | |
| JPS60137120A (ja) | デジタル信号弁別回路 | |
| JPH0133052B2 (ja) | ||
| JPS6142903B2 (ja) | ||
| JP2825252B2 (ja) | 波形整形回路 | |
| JPH07130082A (ja) | ゼロクロス検出回路 | |
| JPH0580604B2 (ja) | ||
| US4164712A (en) | Continuous counting system | |
| JP2666429B2 (ja) | 微分回路 | |
| JPS62214715A (ja) | デジタルフイルタ回路方式 | |
| JPS60180214A (ja) | 信号整形装置 | |
| JPS6141220A (ja) | デイジタル信号遅延回路 | |
| JPS61276414A (ja) | セツトリセツトフリツプフロツプ回路 | |
| JPH0311951Y2 (ja) | ||
| JPS59156018A (ja) | パルス遅延回路 | |
| JPS5934188Y2 (ja) | 信号入力回路 | |
| JPS60169217A (ja) | チヤタリング防止回路 | |
| JPS6231215A (ja) | 単安定マルチバイブレ−タ回路 |