JPS60130173A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPS60130173A JPS60130173A JP23831183A JP23831183A JPS60130173A JP S60130173 A JPS60130173 A JP S60130173A JP 23831183 A JP23831183 A JP 23831183A JP 23831183 A JP23831183 A JP 23831183A JP S60130173 A JPS60130173 A JP S60130173A
- Authority
- JP
- Japan
- Prior art keywords
- nitride film
- silicon nitride
- film
- silicon
- phosphorus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 26
- 239000011574 phosphorus Substances 0.000 claims abstract description 26
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 9
- 238000002513 implantation Methods 0.000 claims abstract description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 38
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 38
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 9
- 230000003647 oxidation Effects 0.000 abstract description 7
- 238000007254 oxidation reaction Methods 0.000 abstract description 7
- 150000004767 nitrides Chemical class 0.000 abstract 3
- 238000005530 etching Methods 0.000 description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 239000007864 aqueous solution Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- -1 Phosphorus ions Chemical class 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野」
この発明は半導体装置の製造方法に関し、特に微細コン
タクト孔をダメージなしに形成できるパターン加工方法
に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a pattern processing method that can form fine contact holes without damage.
第１図（ａ）〜第１図（Ｃ）は従来の半導体装置の製造
方法を主要製造工程別に順次示す断面図である。FIGS. 1A to 1C are cross-sectional views sequentially showing the main manufacturing steps of a conventional semiconductor device manufacturing method.
同図において、１はシリコン半導体基板、２はこのシリ
コン半導体基板１上に形成した素子間分離用のフィール
ド酸化膜およびゲート酸化膜、３はこのフィールド酸化
膜およびゲート酸化膜２上に選択的に形成したゲートお
よび配線用の多結晶シリコン膜、４は上記シリコン半導
体基板１上に拡散によシ形成したソースおよびドレイン
領域、５は全面に形成した燐を含んだシリコン酸化膜（
以下ＰＳＧ膜と言う）、６はこのＰＳＧ膜５膜上上真製
版技術を用いてコンタクト孔Ｔを形成する領域以外の部
分に形成した耐エツチング性マスクとしてのフォトレジ
ストパターンである。In the figure, 1 is a silicon semiconductor substrate, 2 is a field oxide film and a gate oxide film for isolation between elements formed on this silicon semiconductor substrate 1, and 3 is a selectively formed film on this field oxide film and gate oxide film 2. 4 is a source and drain region formed by diffusion on the silicon semiconductor substrate 1, and 5 is a silicon oxide film containing phosphorus formed over the entire surface.
(hereinafter referred to as PSG film), and 6 is a photoresist pattern as an etching-resistant mask formed in a region other than the region where the contact hole T is to be formed using the PSG film 5 film-on-plate printing technique.
次に、上記構成による半導体装置の製造工程について説
明する。まず、第１図（ａ）に示すように、シリコン半
導体基板１上に素子間分離用のフィールド酸化膜および
ゲート酸化膜２を形成する。そして、このフィールド酸
化膜およびゲート酸化膜２上にゲートおよび配線用の多
結晶シリコン膜３を選択的に形成する。そして、シリコ
ン半導体基板１の主面にソースおよびドレイン領域４を
拡散形成する。そして、これらの全面に燐を含んだＰＳ
Ｇ膜５を形成する。次に、第１図（ｂ）に示すように、
とのＰＳＧ膜５膜上上真製版技術を用いて、コンタクト
孔Ｉを形成する領域以外の部分に、耐エツチング性マス
クとしてのフォトレジストノくターン６を形成する。そ
して、第１図（ｃ）に示すように弗酸系水溶液または反
応性イオンエツチングなどのドライエツチングによシ、
ＰＳＧ膜５およびゲート酸化膜２をエツチングして、コ
ンタクト孔Ｉを形成する。Next, the manufacturing process of the semiconductor device with the above configuration will be explained. First, as shown in FIG. 1(a), a field oxide film and a gate oxide film 2 for isolation between elements are formed on a silicon semiconductor substrate 1. Then, a polycrystalline silicon film 3 for gates and wiring is selectively formed on the field oxide film and gate oxide film 2. Then, source and drain regions 4 are diffused and formed on the main surface of silicon semiconductor substrate 1. And PS containing phosphorus on the entire surface of these
A G film 5 is formed. Next, as shown in Figure 1(b),
A photoresist nozzle 6 as an etching-resistant mask is formed in a region other than the area where the contact hole I is to be formed using a top-press printing technique on the PSG film 5. Then, as shown in FIG. 1(c), dry etching such as a hydrofluoric acid solution or reactive ion etching is performed.
Contact hole I is formed by etching PSG film 5 and gate oxide film 2.
しかしながら、従来の半導体装置の製造方法は弗酸系水
溶液でエツチングした際には等方性のエツチングのため
に、大きなサイドエツチングが生じるので、微細コンタ
クト孔の形成が極めて困難となる。また、反応性イオン
エツチングなどの異方性ドライエツチング方式でエツチ
ングを行なうと、シリコン基板などに大きなダメージを
与え、デバイスの特性を悪化させるなどの欠点があった
。However, in conventional semiconductor device manufacturing methods, when etching is performed using a hydrofluoric acid-based aqueous solution, large side etching occurs due to isotropic etching, making it extremely difficult to form fine contact holes. Furthermore, when etching is performed using an anisotropic dry etching method such as reactive ion etching, there is a drawback that it causes great damage to the silicon substrate and deteriorates the characteristics of the device.
したがって、この発明の目的はシリコン窒化膜に燐など
の不純物をイオン注入することで生じる増速酸化技術を
用いて、フォトレジストを注入マスクとして、コンタク
ト孔形成領域に燐を注入し、酸化工程において、コンタ
クト孔部をシリコン酸化膜として、弗酸系水溶液でエツ
チングを行なってもサイドエツチングのない、微細なコ
ンタクト孔の加工形成を可能にする半導体装置の製造方
法を提供するものである。Therefore, the purpose of the present invention is to use the accelerated oxidation technique generated by ion-implanting impurities such as phosphorus into a silicon nitride film, to implant phosphorus into the contact hole formation region using a photoresist as an implantation mask, and to perform the oxidation process. Another object of the present invention is to provide a method for manufacturing a semiconductor device, which enables formation of fine contact holes without side etching even when etching is performed using a hydrofluoric acid-based aqueous solution, using a silicon oxide film as the contact hole.
このような目的を達成するため、この発明は少なくとも
主面に素子領域を形成した半導体基板上、もしくはこの
半導体基板上のゲート酸化膜およびゲートなどを含む全
表面にシリコン窒化膜を形成する工程と１、このシリコ
ン窒化膜上のコンタクト孔形成位置以外に不純物注入マ
スクを選択的に形成する工程と、このマスクを注入マス
クとして前記シリコン窒化膜に不純物をイオン注入する
工程と、前記不純物注入マスクを除去する工程と、上記
シリコン窒化膜を酸化雰囲気中で酸化し、前記不純物が
イオン注入されたシリコン窒化膜部分の全てをシリコン
酸化膜に代える工程と、形成されたシリコン酸化膜を除
去し、同位置に前記素子領域に接するコンタクト孔を形
成する工程とを含むものであシ、以下実施例を用いて詳
細に説明する。In order to achieve such an object, the present invention includes a step of forming a silicon nitride film on a semiconductor substrate having an element region formed on at least its main surface, or on the entire surface of the semiconductor substrate including a gate oxide film and a gate. 1. A step of selectively forming an impurity implantation mask at a location other than the contact hole formation position on the silicon nitride film, a step of ion-implanting an impurity into the silicon nitride film using this mask as an implantation mask, and a step of implanting impurity ions into the silicon nitride film using the impurity implantation mask. a step of removing the silicon nitride film, a step of oxidizing the silicon nitride film in an oxidizing atmosphere and replacing all of the silicon nitride film portions into which the impurities have been ion-implanted with a silicon oxide film; The method includes a step of forming a contact hole in contact with the element region at a position, and will be described in detail below using examples.
第２図（ａ）〜第２図（由はこの発明に係る半導体装置
の製造方法の一実施例を主要製造工程別に順次示す断面
図である。同図において、８は減圧ＣＶＤ法により形成
したシリコン窒化膜、８ａは燐がイオン注入されたシリ
コン窒化膜部分、８ｂは燐がイオン注入されないシリコ
ン窒化膜部分、９はコンタクト孔形成領域以外に選択的
に形成し、燐イオン注入のマスクとなるフォトレジスト
パターン、１０はシリコン窒化膜が酸化によって変化し
たシリコン酸化膜あるいはそれに近い膜（以下シリコン
酸化膜と言う）、１１は燐をイオン注入したことによっ
て形成された接合領域である。FIGS. 2(a) to 2(a) are cross-sectional views sequentially showing one embodiment of the method for manufacturing a semiconductor device according to the present invention by main manufacturing process. Silicon nitride film, 8a is a silicon nitride film portion into which phosphorous is ion-implanted, 8b is a silicon nitride film portion into which phosphorus is not ion-implanted, and 9 is selectively formed in areas other than the contact hole formation region, and serves as a mask for phosphorus ion implantation. A photoresist pattern 10 is a silicon oxide film or a film similar to it (hereinafter referred to as a silicon oxide film) obtained by changing a silicon nitride film by oxidation, and 11 is a junction region formed by ion-implanting phosphorus.
次に上記構成による半導体装置の製造工程について説明
する。まず、第２図（ａ）に示すように、シリコン半導
体基板１上に素子間分離用のフィールド酸化膜およびゲ
ート酸化膜２を形成する。そして、このフィールド酸化
膜およびゲート酸化膜２上にゲートおよび配線用の多結
晶シリコン膜３を選択的に形成する。そして、シリコン
半導体基板１の主面にソースおよびドレイン領域４を拡
散形成する。そして、これらの全面に、減圧ＣＶＤ法に
より、シリコン窒化膜８を形成する。次に、第２図（ｂ
）に示すように、このシリコン窒化膜８上に燐イオン注
入のマスクとなるフォトレジストパターン９を、コンタ
クト孔形成領域以外に選択的に形成し、これをマスクと
して、シリコン窒化膜８のコンタクト孔形成領域のみに
燐をイオン注入する。Next, the manufacturing process of the semiconductor device with the above configuration will be explained. First, as shown in FIG. 2(a), a field oxide film and a gate oxide film 2 for isolation between elements are formed on a silicon semiconductor substrate 1. Then, a polycrystalline silicon film 3 for gates and wiring is selectively formed on the field oxide film and gate oxide film 2. Then, source and drain regions 4 are diffused and formed on the main surface of silicon semiconductor substrate 1. Then, a silicon nitride film 8 is formed on these entire surfaces by low pressure CVD. Next, Figure 2 (b
), a photoresist pattern 9 serving as a mask for phosphorus ion implantation is selectively formed on this silicon nitride film 8 in areas other than the contact hole formation region, and using this as a mask, the contact hole of the silicon nitride film 8 is formed. Phosphorus ions are implanted only into the formation region.
次に、第２図（ｃ）に示すように、このマスクとしたフ
ォトレジストパターン９を除去したのちに、シリコン窒
化膜８を酸化すると、燐が注入されたシリコン窒化膜領
域８ａは急速に酸化され、組成的には燐を含んだシリコ
ン酸化膜１０となる。したがって、このシリコン酸化膜
１０のみを弗酸系水溶液によって容易にエツチング除去
することが可能であるため、第２図（ｄ）に示すように
、フォトレジストパターン９で形成した大きさ通シの微
細なコンタクト孔がダメージなしで形成することができ
る。この場合、シリコン窒化膜８に燐を注入する際に、
燐がシリコン基板１まで到達するように注入し、その後
の熱処理によって燐が深く１で拡散するようにした、い
わゆる自己整合型コンタクト孔拡散となシ、コンタクト
部でのその後の金属配線との電気的接続特性が向上する
利点があり、これが容易にかつ確実にできる方法となっ
ている。、また、直接燐をシリコン基板１に注入しなく
ても、シリコン窒化膜８に注入された燐が、酸化工程で
シリコン基板１に拡散する。しかし、この場合、燐の拡
散は窒化シリコン膜８からであるために、シリコン基板
１に拡散する量は上記の直接イオン注入でシリコン基板
１に注入した場合よシも少なくなる。Next, as shown in FIG. 2(c), after removing the photoresist pattern 9 used as a mask, the silicon nitride film 8 is oxidized, and the silicon nitride film region 8a into which phosphorus has been implanted is rapidly oxidized. The composition becomes a silicon oxide film 10 containing phosphorus. Therefore, since it is possible to easily remove only this silicon oxide film 10 by etching with a hydrofluoric acid-based aqueous solution, as shown in FIG. contact holes can be formed without damage. In this case, when implanting phosphorus into the silicon nitride film 8,
This is a so-called self-aligned contact hole diffusion in which phosphorus is implanted so that it reaches the silicon substrate 1, and then heat-treated to cause it to diffuse deeply into the silicon substrate 1. This method has the advantage of improving physical connection characteristics, and is an easy and reliable method. Furthermore, even if phosphorus is not directly implanted into the silicon substrate 1, the phosphorus implanted into the silicon nitride film 8 is diffused into the silicon substrate 1 during the oxidation process. However, in this case, since the phosphorus is diffused from the silicon nitride film 8, the amount of phosphorus diffused into the silicon substrate 1 is smaller than when it is implanted into the silicon substrate 1 by the above-mentioned direct ion implantation.
なお、上述の実施例ではシリコン窒化膜を減圧ＣＶＤ法
により形成したが、これに限定せず、プラズマＣＶＤ法
、光ＣＶＤ法などによって形成してもよいことはもちろ
んである。In the above embodiment, the silicon nitride film was formed by low pressure CVD, but the silicon nitride film is not limited to this, and it goes without saying that it may be formed by plasma CVD, photo-CVD, or the like.
〔発明の効果」
以上詳細に説明したように、この発明に係る半導体装置
の製造方法によれば燐などの不純物を注入することによ
って生ずるシリコン窒化膜の増速酸化作用を利用して、
シリコン窒化膜のコンタクト孔となる領域のみをシリコ
ン酸化膜へと変化させることにより、ダメージ々しに微
細コンタクト孔を形成することができる効果がある。[Effects of the Invention] As explained in detail above, according to the method of manufacturing a semiconductor device according to the present invention, by utilizing the accelerated oxidation effect of the silicon nitride film produced by implanting impurities such as phosphorus,
By changing only the region of the silicon nitride film that will become a contact hole into a silicon oxide film, it is possible to form a fine contact hole without causing damage.
第１図（ａ）〜第１図（ｃ）は従来の半導体装置の製造
方法を主要製造工程別に順次示す断面図、第２図（ａ）
〜第２図（ｄ）はこの発明に係る半導体装置の製造方法
の一実施例を主要製造工程別に順次示す断面図である。
１・・・・シリコン半導体基板、２・・・・フイ ルド
酸化膜およびゲー ト酸化膜、３・・・・ゲートおよび
配線用の多結晶シリコン膜、４・・・・ソースおよびド
レイン領域、５拳Φ−会シリコン醒化膜（ＰＳＧ膜）、
６・・・・フォトレジストパターン、８・・・・シリコ
ン・窒化膜、８ａ ・・・・燐がイオン注入されたシリ
コン窒化膜部分、８ｂ ・・・轡燐がイオン注入されな
いシリコン窒化膜部分、９・・轡・フォトレジストノく
ターン、１０・・・拳シリコン酸化膜、１１・・・・接
合領域。
なお、図中、同一符号は同一または相当部分を示す。
代理人 大 岩 増 雄
第１図
（ｂ）
（Ｃ）
第２図
（ｂ）
（ｄ）FIGS. 1(a) to 1(c) are cross-sectional views sequentially showing the conventional semiconductor device manufacturing method for each main manufacturing process, and FIG. 2(a)
- FIG. 2(d) are cross-sectional views showing one embodiment of the method for manufacturing a semiconductor device according to the present invention in order of main manufacturing steps. 1... Silicon semiconductor substrate, 2... Field oxide film and gate oxide film, 3... Polycrystalline silicon film for gate and wiring, 4... Source and drain region, 5 Fist Φ-kai silicon sensitized film (PSG film),
6... Photoresist pattern, 8... Silicon nitride film, 8a... Silicon nitride film portion into which phosphorus is ion-implanted, 8b... Silicon nitride film portion into which phosphorus is not ion-implanted. 9.. Photoresist turn, 10.. silicon oxide film, 11.. bonding region. In addition, in the figures, the same reference numerals indicate the same or corresponding parts. Agent Masuo Oiwa Figure 1 (b) (C) Figure 2 (b) (d)
Claims (4)
上、もしくはこの半導体基板上のゲート酸化膜およびゲ
ートなどを含む全表面にシリコン窒化膜を形成する工程
と、このシリコン窒化膜上のコンタクト孔形成位置以外
に不純物注入マスクを選択的に形成する工程と、このマ
スクを注入マスクとして前記シリコン窒化膜に不純物を
イオン注入する工程と、前記不純物注入マスクを除去す
る工程と、上記シリコン窒化膜を酸化雰囲気中で酸化し
、前記不純物がイオン注入されたシリコン窒化膜部分の
全てをシリコン酸化膜に代える工程と、形成されたシリ
コン酸化膜を除去し、同位置に前記素子領域に接するコ
ンタクト孔を形成する工程とを含むことを特徴とする半
導体装置の製造方法。(1) A step of forming a silicon nitride film on a semiconductor substrate with an element region formed on at least its main surface, or on the entire surface of this semiconductor substrate including a gate oxide film and a gate, and a contact hole on this silicon nitride film. A step of selectively forming an impurity implantation mask at a location other than the formation position, a step of ion-implanting an impurity into the silicon nitride film using this mask as an implantation mask, a step of removing the impurity implantation mask, and a step of removing the silicon nitride film. A step of oxidizing in an oxidizing atmosphere and replacing all of the silicon nitride film portions into which the impurities have been ion-implanted with a silicon oxide film, and removing the formed silicon oxide film and forming a contact hole in contact with the element region at the same position. 1. A method of manufacturing a semiconductor device, the method comprising: forming a semiconductor device.
ることを特徴とする特許請求の範囲第１項記載の半導体
装置の製造方法。(2) The method of manufacturing a semiconductor device according to claim 1, wherein the impurity ion-implanted into the silicon nitride film is phosphorus.
リコン窒化膜下のシリコンおよび多結晶シリコンまで到
達するようにイオン注入することを特徴とする特許請求
の範囲第１項または第２項記載の半導体装置の製造方法
。(3) The ion implantation is performed so that phosphorus, which is an impurity to be implanted into the silicon nitride film, reaches the silicon and polycrystalline silicon under the silicon nitride film. A method for manufacturing a semiconductor device.
化雰囲気中で、シリコン窒化膜が酸化される際に、シリ
コン窒化膜からその直下のシリコン又は多結晶シリコン
に拡散することを特徴とする特許請求の範囲第１項また
は第２項記載の半導体装置の製造方法。(4) Phosphorus, which is an impurity implanted into the silicon nitride film, is characterized in that when the silicon nitride film is oxidized in an oxidizing atmosphere, it diffuses from the silicon nitride film into the silicon or polycrystalline silicon directly below it. A method for manufacturing a semiconductor device according to claim 1 or 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23831183A JPS60130173A (en) | 1983-12-16 | 1983-12-16 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23831183A JPS60130173A (en) | 1983-12-16 | 1983-12-16 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60130173A true JPS60130173A (en) | 1985-07-11 |
Family
ID=17028318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23831183A Pending JPS60130173A (en) | 1983-12-16 | 1983-12-16 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60130173A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06177240A (en) * | 1992-12-03 | 1994-06-24 | Seiko Epson Corp | Semiconductor device |
-
1983
- 1983-12-16 JP JP23831183A patent/JPS60130173A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06177240A (en) * | 1992-12-03 | 1994-06-24 | Seiko Epson Corp | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000004553A (en) | Isolating method of semiconductor devices | |
| JPH04346229A (en) | Method of separating element of semiconductor device | |
| JP2802600B2 (en) | Method for manufacturing semiconductor device | |
| JP3447231B2 (en) | Manufacturing method of semiconductor integrated circuit | |
| JPS61141151A (en) | Methods of forming and manufacturing insulation layer for separation between active areas of cmos circuit | |
| JPH0628282B2 (en) | Method for manufacturing semiconductor device | |
| JPH10135321A (en) | Method of forming semiconductor element isolating regions | |
| JP3628362B2 (en) | Method for manufacturing isolation structure of semiconductor device | |
| GB2326280A (en) | Ion implanted silicon nitride films | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JPS60130173A (en) | Manufacture of semiconductor device | |
| JP4180809B2 (en) | Manufacturing method of semiconductor device | |
| JP2586431B2 (en) | Method for manufacturing semiconductor device | |
| KR0135068B1 (en) | Method of forming active well on the semiconductor device | |
| KR100187676B1 (en) | Method of forming field oxide film in a semiconductor device | |
| JPS60240131A (en) | Manufacture of semiconductor device | |
| JP2602142B2 (en) | Method for manufacturing semiconductor device | |
| KR0172749B1 (en) | Method of forming gate electrode in semiconductor device | |
| JPH02304935A (en) | Manufacture of semiconductor integrated circuit | |
| JPS60236247A (en) | Manufacture of semiconductor device | |
| KR100232212B1 (en) | Method of manufacturing semiconductor device | |
| JPH0744183B2 (en) | Method for manufacturing semiconductor device | |
| JPH05211233A (en) | Manufacture of semiconductor device | |
| JPH06275576A (en) | Manufacture of semiconductor device | |
| JPH04309226A (en) | Manufacture of semiconductor device |