JPH06275576A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH06275576A JPH06275576A JP6165893A JP6165893A JPH06275576A JP H06275576 A JPH06275576 A JP H06275576A JP 6165893 A JP6165893 A JP 6165893A JP 6165893 A JP6165893 A JP 6165893A JP H06275576 A JPH06275576 A JP H06275576A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon layer
- etching
- oxide film
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に多結晶シリコン層のパターンニング方法に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for patterning a polycrystalline silicon layer.
【0002】[0002]
【従来の技術】従来、多結晶シリコン層のパターンニン
グ方法は、半導体基板上に多結晶シリコン層を形成後、
多結晶シリコン層上にフォントレジストを所定の形状に
パターンニングした後、フォトレジストをマスクに、多
結晶シリコン層をエッチング(ウェットエッチングもし
くはドライエッチング)し、多結晶シリコン層を所定の
形状にパターンニングしていた。2. Description of the Related Art Conventionally, a method of patterning a polycrystalline silicon layer has been described after forming a polycrystalline silicon layer on a semiconductor substrate.
After patterning the font resist on the polycrystalline silicon layer into a prescribed shape, the polycrystalline silicon layer is etched (wet etching or dry etching) using the photoresist as a mask to pattern the polycrystalline silicon layer into a prescribed shape. Was.
【0003】図4a〜cは、従来の多結晶シリコン層の
パターンニング方法を工程順に示した断面図である。4A to 4C are sectional views showing a conventional method of patterning a polycrystalline silicon layer in the order of steps.
【0004】先ず、図4aに示すように、シリコン基板
1上に酸化膜2を形成し、さらに多結晶シリコン3を形
成する。First, as shown in FIG. 4a, an oxide film 2 is formed on a silicon substrate 1, and then polycrystalline silicon 3 is formed.
【0005】次に、図4bに示すように、フォトレジス
ト4を形成し、所定の形状にパターンニングする。Next, as shown in FIG. 4b, a photoresist 4 is formed and patterned into a predetermined shape.
【0006】次に、図4cに示すように、所定の形状に
パターンニングしたフォトレジスト4をマスクに、多結
晶シリコン3をプラズマイオンエッチングにより異方性
エッチングし、その後フォトレジスト4を除去する。Next, as shown in FIG. 4c, the polycrystalline silicon 3 is anisotropically etched by plasma ion etching using the photoresist 4 patterned into a predetermined shape as a mask, and then the photoresist 4 is removed.
【0007】[0007]
【発明が解決しようとする課題】上述した、従来の多結
晶シリコンのパターンニング方法は、フォトレジストを
マスクにプラズマエッチによる異方性エッチングを実施
している。多結晶シリコンを異方性エッチングすると、
面内の多結晶シリコン層の厚さ、およびエッチングレー
トのバラツキをカバーするために、オーバー気味にエッ
チングする必要がある。そうすると、多結晶シリコンと
酸化膜のエッチレート比が大きくないため、下地の酸化
膜をエッチングした上、シリコン基板もエッチングされ
るという欠点があった。またウェットエッチング等の等
方性エッチングでは、多結晶シリコンと酸化膜のエッチ
ング比は大きくなるものの、パターンニング寸法精度が
悪くなる欠点があった。In the above-mentioned conventional polycrystalline silicon patterning method, anisotropic etching by plasma etching is performed using a photoresist as a mask. When anisotropically etching polycrystalline silicon,
In order to cover the variation in the etching rate and the thickness of the in-plane polycrystalline silicon layer, it is necessary to overetch. Then, the etching rate ratio between the polycrystalline silicon and the oxide film is not so large that the underlying oxide film is etched and the silicon substrate is also etched. Further, in isotropic etching such as wet etching, the etching ratio between polycrystalline silicon and an oxide film is increased, but there is a drawback that the patterning dimension accuracy is deteriorated.
【0008】[0008]
【課題を解決するための手段】本発明の多結晶シリコン
のパターンニング方法は、半導体基板上に多結晶シリコ
ン層を形成する工程と、多結晶シリコン層上に、酸素イ
オン注入時のマスク材を形成する工程と、マスク材を所
定の形状にパターンニングする工程と、所定の形状にさ
れたマスクとして、多結晶シリコン層に酸素イオンを注
入する工程と、酸素イオンが注入された多結晶シリコン
層を酸化膜化するための熱処理工程と、酸化膜化した多
結晶シリコン層をエッチングにより除去する工程とで構
成されている。A method of patterning polycrystalline silicon according to the present invention comprises a step of forming a polycrystalline silicon layer on a semiconductor substrate and a mask material for oxygen ion implantation on the polycrystalline silicon layer. Forming step, patterning the mask material into a predetermined shape, injecting oxygen ions into the polycrystalline silicon layer as a mask having a predetermined shape, and implanting oxygen ion into the polycrystalline silicon layer Is formed into an oxide film, and the polycrystalline silicon layer formed into an oxide film is removed by etching.
【0009】[0009]
【作用】上記の構成によると、多結晶シリコン層を酸素
イオン注入と熱処理により、酸化膜にし、この酸化膜を
エッチング(ドライエッチングまたはウェットエッチン
グ)することにより、多結晶シリコン層のパターンニン
グをする。酸化膜をエッチングする方法は、シリコンお
よび多結晶シリコンとのエッチング比を大きくできるた
め、シリコン基板がエッチングされないようにできる。
また、ウェットエッチ等の等方性エッチングでも、多結
晶シリコン層がエッチングされないため、パターンニン
グ寸法精度も低下しない。According to the above structure, the polycrystalline silicon layer is converted into an oxide film by oxygen ion implantation and heat treatment, and the polycrystalline silicon layer is patterned by etching (dry etching or wet etching) the oxide film. . In the method of etching the oxide film, the etching ratio with respect to silicon and polycrystalline silicon can be increased, so that the silicon substrate can be prevented from being etched.
Further, the isotropic etching such as wet etching does not etch the polycrystalline silicon layer, so that the patterning dimension accuracy does not deteriorate.
【0010】[0010]
【実施例】以下に、この発明について図面を参照して説
明する。図1a〜dは、本発明の一実施例を説明するた
めに、工程順に示した断面図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. 1A to 1D are cross-sectional views showing the steps in order to explain one embodiment of the present invention.
【0011】まず、図1aに示すように、シリコン基板
1上に、酸化膜2を成長し、その上に多結晶シリコン3
を成長する。次に、図2bに示すように、多結晶シリコ
ン3上に、フォトレジスト4を形成し、所定の形状にパ
ターンニングし、その後酸素イオン5の注入により、フ
ォトレジスト4がない部分の多結晶シリコン3に酸素イ
オン5を注入する。First, as shown in FIG. 1a, an oxide film 2 is grown on a silicon substrate 1, and polycrystalline silicon 3 is formed thereon.
To grow. Next, as shown in FIG. 2B, a photoresist 4 is formed on the polycrystalline silicon 3 and patterned into a predetermined shape, and then oxygen ions 5 are implanted so that the polycrystalline silicon in the portion where the photoresist 4 is not present is formed. Oxygen ions 5 are implanted into 3.
【0012】次に図1cに示すように、フォトレジスト
4を除去し、例えば1000℃・N2 中で熱処理を実施
することにより、酸素イオン5を注入した多結晶シリコ
ン3を酸化膜6にする(以上の処理については例えば特
開昭59−155126号公報の方法でよい)。Next, as shown in FIG. 1c, the photoresist 4 is removed, and a heat treatment is carried out, for example, at 1000 ° C. · N 2 to make the polycrystalline silicon 3 implanted with oxygen ions 5 into an oxide film 6. (For the above processing, for example, the method disclosed in JP-A-59-155126 may be used).
【0013】次に図1dに示すように、酸化膜6をエッ
チング(ドライエッチングまたはウェットエッチング)
により除去し、多結晶シリコン3をパターンニングす
る。本実施例によれば酸化膜2が例えばMOSトランジ
スタのゲート酸化膜のように薄い場合でもシリコン基板
1がエッチングされることなく多結晶シリコン(例えば
ゲート)3を精度よくパターンニングできる。Next, as shown in FIG. 1d, the oxide film 6 is etched (dry etching or wet etching).
Then, the polycrystalline silicon 3 is patterned. According to this embodiment, even if the oxide film 2 is thin, such as a gate oxide film of a MOS transistor, the polycrystalline silicon (for example, gate) 3 can be accurately patterned without etching the silicon substrate 1.
【0014】[0014]
【実施例2】図2は、この発明の第2実施例を説明する
ために、工程順に示した断面図である。この実施例は、
前記第1の実施例のフォトレジスト4のパターンニング
後に、フォトレジスト4をマスクに、多結晶シリコン3
を、ある程度残すように異方性エッチングする。その
後、フォトレジスト4をマスクに酸素イオン5を、残し
た多結晶シリコン3に注入する点を除いては、第1の実
施例と同様であるため、同一部分には同一参照符号を付
してその説明を省略する。[Embodiment 2] FIGS. 2A to 2C are sectional views showing the steps in order to explain the second embodiment of the invention. This example
After patterning the photoresist 4 of the first embodiment, the polycrystalline silicon 3 is used as a mask with the photoresist 4 as a mask.
Is anisotropically etched to leave a certain amount. Then, except that oxygen ions 5 are implanted into the remaining polycrystalline silicon 3 with the photoresist 4 as a mask, the same parts as those in the first embodiment are denoted by the same reference numerals. The description is omitted.
【0015】この実施例では、酸化膜化する多結晶シリ
コンの厚さが薄いため、酸化膜のエッチングを等方性エ
ッチングする場合のエッチング時間を短くできるので、
オーバーエッチング量が少なくなり、多結晶シリコン3
の下にある酸化膜2のサイドエッチング量を少なくでき
る利点がある。In this embodiment, since the thickness of the polycrystalline silicon which becomes an oxide film is thin, the etching time when the oxide film is isotropically etched can be shortened.
The amount of overetching is reduced, and polycrystalline silicon 3
There is an advantage that the side etching amount of the underlying oxide film 2 can be reduced.
【0016】[0016]
【実施例3】図3は、この発明の第3実施例を説明する
ために、工程順に示した断面図である。この実施例は、
前記第1の実施例の多結晶シリコン3上に高融点金属7
を形成し、その上にフォトレジスト4を形成し、所定の
形状にパターンニングする。その後、フォトレジスト4
をマスクに高融点金属7をエッチングし、フォトレジス
ト4を除去する。[Embodiment 3] FIGS. 3A to 3C are sectional views showing steps in order to explain the third embodiment of the present invention. This example
The refractory metal 7 is formed on the polycrystalline silicon 3 of the first embodiment.
Is formed, a photoresist 4 is formed thereon, and patterned into a predetermined shape. Then photoresist 4
The refractory metal 7 is etched by using as a mask to remove the photoresist 4.
【0017】次に高融点金属7をマスクに酸素イオン5
を多結晶シリコン3に注入する点を除いて、第1の実施
例と同様であるため、同一部分には同一参照符号を付し
てその説明を省略する。Next, oxygen ions 5 are used with the refractory metal 7 as a mask.
Since it is the same as that of the first embodiment except that is implanted into the polycrystalline silicon 3, the same parts are designated by the same reference numerals and the description thereof will be omitted.
【0018】この実施例は、ポリサイド構造に適用した
場合であり、第1の実施例と同様に、シリコン基板1が
エッチングされないという利点がある。This embodiment is applied to a polycide structure and has an advantage that the silicon substrate 1 is not etched as in the first embodiment.
【0019】[0019]
【発明の効果】以上説明したように、本発明は多結晶シ
リコン層のパターンニングの際、多結晶シリコン層を酸
素イオン注入と熱処理により、酸化膜化することによ
り、エッチング時のシリコンおよび多結晶シリコンとの
エッチング比を大きくできるため、シリコン基板がエッ
チングされないようにできる効果があり、またウェット
エッチ等の等方性エッチングでも、多結晶シリコン層が
エッチングされないため、パターンニング寸法精度の向
上にも効果がある。As described above, according to the present invention, when patterning a polycrystalline silicon layer, the polycrystalline silicon layer is converted into an oxide film by oxygen ion implantation and heat treatment. Since the etching ratio with silicon can be increased, it has the effect of preventing the silicon substrate from being etched, and isotropic etching such as wet etching also does not etch the polycrystalline silicon layer, which improves patterning dimension accuracy. effective.
【図1】 本発明の実施例を工程順に示した断面図。FIG. 1 is a sectional view showing an embodiment of the present invention in the order of steps.
【図2】 本発明の第2実施例を工程順に示した断面
図。FIG. 2 is a sectional view showing a second embodiment of the present invention in the order of steps.
【図3】 本発明の第3の実施例を工程順に示した断面
図。FIG. 3 is a sectional view showing a third embodiment of the present invention in the order of steps.
【図4】 従来の方法を工程順に示した断面図。FIG. 4 is a sectional view showing a conventional method in order of steps.
1 シリコン基板 2 酸化膜 3 多結晶シリコン 4 フォトレジスト 5 酸素イオン 6 酸化膜 7 高融点金属 1 Silicon Substrate 2 Oxide Film 3 Polycrystalline Silicon 4 Photoresist 5 Oxygen Ion 6 Oxide Film 7 Refractory Metal
Claims (5)
する工程と、多結晶シリコン層上にイオン注入時のマス
ク材を形成し、所定の形状にパターンニングする工程
と、そのマスク材をマスクとして、前記多結晶シリコン
層に酸素イオンを注入する工程と、酸素イオンが注入さ
れた多結晶シリコン層を酸化膜化するための熱処理工程
と、酸化膜化した多結晶シリコン層を、エッチングし除
去する工程とを有することを特徴とする半導体装置の製
造方法。1. A step of forming a polycrystalline silicon layer on a semiconductor substrate, a step of forming a mask material at the time of ion implantation on the polycrystalline silicon layer and patterning it into a predetermined shape, and the mask material As a mask, a step of implanting oxygen ions into the polycrystalline silicon layer, a heat treatment step for converting the polycrystalline silicon layer into which the oxygen ions are injected into an oxide film, and etching the oxidized polysilicon layer. And a step of removing the semiconductor device.
コン層を形成する工程と、多結晶シリコン層上に所定の
形状にマスク材を形成する工程と、そのマスク材をマス
クとして前記多結晶シリコン層に酸素イオンを注入する
工程と、酸素イオンが注入された多結晶シリコン層を酸
化膜化するための熱処理工程と、その酸化膜化された部
分をエッチング除去する工程とを特徴とする半導体装置
の製造方法。2. A step of forming a polycrystalline silicon layer on a semiconductor substrate via an oxide film, a step of forming a mask material in a predetermined shape on the polycrystalline silicon layer, and using the mask material as a mask. The invention is characterized by a step of implanting oxygen ions into the crystalline silicon layer, a heat treatment step for forming an oxide film in the polycrystalline silicon layer into which the oxygen ions have been implanted, and a step of etching away the oxide film-formed portion. Manufacturing method of semiconductor device.
スクとして前記多結晶シリコン層を一部エッチングし、
その後前記マスク材をマスクに酸素イオンを注入するこ
とを特徴とする請求項2の半導体装置の製造方法。3. After the mask material is formed, the polycrystalline silicon layer is partially etched using the mask material as a mask,
The method of manufacturing a semiconductor device according to claim 2, wherein oxygen ions are implanted using the mask material as a mask.
コン層を形成する工程と、その上に高融点金属層を形成
する工程と、高融点金属層を所定のパターンにエッチン
グする工程と、高融点金属層をマスクに前記多結晶シリ
コン層に酸素イオンを注入する工程と、熱処理を行い多
結晶シリコン層の酸素イオンを注入した部分を酸化膜化
する工程と、その酸化膜化した部分をエッチング除去し
て、多結晶シリコンをパターンニングする工程とを有す
ることを特徴とする半導体装置の製造方法。4. A step of forming a polycrystalline silicon layer on a semiconductor substrate via an oxide film, a step of forming a refractory metal layer thereon, and a step of etching the refractory metal layer into a predetermined pattern. , A step of implanting oxygen ions into the polycrystalline silicon layer using the refractory metal layer as a mask, a step of performing a heat treatment to form an oxygen ion-implanted portion of the polycrystalline silicon layer, and the oxide film-formed portion Is removed by etching to pattern the polycrystalline silicon.
分をエッチング除去するエッチングが、等方性エッチン
グである請求項1、請求項2、請求項3または請求項4
の半導体装置の製造方法。5. The etching for removing the portion of the polycrystalline silicon layer formed into an oxide film by etching is isotropic etching, claim 2, claim 3 or claim 4.
Of manufacturing a semiconductor device of.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6165893A JPH06275576A (en) | 1993-03-22 | 1993-03-22 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6165893A JPH06275576A (en) | 1993-03-22 | 1993-03-22 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06275576A true JPH06275576A (en) | 1994-09-30 |
Family
ID=13177548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6165893A Pending JPH06275576A (en) | 1993-03-22 | 1993-03-22 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06275576A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008305870A (en) * | 2007-06-05 | 2008-12-18 | Spansion Llc | Semiconductor device and manufacturing method thereof |
CN103531465A (en) * | 2013-09-13 | 2014-01-22 | 上海集成电路研发中心有限公司 | Preparation method of fast recovery diode |
-
1993
- 1993-03-22 JP JP6165893A patent/JPH06275576A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008305870A (en) * | 2007-06-05 | 2008-12-18 | Spansion Llc | Semiconductor device and manufacturing method thereof |
CN103531465A (en) * | 2013-09-13 | 2014-01-22 | 上海集成电路研发中心有限公司 | Preparation method of fast recovery diode |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6559017B1 (en) | Method of using amorphous carbon as spacer material in a disposable spacer process | |
US5776821A (en) | Method for forming a reduced width gate electrode | |
US5431770A (en) | Transistor gate formation | |
US4956314A (en) | Differential etching of silicon nitride | |
US5369052A (en) | Method of forming dual field oxide isolation | |
JPH07326751A (en) | Transistor preparation of semiconductor element | |
US6159804A (en) | Disposable sidewall oxidation fabrication method for making a transistor having an ultra short channel length | |
KR100289808B1 (en) | Manufacturing method for mos transistor | |
JPH06275576A (en) | Manufacture of semiconductor device | |
KR100356807B1 (en) | Method for forming gate of semicoductor device | |
JP2859332B2 (en) | Method for manufacturing semiconductor device | |
US20010051386A1 (en) | Method of manufacturing a semiconductor device | |
KR0170436B1 (en) | Method of manufacturing mosfet | |
KR0151066B1 (en) | Method of fabricating semiconductor device using titanium nitride at gate electrode | |
US6630405B1 (en) | Method of gate patterning for sub-0.1 μm technology | |
JPH09148449A (en) | Manufacture of semiconductor device | |
KR100307541B1 (en) | Manufacturing method for mos transistor | |
JP3178444B2 (en) | Method for manufacturing semiconductor device | |
JPH04246862A (en) | Semiconductor integrated circuit and manufacture thereof | |
JP2000188396A (en) | Manufacture of semiconductor device | |
JPS60245250A (en) | Manufacture of semiconductor device | |
JPH0444250A (en) | Manufacture of semiconductor device | |
JPH09129876A (en) | Manufacture of semiconductor device | |
JP2003332567A (en) | Method for manufacturing semiconductor device | |
JPH098042A (en) | Manufacture of semiconductor device |