JPS60128636A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60128636A
JPS60128636A JP23735783A JP23735783A JPS60128636A JP S60128636 A JPS60128636 A JP S60128636A JP 23735783 A JP23735783 A JP 23735783A JP 23735783 A JP23735783 A JP 23735783A JP S60128636 A JPS60128636 A JP S60128636A
Authority
JP
Japan
Prior art keywords
film
oxide film
field oxide
oxidizing
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23735783A
Other languages
English (en)
Inventor
Takayoshi Higuchi
樋口　孝義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP23735783A priority Critical patent/JPS60128636A/ja
Priority to US06/680,909 priority patent/US4570325A/en
Priority to DE8484115477T priority patent/DE3485880T2/de
Priority to EP84115477A priority patent/EP0146895B1/en
Publication of JPS60128636A publication Critical patent/JPS60128636A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体装置の製造方法に関する。
〔発明の技術的背景〕
従来、半導体＆　１１７は例えば次のようにして製造さ
れている。先ず、第１図（５）に示す如く、表面の結晶
方位１００のＰ″′型のシリコン基板Ｉ上に、厚さ約９
ｏｏｉの熱酸化ｌｉｔλ２を形成する。
次いで、熱酸化膜２上に厚さ約５００λの多結晶シリコ
ン膜３、厚さ約２ｓｏｏｉのシリコン窒化膜４を順次積
層形成する。
次いで、同図（Ｉ３）に示す如く、シリコン窒化膜４上
にレジスト膜５を形成し、このレジスト膜５にシリコン
基板Ｉのフィールド領域予定部に対応して写真蝕刻法に
より窓６を開口する。次いで、レジスト膜５をマスクに
して反応性イオンエツチングにより、怒６によって露出
したシリコン窒化膜４の領域を除去する。このエツチン
グ処理によって形成されたシリコン窒化膜４の窓７とレ
ジスト膜５の窓６を介して、多結晶シリコン膜３及び熱
酸化膜２を貫通してシリコン基板Ｉ内に、反転防止用の
不純物８をイオン注入する。この−不純物としては例え
ばｗ　Ｂ＋　ヲ使用し、加速エネルギー１００　ＫｅＶ
、ドーズ隈約１　Ｘ　１０１３ｃｍ−３の照射条件に設
定する。
次に、レジスト膜５を除去した後゛、残存したシリコン
窒化膜４を耐酸化性マスクにして酸化性の雰囲気で熱酸
化を施腰同図（Ｃ１に示す如く、厚さ約５ｏｏｏ＆のフ
ィールド酸化Ｉ摸９を形成する。この熱処理によって反
転防止用の不純物８は、拡散してフィールド酸化膜９の
直下にフィ・−ルド反転層１０を形成する。
然る後、残存したシリコン窒化膜４、多結晶シリコン嘆
３を除去し、フィールド酸化膜９で仕切られた素子領域
内に不純物拡散等の処理を施して、所定の仕様を満した
半導体装置を得る。
〔背景技術の問題点〕
このような半導体装置の製造方法では、通常フィールド
酸化膜９の横方向への不要な広がりが約帆７μｍある。
しかも、レジスト膜５の解像限界が約１．２μｍである
。つまり、フィールド酸化膜９の形成において少なくと
も１．９μｍ以下の微細なフィールド酸化膜を形成でき
ないという問題があった。
〔発明の目的〕
本発明は、極めて微細なフィールド酸化膜を容易に得る
ことができる半導体装置の製造方法を提供することを目
的とするものである。
〔発明の概要〕
本発明は、第２酸化性膜を第２絶縁膜に変換することに
よる横方向への広がりを利用して、フィールド酸化膜の
横方向への広がりを相殺する工程を設けたことにより、
極めて微細なフィールド酸化膜を容易に形成できる半導
体装置の製造方法である。
〔発明の実施例〕
以下、本発明の実施例について図面を参照して説明する
。
先ず、第２１ｉＱ　ｆ／ｕ　ｊこ示す如く、例えば表面
の結晶方位２００のＰ−型シリコン基板２Ｏ上に、厚さ
約９００＆の熱酸化膜からなる第１絶縁膜２Ｉを形成す
る。次いで、第１絶縁膜２Ｚ上に厚さ約５００尺の多結
晶シリコン膜から！よる第１酸化性膜２２、厚さ約２５
００．４のシリコン窒化１摸からなる耐酸化性膜２３を
順次積層形成する。更に、耐酸化性膜２３上に厚さ約３
５００尺の多結晶シリコン膜からなる第２酸化性模２４
を形成する。ここで、第１酸化性膜２２及び耐酸化性膜
２３の形成は、例えば低己Ｃ，Ｖ、　Ｄ、　（Ｃｈｅｍ
ｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ　）法で
行っても良い。
次に、同図（Ｂｌに示す如く、第２酸化性１摸２４上に
フィールド領域予定部に対応した領域に窓を有するレジ
スト膜（図示せず）を載置し、このレジスト膜をマスク
にして反応性イオンエツチングにより、第２酸化性膜２
４に窓２５を開口する。
次に、同図（Ｃ１に示す如く、レジスト膜を除去した後
、燃焼酸化雰囲気中で熱酸化を行い、第２酸化性膜２４
を厚さ約７０００人の第２絶縁膜２６に変換する。第２
酸化性膜２４から第２絶縁膜２６に変換する際の体積の
膨張度合は、後述する耐酸化性膜２３に形成する窓２７
が、後の工程で形成するフィールド酸化膜２９の横方開
広がりを相殺し得る程度Ｑこ十分に縮小するように設定
する。
次いで、第２絶縁膜２６をマスクにして直下の耐酸化性
膜２３に反応性イオンエツチングｆこより窓２７を開口
する。次いで、この窓２７及び第２絶縁膜２６の息２５
を介して、８Ａ１酸化性膜２２、第１絶縁膜２Ｉを貫通
してシリコン基板２０内に反転防止用の不純物２８を注
入する。
この不純物２８としては、例えば１Ｂ　を使用し、その
注入条件は加速エネルギー１００　ＫｅＶ。
ドーズ量約１　Ｘ　ｌ　Ｏ’３ｔＭ”に設定する。
次に、同図の）に示す如く、第２絶縁膜２６を除去する
。
次に、同図（１し）に示す如く、残存した耐酸化性膜２
３をマスクにしてシリコン基板２０内に、燃焼酸化雰囲
気中で熱酸化を行い、厚さ約５ｏｏｏＬのフィールド酸
化膜２９を形成する。
この時の熱処理によってシリコン基板２Ｏ中の不純物２
８は、フィールド酸化膜２９の直下にフィールド反転防
止層３Ｏを形成する。次いで、耐酸化性膜２３及び第１
酸化性膜２２を除去し、フィールド酸化膜２９で仕切ら
れた素子領域に、不純物拡散処理等を施して所定の仕様
を幽した半導体装１弐を得る。
このようにこの半導体装置の製造方法によれば、第２酸
化性膜２４を第２絶縁膜２６に変換“する際に体積の膨
張が起きる。この体積膨張率を、逆算して＠２絶縁膜２
６になった時点での窓２５の径の縮まった分により、フ
ィールド酸化膜２９の横方向への広がりを相殺できるよ
うに設定することができる。七の結果、フィールド酸化
膜２９を、窓２５に基づいて形成された耐酸化性膜２３
の窓２７を利用して形成することにより、微細なものに
することができる。
〔発明の効果〕
以上説明した如く、本発明に係る半導体装置の製造方法
によれば、極めて微細なフィールド酸化膜を容易に得る
ことができるものである。
【図面の簡単な説明】
第１図（〜乃至同［Δ（Ｃ１は、従来の半導体装置の製
造方法を工程順に示す説明図、第２図（Ａｔ乃至同図（
Ｅ＋は、本発明の実施例を工程順に示す説明図である。 ２０・・・シリコン基板、２Ｉ・・・第１絶碌膜、２２
・・・第１酸化性膜、２３．・・耐酸化性膜、２４・・
・第２酸化性膜、２５・・・窓、２６・・・第２絶縁膜
、２７・・・窓、２Ｂ−１・不純物、２９・・・フィー
ルド酸化膜、３０・・・フィールド反転防止層。 出願人代理人　弁理士　鈴　江　武　彦第１０ ム 桓　２　１″Ｉ

Claims (2)

    【特許請求の範囲】
  1. （１）半導体基板上に第１絶縁膜、蘂１酸化性膜、耐酸
    化性膜、第２酸化性膜を順次積層形成する工程と、前記
    第２酸化性膜の所定領域に前記耐酸化性膜を露出させる
    窓を形成する工程と、前記第２酸化性膜を酸化して第２
    絶縁膜に変換する工程々、該第２絶縁膜をマスクにして
    前記耐酸化性膜に窓を形成する工程と、前記鳴２絶縁膜
    を除去した後前記耐酸化性膜をマスクにして前記半導体
    基板にフィールド酸化膜を形成する工程とを具備するこ
    とを特徴とする半導体装置の製造方法。
  2. （２）第１．第２酸化性膜が多結晶シリコン膜であり、
    耐酸化性膜が窒化シリコン膜である特許請求の範囲第１
    項記載の半導体装置の製造方法。 （３１ｇ１．第２酸化性膜、耐酸化性膜の形成は、低温
    Ｃ，Ｖ、　Ｄ、法で行われるものである特許請求の範囲
    第１項また−は第２項記載の半導体装はの製造方法。
JP23735783A 1983-12-16 1983-12-16 半導体装置の製造方法 Pending JPS60128636A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP23735783A JPS60128636A (ja) 1983-12-16 1983-12-16 半導体装置の製造方法
US06/680,909 US4570325A (en) 1983-12-16 1984-12-12 Manufacturing a field oxide region for a semiconductor device
DE8484115477T DE3485880T2 (de) 1983-12-16 1984-12-14 Verfahren zur herstellung von halbleiteranordnungen.
EP84115477A EP0146895B1 (en) 1983-12-16 1984-12-14 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23735783A JPS60128636A (ja) 1983-12-16 1983-12-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS60128636A true JPS60128636A (ja) 1985-07-09

Family

ID=17014192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23735783A Pending JPS60128636A (ja) 1983-12-16 1983-12-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60128636A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113016054A (zh) * 2018-11-13 2021-06-22 东京毅力科创株式会社 用于有机膜的平坦化的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56100443A (en) * 1980-01-16 1981-08-12 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56100443A (en) * 1980-01-16 1981-08-12 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113016054A (zh) * 2018-11-13 2021-06-22 东京毅力科创株式会社 用于有机膜的平坦化的方法
CN113016054B (zh) * 2018-11-13 2024-02-20 东京毅力科创株式会社 用于有机膜的平坦化的方法

Similar Documents

Publication Publication Date Title
JPH0324727A (ja) 半導体装置の製造方法
JPH0628282B2 (ja) 半導体装置の製造方法
JPS60128636A (ja) 半導体装置の製造方法
JPS5922342A (ja) 半導体装置の製造方法
JPS6040702B2 (ja) 半導体集積回路装置の製造方法
JP2788889B2 (ja) 半導体装置における分離形成方法
JPS5817655A (ja) 半導体装置の製造方法
JPS6123363A (ja) 半導体装置およびその製造方法
JPS5984436A (ja) 半導体装置の製造方法
JPS62115841A (ja) 半導体装置の製造方法
JPS60240131A (ja) 半導体装置の製造方法
JPS62117340A (ja) 半導体装置の製造方法
JPH06326076A (ja) 薄膜形成法
JPS6211504B2 (ja)
JPH029128A (ja) 半導体装置の製造方法
JPH0334425A (ja) 半導体装置の製造方法
JPH0387060A (ja) 半導体装置の製造方法
JPH02142117A (ja) 半導体集積回路の製造方法
JPS62131538A (ja) 半導体装置の製造方法
JPH0251251B2 (ja)
JPS61134037A (ja) 半導体装置の製造方法
JPS5867046A (ja) 半導体装置の製造方法
JPS6024009A (ja) 半導体の不純物領域形成方法
JPS62156839A (ja) 半導体装置の製造方法
JPS60176263A (ja) 半導体装置の製造方法