JPS60128502A - 信号入力装置 - Google Patents
信号入力装置Info
- Publication number
- JPS60128502A JPS60128502A JP23671283A JP23671283A JPS60128502A JP S60128502 A JPS60128502 A JP S60128502A JP 23671283 A JP23671283 A JP 23671283A JP 23671283 A JP23671283 A JP 23671283A JP S60128502 A JPS60128502 A JP S60128502A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- flip
- input
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は機器の電子制御装置に関し、特にその信号入力
装置に関するものである。
装置に関するものである。
従来例の構成とその問題点
従来、機器の電子制御装置の信号の入力方式においては
、人力装置すなわち接点を有するスイッチ等のオン・オ
フ時のチャクリングによる誤入力の除去及び、入力信号
線へのノイズ重畳による誤入力の除去のために、入力信
号を一定周期毎にサンプリングし、その値がすへて同じ
になった時に、その値を入力信号の真値とする方法が用
いられていた。
、人力装置すなわち接点を有するスイッチ等のオン・オ
フ時のチャクリングによる誤入力の除去及び、入力信号
線へのノイズ重畳による誤入力の除去のために、入力信
号を一定周期毎にサンプリングし、その値がすへて同じ
になった時に、その値を入力信号の真値とする方法が用
いられていた。
しかしながら、ノイズは一般的に、機器周辺の電動機の
回転、原動機等の点火スパーク等により、一定周期毎に
発生することが多い。従って従来の入力方式においては
、入力信号を一定周明毎に、サンプリングしているため
、ノイズがそのサンプリング周期に同期した場合は、誤
入力を１ぬがれず、その誤入力信号により、機器が誤動
作をおこすという欠点があった。
回転、原動機等の点火スパーク等により、一定周期毎に
発生することが多い。従って従来の入力方式においては
、入力信号を一定周明毎に、サンプリングしているため
、ノイズがそのサンプリング周期に同期した場合は、誤
入力を１ぬがれず、その誤入力信号により、機器が誤動
作をおこすという欠点があった。
発明の目的
本発明は上述した従来の欠点を鑑みてなされ、ノイズに
よる誤入力を除去し、機器の誤動作を防止することを目
的とする。
よる誤入力を除去し、機器の誤動作を防止することを目
的とする。
発明の構成
本発明ではこの目的を達成するため、一定周期でないパ
ルス信号を発生する非同期パルス発生回路を設け、この
パルス信号により、非同期に入力信号のサンプリングを
行うことにより、ノイズによる誤入力を除去し、機器の
誤動作を防止するものである。
ルス信号を発生する非同期パルス発生回路を設け、この
パルス信号により、非同期に入力信号のサンプリングを
行うことにより、ノイズによる誤入力を除去し、機器の
誤動作を防止するものである。
実施例の説明
以下図面により本発明の一実施例を説明する。
図において、１は非同期パルス発生回路で、時間間隔（
通常数ｍ５ｅｃから数十ｍ５ｅｃ程度）を変えて、一定
周期でない非同期パルスを発生するものである。２はシ
フトレジスタ回路で、３個のＤフリップフロップ３，４
．５により構成されている。そして、Ｄフリップフロッ
プ３のＬ）１入力にＯＮ・ＯＦＦをくり逗子スイッチ等
の入力装置６と接続しており、入力信号を受けている。
通常数ｍ５ｅｃから数十ｍ５ｅｃ程度）を変えて、一定
周期でない非同期パルスを発生するものである。２はシ
フトレジスタ回路で、３個のＤフリップフロップ３，４
．５により構成されている。そして、Ｄフリップフロッ
プ３のＬ）１入力にＯＮ・ＯＦＦをくり逗子スイッチ等
の入力装置６と接続しており、入力信号を受けている。
Ｄ１出力は次段のＤフリップフロップ４のＤ２入力に接
続されている。
続されている。
またＤフリップフロップ４の０２出力は次段のＤフリッ
プフロップ６のＤ３入力に接続されている。
プフロップ６のＤ３入力に接続されている。
まだ３個のＤフリップフロップのクロック入力はともに
、前記非同期パルス発生回路１に接続されている。ここ
でシフトレジスタ回路２は、前記非同期パルス発生回路
１の・々ルス信号を受ける毎に、前記入力装置６から入
力信号をとりこみ、３個のＤフリップフロップ３，４．
５に順次記憶してゆく。そして記憶した入力信号の値を
３個のＤフリップフロップ３，４．５のそれぞれＱｌ−
、Ｑ２゜Ｑ３出力に出力する。７は信号判別回路で、Ａ
ＮＤ回路８ 、ＮＯＲ回路９．ＲＳフリップフロップ１
○により構成されている。そして、ＡＮＤ回路８の入力
は、前記シフトレジスタ回路２の３個のＤフリップフロ
ップ３，４．５のそれぞれＱ １． Ｑ ２＋０３出力
に接続されており、Ｑｌ、Ｑ２．Ｑ３出力の出力信号が
すべて”１”の時のみ°°１“を出力し、それ以外の時
は”０″を出力する。またＮＯＲ回路９の入力は、前記
シフトレジスタ回路２の３個のＤフリップフロップ３，
４．５のそれぞれＱｌ、Ｑ２．Ｑ３出力に接続されてお
り、Ｑｌ。
、前記非同期パルス発生回路１に接続されている。ここ
でシフトレジスタ回路２は、前記非同期パルス発生回路
１の・々ルス信号を受ける毎に、前記入力装置６から入
力信号をとりこみ、３個のＤフリップフロップ３，４．
５に順次記憶してゆく。そして記憶した入力信号の値を
３個のＤフリップフロップ３，４．５のそれぞれＱｌ−
、Ｑ２゜Ｑ３出力に出力する。７は信号判別回路で、Ａ
ＮＤ回路８ 、ＮＯＲ回路９．ＲＳフリップフロップ１
○により構成されている。そして、ＡＮＤ回路８の入力
は、前記シフトレジスタ回路２の３個のＤフリップフロ
ップ３，４．５のそれぞれＱ １． Ｑ ２＋０３出力
に接続されており、Ｑｌ、Ｑ２．Ｑ３出力の出力信号が
すべて”１”の時のみ°°１“を出力し、それ以外の時
は”０″を出力する。またＮＯＲ回路９の入力は、前記
シフトレジスタ回路２の３個のＤフリップフロップ３，
４．５のそれぞれＱｌ、Ｑ２．Ｑ３出力に接続されてお
り、Ｑｌ。
Ｑ２．Ｑ３出力の出力信号がすべて０”の時のみ１″を
出力し、それ以外の時は０°°を出力する。捷たＲＳフ
リップフロップ１ｏのＳ入力は、前記ＡＮＤ回路８の出
力に接続されており、Ｒ入力は、前記ＮＯＲ回路９の出
力に接続されている〇ことで信号判別回路７は、前記シ
フトレジスタ回路２の３個のＤフリップフロップ３，４
．５のそれぞれＱｌ、Ｑ２．Ｑ３出力の出力信号がすべ
て”１”の時、ＡＮＤ回路８は”１”を出力し、ＮＯＲ
回路９は”０″を出力するから、ＲＳフリップフロップ
１０はセントされＱ出力に１１１１１を出力する。また
、前記シフトレジスタ回路２の３個のＤフリップフロッ
プ３，４．６のそれぞれＱｌ、Ｑ２．Ｑ３出力の出力信
号がすべて０”の時、ＮＯＲ回路９は”１″を出力し、
ＡＮＤ回路は”０”を出力するから、ＲＳフリップフロ
ップ１○はリセットされＱ出力に”０″を出力する。そ
して、Ｑｌ、Ｑ２ 、Ｑ３出力の出力信号がそれ以外の
組合せの時、ＡＮＤ回路８゜ＮＯＲ回路９はともに”０
”を出力するから、ＲＳフリップフロップ１ｏのＱ出力
は、それ以前の状態を保持するように動作する。
出力し、それ以外の時は０°°を出力する。捷たＲＳフ
リップフロップ１ｏのＳ入力は、前記ＡＮＤ回路８の出
力に接続されており、Ｒ入力は、前記ＮＯＲ回路９の出
力に接続されている〇ことで信号判別回路７は、前記シ
フトレジスタ回路２の３個のＤフリップフロップ３，４
．５のそれぞれＱｌ、Ｑ２．Ｑ３出力の出力信号がすべ
て”１”の時、ＡＮＤ回路８は”１”を出力し、ＮＯＲ
回路９は”０″を出力するから、ＲＳフリップフロップ
１０はセントされＱ出力に１１１１１を出力する。また
、前記シフトレジスタ回路２の３個のＤフリップフロッ
プ３，４．６のそれぞれＱｌ、Ｑ２．Ｑ３出力の出力信
号がすべて０”の時、ＮＯＲ回路９は”１″を出力し、
ＡＮＤ回路は”０”を出力するから、ＲＳフリップフロ
ップ１○はリセットされＱ出力に”０″を出力する。そ
して、Ｑｌ、Ｑ２ 、Ｑ３出力の出力信号がそれ以外の
組合せの時、ＡＮＤ回路８゜ＮＯＲ回路９はともに”０
”を出力するから、ＲＳフリップフロップ１ｏのＱ出力
は、それ以前の状態を保持するように動作する。
１１はリセット回路で、前記シフトレジスタ回路２０３
個のＤフリップフロップ３，４．６のリセット端子に接
続されており、電源投入時に単一パルスを発生し、３個
のＤフリップフロップ３，４゜５をリセットする。
個のＤフリップフロップ３，４．６のリセット端子に接
続されており、電源投入時に単一パルスを発生し、３個
のＤフリップフロップ３，４゜５をリセットする。
次に上記のように構成した回路の動作を説明する。電源
投入時、リセット回路１１が単一パルスを発生し、シフ
トレジス回路２の３個のＤフリップフロップ３，４．５
をリセットし、それぞれＱｌ、Ｑ２．Ｑ３出力の出力信
号はすべて°゛０”となる。従って、信号判別回路７の
ＲＳフリップフロ、プ１０のＱ出力は”０”である。そ
して、非同期パルス発生回路１が一定周期でないパルス
信号を発生し、このパルス信号を受ける毎に、シフトレ
ジスタ回路２は、入力装置６から入力信号をとりこみ、
３個のＤフリップフロップ３，４゜５のそれぞれＱｌ、
Ｑ２．Ｑ３出力に出力する。
投入時、リセット回路１１が単一パルスを発生し、シフ
トレジス回路２の３個のＤフリップフロップ３，４．５
をリセットし、それぞれＱｌ、Ｑ２．Ｑ３出力の出力信
号はすべて°゛０”となる。従って、信号判別回路７の
ＲＳフリップフロ、プ１０のＱ出力は”０”である。そ
して、非同期パルス発生回路１が一定周期でないパルス
信号を発生し、このパルス信号を受ける毎に、シフトレ
ジスタ回路２は、入力装置６から入力信号をとりこみ、
３個のＤフリップフロップ３，４゜５のそれぞれＱｌ、
Ｑ２．Ｑ３出力に出力する。
ここで入力装置６の入力信号の真値が”０”であった場
合、一定周期毎に発生した、値” １ ”のノイズが入
力信号線に重畳し入力信号として入って来ても、７ント
レジスタ回路２は一定周期でないパルス信号を受ける毎
に、入力信号をとりこむから、３個のＤフリップフロッ
プ３，４．５のそれぞれＱｌ、Ｑ２．Ｑ３出力の出力信
号がすべてパ１°′となることはない。従って、信号判
別回路７のＲＳフリップフロップ１○のＱ出力は”ｏ″
のま１である。
合、一定周期毎に発生した、値” １ ”のノイズが入
力信号線に重畳し入力信号として入って来ても、７ント
レジスタ回路２は一定周期でないパルス信号を受ける毎
に、入力信号をとりこむから、３個のＤフリップフロッ
プ３，４．５のそれぞれＱｌ、Ｑ２．Ｑ３出力の出力信
号がすべてパ１°′となることはない。従って、信号判
別回路７のＲＳフリップフロップ１○のＱ出力は”ｏ″
のま１である。
次に入力装置６の入力信号の真値が１”に変化した場合
、初期にチャタリングが発生したとしても、前述の値”
１″のノイズが入力信号線に重畳した場合と同様に、シ
フトレジスタ回路２の３個のＤフリップフロップ３，４
．５のそれぞれＱｌ、Ｑ２．Ｑ３出ヵの出力信号がすべ
て“１″となることはないから、信号判別回路７のＲＳ
クリップ７０ツブ１０のＱ出力は” ｏ ”のままであ
る。やがて、入力信号の真値が”１”に安定すると、シ
フトレジスタ回路２０３個のＤフリップフロップ３，４
．５のそれぞれＱｌ、Ｑ２．Ｑ３出力の出力信号はすべ
て゛１パとなるから、信号判別回路７のＲＳフリップフ
ロップ１○のＱ出力は”１″となる。ここで、一定周期
毎に発生した値″０”のノイズが入力信号線に重畳し入
力信号として入って来ても、シフトレジスタ回路２は一
定周期でないパルス信号を受ける毎に、入力信号をとり
こむから、３個のＤフリップフロップ３，４゜５のそれ
ぞれＱｌ、Ｑ２．Ｑ３出力の出力信号がすべて０”とな
ることはない。従って、信号判別回路７のＲＳフリップ
フロップ１○のＱ出力は”１”のま捷である。次に入力
装置６の入力信号の真値が＋ｌ ＯＩＩに変化した場合
、初期にチャタリングが発生したとしても、前述の値゛
０′”のノイズが入力信号線に重畳した場合と同様に、
シフトレジスタ回路２の３個のフリップフロップ３，４
゜５のそれぞれＱｌ 、Ｑ２．Ｑ３出力の出力信号がす
べて“０″となることはないから、信号判別回路７のＲ
Ｓフリップフロップ１ｏのＱ出力は”１”のままである
。やがて、入力信号の真値が°′０″に安定すると、シ
フトレジスタ回路２の３個のＤフリップフロップ３，４
．５のそれぞれＱｌ、Ｑ２゜Ｑ３出力の出力信号はすべ
て”ｏ″となるから、信号判別回路７のＲＳフリップフ
ロップ１ｏのＱ出力は°゛０”となる。また、電源投入
時の入力装置６の入力信号の真値が”１”であった場合
は、シフトレジスタ回路２のＤ７リツプ７０ツブ３゜４
．５のそれぞれＱｌ、Ｑ２．Ｑ３出力の出力信号はやが
て、すべて１”となり、信号判別回路子のＲＳフリップ
フロップ１０のＱ出力は１″となり、以下同様の動作で
、ノイズを受けつけない。
、初期にチャタリングが発生したとしても、前述の値”
１″のノイズが入力信号線に重畳した場合と同様に、シ
フトレジスタ回路２の３個のＤフリップフロップ３，４
．５のそれぞれＱｌ、Ｑ２．Ｑ３出ヵの出力信号がすべ
て“１″となることはないから、信号判別回路７のＲＳ
クリップ７０ツブ１０のＱ出力は” ｏ ”のままであ
る。やがて、入力信号の真値が”１”に安定すると、シ
フトレジスタ回路２０３個のＤフリップフロップ３，４
．５のそれぞれＱｌ、Ｑ２．Ｑ３出力の出力信号はすべ
て゛１パとなるから、信号判別回路７のＲＳフリップフ
ロップ１○のＱ出力は”１″となる。ここで、一定周期
毎に発生した値″０”のノイズが入力信号線に重畳し入
力信号として入って来ても、シフトレジスタ回路２は一
定周期でないパルス信号を受ける毎に、入力信号をとり
こむから、３個のＤフリップフロップ３，４゜５のそれ
ぞれＱｌ、Ｑ２．Ｑ３出力の出力信号がすべて０”とな
ることはない。従って、信号判別回路７のＲＳフリップ
フロップ１○のＱ出力は”１”のま捷である。次に入力
装置６の入力信号の真値が＋ｌ ＯＩＩに変化した場合
、初期にチャタリングが発生したとしても、前述の値゛
０′”のノイズが入力信号線に重畳した場合と同様に、
シフトレジスタ回路２の３個のフリップフロップ３，４
゜５のそれぞれＱｌ 、Ｑ２．Ｑ３出力の出力信号がす
べて“０″となることはないから、信号判別回路７のＲ
Ｓフリップフロップ１ｏのＱ出力は”１”のままである
。やがて、入力信号の真値が°′０″に安定すると、シ
フトレジスタ回路２の３個のＤフリップフロップ３，４
．５のそれぞれＱｌ、Ｑ２゜Ｑ３出力の出力信号はすべ
て”ｏ″となるから、信号判別回路７のＲＳフリップフ
ロップ１ｏのＱ出力は°゛０”となる。また、電源投入
時の入力装置６の入力信号の真値が”１”であった場合
は、シフトレジスタ回路２のＤ７リツプ７０ツブ３゜４
．５のそれぞれＱｌ、Ｑ２．Ｑ３出力の出力信号はやが
て、すべて１”となり、信号判別回路子のＲＳフリップ
フロップ１０のＱ出力は１″となり、以下同様の動作で
、ノイズを受けつけない。
前記実施例に示す入力回路によれば、一定周期でないパ
ルス信号によシ、非同期に入力信号のサンプリングを行
うことにより、ノイズによる誤入力を除去し、誤入力に
よる機器の誤動作を防止するものである。
ルス信号によシ、非同期に入力信号のサンプリングを行
うことにより、ノイズによる誤入力を除去し、誤入力に
よる機器の誤動作を防止するものである。
まだ前記実施例においては、シフトレジスタ回路２を３
個のＤフリップフロン１回路３，４．５を用いて構成し
たが、Ｄフリップフロップの数を多くして、入力信号の
サンプル数を多くしてもよいものである。また前記実施
例においては、個別の回路を用いて構成したが、マイク
ロコンピュータ回路のレジスタ、メモリを用い、プログ
ラムにより構成してもよいものである。
個のＤフリップフロン１回路３，４．５を用いて構成し
たが、Ｄフリップフロップの数を多くして、入力信号の
サンプル数を多くしてもよいものである。また前記実施
例においては、個別の回路を用いて構成したが、マイク
ロコンピュータ回路のレジスタ、メモリを用い、プログ
ラムにより構成してもよいものである。
発明の効果
以上述べたように、本発明は、一定同期でないパルス信
号を発生する非同期パルス発生回路と、前記非同期パル
ス発生回路のパルス信号を受ける毎に入力信号をとりこ
み、順次記憶してゆくシフトレジスタ回路と、入力信号
の真値を判別する信号判別回路と、前記シフトレジスタ
回路を電源投入時にリセットするリセット回路とよりな
り、非同期に入力信号のサンプリングを行うことを特徴
とする入力方式であるから、ノイズによる誤入力を除去
し、誤入力による機器の誤動作を防止するものである。
号を発生する非同期パルス発生回路と、前記非同期パル
ス発生回路のパルス信号を受ける毎に入力信号をとりこ
み、順次記憶してゆくシフトレジスタ回路と、入力信号
の真値を判別する信号判別回路と、前記シフトレジスタ
回路を電源投入時にリセットするリセット回路とよりな
り、非同期に入力信号のサンプリングを行うことを特徴
とする入力方式であるから、ノイズによる誤入力を除去
し、誤入力による機器の誤動作を防止するものである。
図面は本発明の一実施例を示す信号入力回路の回路構成
図である。 １・・・・・・非同期パルス発生回路、２・・・・・・
シフトレジスタ回路、６・・・・・・入力装置、７・・
・・・・信号判別回路、１１・・・・・・リセット回路
。
図である。 １・・・・・・非同期パルス発生回路、２・・・・・・
シフトレジスタ回路、６・・・・・・入力装置、７・・
・・・・信号判別回路、１１・・・・・・リセット回路
。
Claims (1)
- 入力装置からの入力信号とりこみのための一定周期でな
いパルス信号を発生する非同期パルス発生回路と、前記
非同期パルス発生回路のパルス信号を受ける毎に入力信
号をとりこみ、順次記憶してゆく、複数個のフリップフ
ロップよりなるシフトレジスタ回路と、前記シフトレジ
スタ回路の複数個のフリップフロップの出力信号を受け
て、すべてのフリップ７０ツブの出力信号の値が等しく
なった時に、入力信号の真値とする信号判別回路と、前
記シフトレジスタ回路の複数個のフリップフロップを、
電源投入時にリセットするリセット回路とからなる信号
入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23671283A JPS60128502A (ja) | 1983-12-15 | 1983-12-15 | 信号入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23671283A JPS60128502A (ja) | 1983-12-15 | 1983-12-15 | 信号入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60128502A true JPS60128502A (ja) | 1985-07-09 |
Family
ID=17004645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23671283A Pending JPS60128502A (ja) | 1983-12-15 | 1983-12-15 | 信号入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60128502A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62197895A (ja) * | 1986-02-25 | 1987-09-01 | 松下電工株式会社 | 住宅情報盤システムの誤動作防止回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5199964A (ja) * | 1975-02-28 | 1976-09-03 | Matsushita Electric Ind Co Ltd | |
| JPS55110327A (en) * | 1979-02-15 | 1980-08-25 | Mitsubishi Electric Corp | Digital input device |
-
1983
- 1983-12-15 JP JP23671283A patent/JPS60128502A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5199964A (ja) * | 1975-02-28 | 1976-09-03 | Matsushita Electric Ind Co Ltd | |
| JPS55110327A (en) * | 1979-02-15 | 1980-08-25 | Mitsubishi Electric Corp | Digital input device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62197895A (ja) * | 1986-02-25 | 1987-09-01 | 松下電工株式会社 | 住宅情報盤システムの誤動作防止回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0007729A1 (en) | Low pass digital averaging filter and method of recovering a low frequency component of a composite analog waveform | |
| JPS60128502A (ja) | 信号入力装置 | |
| US5487163A (en) | Fast synchronization of asynchronous signals with a synchronous system | |
| US4972443A (en) | Method and arrangement for generating a correction signal for a digital clock recovery means | |
| JPS63167544A (ja) | 直列データバス用のデータバスシステム | |
| SU1264206A1 (ru) | Устройство коммутации дл систем многоканального контрол и управлени | |
| SU1420653A1 (ru) | Устройство дл синхронизации импульсов | |
| US4517473A (en) | Solid-state automatic injection control device | |
| SU983978A1 (ru) | Частотно-фазовый компаратор | |
| SU1108453A1 (ru) | Устройство дл функционально-динамического контрол логических схем | |
| SU1181128A1 (ru) | Устройство дл получени разностной частоты импульсов | |
| SU1290504A1 (ru) | Устройство дл синхронизации сигналов | |
| SU1385283A1 (ru) | Селектор последовательности импульсов | |
| JP3074973B2 (ja) | サンプルホールド遅延回路 | |
| JPH01180004A (ja) | プログラマブルコントローラの時分割入力方法 | |
| SU613326A1 (ru) | Устройство дл обработки цифровых данных | |
| SU1166093A1 (ru) | Устройство дл ввода информации | |
| SU1287184A1 (ru) | Устройство коммутации дл систем многоканального контрол и управлени | |
| JPS6085640A (ja) | フレ−ム同期回路 | |
| SU739721A1 (ru) | Устройство дл синхронизации импульсов | |
| SU1448397A1 (ru) | Устройство синхронизации | |
| SU565408A1 (ru) | Приемник сигналов относительной фазовой манипул ции | |
| SU1144187A1 (ru) | Устройство дл выделени одиночного импульса | |
| SU571894A1 (ru) | Устройство дл выделени импульсов | |
| SU1218503A1 (ru) | Устройство дл мажоритарного выбора асинхронных сигналов |