JPS60117943A - 通信コントローラ・システム - Google Patents
通信コントローラ・システムInfo
- Publication number
- JPS60117943A JPS60117943A JP59240383A JP24038384A JPS60117943A JP S60117943 A JPS60117943 A JP S60117943A JP 59240383 A JP59240383 A JP 59240383A JP 24038384 A JP24038384 A JP 24038384A JP S60117943 A JPS60117943 A JP S60117943A
- Authority
- JP
- Japan
- Prior art keywords
- communication
- processor
- line
- controller
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
- G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
- G06F11/2005—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication controllers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Communication Control (AREA)
- Hardware Redundancy (AREA)
- Vehicle Body Suspensions (AREA)
- Selective Calling Equipment (AREA)
- Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
- Magnetically Actuated Valves (AREA)
- Steering Control In Accordance With Driving Conditions (AREA)
- Maintenance And Inspection Apparatuses For Elevators (AREA)
- Nitrogen And Oxygen Or Sulfur-Condensed Heterocyclic Ring Systems (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Small-Scale Networks (AREA)
- Multi Processors (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Soil Working Implements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は耐故障性（フォールト・トレラント）通信コン
トローラシステムに関し、更に詳しくは、７つの構成部
分が故障してもオペレーションの続行を確保するよう予
備の構成と予備の通信路を使用したシステム忙関する。
トローラシステムに関し、更に詳しくは、７つの構成部
分が故障してもオペレーションの続行を確保するよう予
備の構成と予備の通信路を使用したシステム忙関する。
従来の技術
］ンピュータ・システム間の通信はよく知られている。
データが、使用者のために遠隔のポートへ、広域ネット
ワークの他のノードへ、あるいはスイッチ・ネットワー
クの伝送ステーションへ伝送されるときには、通信ライ
ンが常に送１ぎ及び受信装置の間に存在せねばならない
。この通１１２インは通信コントローラによって制御さ
れるのが普通である。
ワークの他のノードへ、あるいはスイッチ・ネットワー
クの伝送ステーションへ伝送されるときには、通信ライ
ンが常に送１ぎ及び受信装置の間に存在せねばならない
。この通１１２インは通信コントローラによって制御さ
れるのが普通である。
通信ライン上のデータの送信のため、プロセラ？ ｉｔ
ｉ Ｍ （ｉコントローラヲ、該コントローラへコマン
ドを送ルそしてステータスレポートを受取ルことによシ
、制御せねばならない。プロセッサは複数の遠隔ポート
へデータを通信するよシ通信；ントローラを使用してい
る。プロセッサはデータバス上で通信コントローラと通
信している。プロセッサ、コントローラ、ラインまたは
バスでのエラーは通信を不能にしてしまう。代表的なコ
ンピュータ・システムでは多重通信ラインが通信コント
ローラを介してプロセッサに接続されている。従って、
単一のエラーでもプロセッサと遠隔ポートとの間の全て
の通信を停めてしまう。
ｉ Ｍ （ｉコントローラヲ、該コントローラへコマン
ドを送ルそしてステータスレポートを受取ルことによシ
、制御せねばならない。プロセッサは複数の遠隔ポート
へデータを通信するよシ通信；ントローラを使用してい
る。プロセッサはデータバス上で通信コントローラと通
信している。プロセッサ、コントローラ、ラインまたは
バスでのエラーは通信を不能にしてしまう。代表的なコ
ンピュータ・システムでは多重通信ラインが通信コント
ローラを介してプロセッサに接続されている。従って、
単一のエラーでもプロセッサと遠隔ポートとの間の全て
の通信を停めてしまう。
これを避けるため、従来技術によって用いられた７つの
方法はプロセッサと通信コントローラとの間に予備のパ
スを設けることである。／りのバスが故障した場合、別
のパスが活かされ通信を維持している。更に、これを改
善したものとして予備のプロセッサを設ける方法があシ
、それによシプロセッサが故障した場合に、別のプロセ
ッサがそれを引継ぐ。
方法はプロセッサと通信コントローラとの間に予備のパ
スを設けることである。／りのバスが故障した場合、別
のパスが活かされ通信を維持している。更に、これを改
善したものとして予備のプロセッサを設ける方法があシ
、それによシプロセッサが故障した場合に、別のプロセ
ッサがそれを引継ぐ。
通信ラインは、通信コントローラが故障したとき全ての
通信ラインの使用ができなくなることを避けるため、複
数、のコントローラに接続されるのが好ましい。これは
、コポートディスク駆動装置のようなコポート式遠隔ポ
ートを必要とする。
通信ラインの使用ができなくなることを避けるため、複
数、のコントローラに接続されるのが好ましい。これは
、コポートディスク駆動装置のようなコポート式遠隔ポ
ートを必要とする。
発明が解決しようとする問題点
しかしながら、通信ライン毎に２つの通信コントローラ
を必要とすることで多くの費用を必要とする。これは磁
気ディスク駆動装置では受入れられる。というのは、大
容量のディスク駆動装置碓は大変高価なものであシ、２
つの通信コントローラを設ける費用をかけることに価値
があるからでやる。しかし、一般には、通信ラインとか
通信コントローラとかはそれ程高価なものではない。
を必要とすることで多くの費用を必要とする。これは磁
気ディスク駆動装置では受入れられる。というのは、大
容量のディスク駆動装置碓は大変高価なものであシ、２
つの通信コントローラを設ける費用をかけることに価値
があるからでやる。しかし、一般には、通信ラインとか
通信コントローラとかはそれ程高価なものではない。
上記の手法は、多重ポート・コントローラが揮種の形式
の遠隔ポートを制御するように開発されて使用されるこ
とを必要とする０ これらのコントローラには、コンピュータ・システムか
ら多数の入／出力ポートへデータを通信する仕事が割当
てられる。異なる入力／出力ポートは、異なる電子ライ
ン・レベル隻データ・ライン・レベル、及びブロックレ
ベルの通信、プロトコルを有する０ 代表的な実例では、通信コントローラが特定のラインレ
ベル、データ・ライン・レベル及ヒブロックレベルのプ
ロトコルを有するように設計される。電子的ライン・レ
ベルのプロトコルは、電圧及び電流レベルがプロトコル
によって特定される、異なる電子的な仕様を有する。
の遠隔ポートを制御するように開発されて使用されるこ
とを必要とする０ これらのコントローラには、コンピュータ・システムか
ら多数の入／出力ポートへデータを通信する仕事が割当
てられる。異なる入力／出力ポートは、異なる電子ライ
ン・レベル隻データ・ライン・レベル、及びブロックレ
ベルの通信、プロトコルを有する０ 代表的な実例では、通信コントローラが特定のラインレ
ベル、データ・ライン・レベル及ヒブロックレベルのプ
ロトコルを有するように設計される。電子的ライン・レ
ベルのプロトコルは、電圧及び電流レベルがプロトコル
によって特定される、異なる電子的な仕様を有する。
データ・ライン・レベルのプロトコルは、小さいデータ
・ブロック中にデータを論理フォーマット化することで
ある。／ブロックのデータは多数のデータ・キャラクタ
を有し、このデータ・キャラクタは多数のデータ・ビッ
トを含む。データ・ライン・レベル・プロトコルは、例
えばスタート・ビットの数、ストップビットの数、奇偶
パリティ−ビット・セル・タイム、位相エンコード、Ｎ
ＲＺ（Ｎ□ｎ Ｒｅｔｕｍ ｔｏ Ｚｅｒｏ）のコード
化等のフォーマットを定め、このフォーマットの中で個
々のビットまたは個々のキャラクタが転送される。
・ブロック中にデータを論理フォーマット化することで
ある。／ブロックのデータは多数のデータ・キャラクタ
を有し、このデータ・キャラクタは多数のデータ・ビッ
トを含む。データ・ライン・レベル・プロトコルは、例
えばスタート・ビットの数、ストップビットの数、奇偶
パリティ−ビット・セル・タイム、位相エンコード、Ｎ
ＲＺ（Ｎ□ｎ Ｒｅｔｕｍ ｔｏ Ｚｅｒｏ）のコード
化等のフォーマットを定め、このフォーマットの中で個
々のビットまたは個々のキャラクタが転送される。
ブロック・レベル・プロトコルは、 例りば、スタート
・キャラクタ、ストップ・キャラクタ、エラー訂正／削
除コード、エンド・キャラクタ等のフォーマットを定め
、このフォーマットの中でキャラクタを構成するビット
群がブロックで転送さレル。ブロック・レベル・プロト
コルはコントロー２間のデータ・ｆロックの転送に関係
するものである。ブロック・レベル・プロトコルは、プ
ロトコル・コード（例えば５ｅｎｄ−ｄａｔａ、及びａ
ｃｋｎｏ−ｗｌｅｄｇｅ）の使用によって、その転送の
間ブロックの一体性を保持する。
・キャラクタ、ストップ・キャラクタ、エラー訂正／削
除コード、エンド・キャラクタ等のフォーマットを定め
、このフォーマットの中でキャラクタを構成するビット
群がブロックで転送さレル。ブロック・レベル・プロト
コルはコントロー２間のデータ・ｆロックの転送に関係
するものである。ブロック・レベル・プロトコルは、プ
ロトコル・コード（例えば５ｅｎｄ−ｄａｔａ、及びａ
ｃｋｎｏ−ｗｌｅｄｇｅ）の使用によって、その転送の
間ブロックの一体性を保持する。
：ｌ ：／ ヒュータ・システムには、このシステムに
接続される通信ポートの形成によシ枳々の形式の通信コ
ントローラを使用することが必要とされる。
接続される通信ポートの形成によシ枳々の形式の通信コ
ントローラを使用することが必要とされる。
各形式の通信コントローラのために多様性を与える伝統
的な方法は、そのコンピュータ・システムに特定の通信
ポートを付設することであった。伺設したポートは異な
る電子的ライン・レベル・プロトコルと異なるデータ・
ライン・レベル・プロトコルと異なるブロック・レベル
・プロトコルとを有することになる。従ってコンピュー
タ・メーカには種々の通信コントローラの設計と開発を
引き受けることが要求される。
的な方法は、そのコンピュータ・システムに特定の通信
ポートを付設することであった。伺設したポートは異な
る電子的ライン・レベル・プロトコルと異なるデータ・
ライン・レベル・プロトコルと異なるブロック・レベル
・プロトコルとを有することになる。従ってコンピュー
タ・メーカには種々の通信コントローラの設計と開発を
引き受けることが要求される。
普通、各コントロー２は特定の設計で成るマイクロプロ
セッサを用いている。更に、各電子ライン・レベル−プ
ロトコルは特定の電子インタフニーフェースを必要とす
る。従って、製造コストが必要なモジュールの数に直接
関係することになる。
セッサを用いている。更に、各電子ライン・レベル−プ
ロトコルは特定の電子インタフニーフェースを必要とす
る。従って、製造コストが必要なモジュールの数に直接
関係することになる。
電源が通信コントローラへ電力を供給するのに必要とさ
れる。連結動作のためには全ての構成部分が電源に依存
するので、結局コンピュータ・システムは唯一個の電源
に依存することになる０従って、その電源が故障すると
コンピュータも故障してしまう。
れる。連結動作のためには全ての構成部分が電源に依存
するので、結局コンピュータ・システムは唯一個の電源
に依存することになる０従って、その電源が故障すると
コンピュータも故障してしまう。
本発明の目的は、予備のパス、予備のプロセッサ、予備
の通信コントロー２、予備の電源を使用することによシ
コンぎユータ・システムの信頼性を上げることにある０ 本発明の他の目的は、通信を維持するようリソースの配
分によシコンピユータ・システムの信頼性を上げること
にある０ 本発明の他の目的は、各種の通信プロトコルを支持して
いる１つの共通プロ七ツサモジュールを通信コントロー
ラ中に設けることにある０問題点を解決するための手段 本発明は、通信コントローラとマルチプレクサとライン
・コントローラとを備えた通信コントローラを設けるこ
とにより、従来のコンピュータ・システムを越えたもの
となっている。通信コントローラはマルチプレクサを介
して複数の通信ライン・コントローラと直接通信を行う
０各ライン・コントロー２は、遠隔ポートと通信コント
ローラとにマルチプレクサを介して通信を行うように所
定のプロトコル・フォーマット内で情報を転送する０ ２つのプロセッサと対応するパスが２つの通信コントロ
ーラに接続されていずれかのプロセッサがいずれかの通
信コントローラをアクセスさせる０各通信コントロー２
がそれぞれマルチプレクサに接続され、各マルチプレク
サが複信のライン・コントローラに接続されて通信を行
う０各ライン・コントローラは、各々がマルチプレクサ
の７つに接続されているａつの？−トを有する０プロセ
ツサは両方共同じもので成り、通信コントローラもその
両方が同じもので成り、両マルチプレクサも同じもので
成シ、全てのライン・コントローラも同じもので成る０
従って製造コストを低くすることができる。
の通信コントロー２、予備の電源を使用することによシ
コンぎユータ・システムの信頼性を上げることにある０ 本発明の他の目的は、通信を維持するようリソースの配
分によシコンピユータ・システムの信頼性を上げること
にある０ 本発明の他の目的は、各種の通信プロトコルを支持して
いる１つの共通プロ七ツサモジュールを通信コントロー
ラ中に設けることにある０問題点を解決するための手段 本発明は、通信コントローラとマルチプレクサとライン
・コントローラとを備えた通信コントローラを設けるこ
とにより、従来のコンピュータ・システムを越えたもの
となっている。通信コントローラはマルチプレクサを介
して複数の通信ライン・コントローラと直接通信を行う
０各ライン・コントロー２は、遠隔ポートと通信コント
ローラとにマルチプレクサを介して通信を行うように所
定のプロトコル・フォーマット内で情報を転送する０ ２つのプロセッサと対応するパスが２つの通信コントロ
ーラに接続されていずれかのプロセッサがいずれかの通
信コントローラをアクセスさせる０各通信コントロー２
がそれぞれマルチプレクサに接続され、各マルチプレク
サが複信のライン・コントローラに接続されて通信を行
う０各ライン・コントローラは、各々がマルチプレクサ
の７つに接続されているａつの？−トを有する０プロセ
ツサは両方共同じもので成り、通信コントローラもその
両方が同じもので成り、両マルチプレクサも同じもので
成シ、全てのライン・コントローラも同じもので成る０
従って製造コストを低くすることができる。
電源と、マルチプレクサ中で実行されるモニタとが、ラ
イン・コントローラとマルチプレクサとへの電力の供給
の信頼性を上げるよう用いられる。
イン・コントローラとマルチプレクサとへの電力の供給
の信頼性を上げるよう用いられる。
電力のレベルが、各電源の故障を検知するよう周期的に
監視される。
監視される。
プロセッサとコントローラとマルチプレクサとラインコ
ントローラとの中には予備の通信路を使用する構成が採
られる。この予備の構成は、７つの構成部分が故障して
も、そのライン・レベルへ連続動作を与える。
ントローラとの中には予備の通信路を使用する構成が採
られる。この予備の構成は、７つの構成部分が故障して
も、そのライン・レベルへ連続動作を与える。
各構成部分には他の部分との連結のテストを行うループ
・パック法が用いられている。すなわち、各構成部分は
、連結された装置から自身で電気的に分離し、連結され
た構成部分からの、自身で送ったデータを受取るよう自
身の一一トにループさせて戻す（すなわちループバック
させる）。ループ・パックを可能にする診断テストの間
、自己テストの実行によりコンピュータは構成部分が動
作しているか否かを判定することができる。
・パック法が用いられている。すなわち、各構成部分は
、連結された装置から自身で電気的に分離し、連結され
た構成部分からの、自身で送ったデータを受取るよう自
身の一一トにループさせて戻す（すなわちループバック
させる）。ループ・パックを可能にする診断テストの間
、自己テストの実行によりコンピュータは構成部分が動
作しているか否かを判定することができる。
各構成部分は、その機能のテストのため、受取ったデー
タをストアし続いて元の送信側の構成部分にそのデータ
を再送するというエコー・バック法を用いている。
タをストアし続いて元の送信側の構成部分にそのデータ
を再送するというエコー・バック法を用いている。
同じライン・コントローラは、種々のインタフェース・
モジュ・−ルの７つと適正に作動し通信するマイクロプ
ロセッサ・モジュールの形態のプロセッサ・モジュール
を与えることによって成される。多数の電子ライン・レ
ベル・プロトコル、データ・ライン・レベル・プロトコ
ル、ブロック・レベル・プロトコルはライン・コントロ
ーラニヨって可能になる。マイクロプロセッサ・モジュ
ールは種々のデータ・ライン・レベル及びブロック・レ
ベル・プロトコル用ソフトウェア・プログラムをストア
し実行する。マイクロプロセッサ・モジュールは、特定
形式の遠隔通信＆−）のために独種のデータ・ライン・
レベル・プロトコルの７つを支持するよう特定のプログ
ラムをダウン・ロード（ｄｏｗｎ−１ｏａｄ）すること
ができる０ダウン・ロードとは、７つのプロセッサ・モ
ジュールから他のものへソフトウェア・プログラムを転
送することをいう。従って、システム・レベルでデータ
を処理するように普通に応答しうる１つのプロセッサは
、サブシステム・レベルすなわチテータ・ライン・レベ
ルで処理するよう普通に応答しうるマイクロプロセッサ
・モジュールへプログラムを転送することができる。こ
のため、当業者において用語“ダウン・ロード”はプロ
グラムの転送を指すものとして用いられている０代表的
な転送がシステム・パスや通信リンクで生じ、その通信
は当業者で周知である。マイクロプロセッサＯモジュー
ルはコンピュータ書システムのプロセッサからダウン・
ロード可能なソフトウェア・プロトコル・プログラムを
受け取る０これによシライン・コントローラにストアさ
れたプロトコル・プログラムがグレードアップされある
いは修正され、その間でもライン・コントルーラは作動
状態、すなわち電力が供給されてコントローラと通信を
行うことができる。遠隔通信ポートが異なる電子ライン
・レベル・プロトコルを必要とするとき、インタフェー
スモジニールの置換がなされる。
モジュ・−ルの７つと適正に作動し通信するマイクロプ
ロセッサ・モジュールの形態のプロセッサ・モジュール
を与えることによって成される。多数の電子ライン・レ
ベル・プロトコル、データ・ライン・レベル・プロトコ
ル、ブロック・レベル・プロトコルはライン・コントロ
ーラニヨって可能になる。マイクロプロセッサ・モジュ
ールは種々のデータ・ライン・レベル及びブロック・レ
ベル・プロトコル用ソフトウェア・プログラムをストア
し実行する。マイクロプロセッサ・モジュールは、特定
形式の遠隔通信＆−）のために独種のデータ・ライン・
レベル・プロトコルの７つを支持するよう特定のプログ
ラムをダウン・ロード（ｄｏｗｎ−１ｏａｄ）すること
ができる０ダウン・ロードとは、７つのプロセッサ・モ
ジュールから他のものへソフトウェア・プログラムを転
送することをいう。従って、システム・レベルでデータ
を処理するように普通に応答しうる１つのプロセッサは
、サブシステム・レベルすなわチテータ・ライン・レベ
ルで処理するよう普通に応答しうるマイクロプロセッサ
・モジュールへプログラムを転送することができる。こ
のため、当業者において用語“ダウン・ロード”はプロ
グラムの転送を指すものとして用いられている０代表的
な転送がシステム・パスや通信リンクで生じ、その通信
は当業者で周知である。マイクロプロセッサＯモジュー
ルはコンピュータ書システムのプロセッサからダウン・
ロード可能なソフトウェア・プロトコル・プログラムを
受け取る０これによシライン・コントローラにストアさ
れたプロトコル・プログラムがグレードアップされある
いは修正され、その間でもライン・コントルーラは作動
状態、すなわち電力が供給されてコントローラと通信を
行うことができる。遠隔通信ポートが異なる電子ライン
・レベル・プロトコルを必要とするとき、インタフェー
スモジニールの置換がなされる。
ライン・コントローラ中のマイクロプロセッサ・モジニ
ールとインタフェース・モジ五−ルとは通信コントロー
ラ中のインタフェース・ライン上で相互に接続されてい
る。
ールとインタフェース・モジ五−ルとは通信コントロー
ラ中のインタフェース・ライン上で相互に接続されてい
る。
ライン・コントローラはオン・ライン保守ができるよう
になっている。コンピュータ・システムはインタフェー
ス・モジュールの変更を必要とするだけで異なる電子ラ
イン・レベル・プロトコルへグレードアップできる０使
用者はライン・コントローラのマイクロプロセッサ・モ
ジュールへ異なるソフトウェア・７″ログ２ムをダウン
・ロードでき、データ・ライン・７’ｏ）コルまたはブ
ロック・レベル・プロトコルを変更することができる。
になっている。コンピュータ・システムはインタフェー
ス・モジュールの変更を必要とするだけで異なる電子ラ
イン・レベル・プロトコルへグレードアップできる０使
用者はライン・コントローラのマイクロプロセッサ・モ
ジュールへ異なるソフトウェア・７″ログ２ムをダウン
・ロードでき、データ・ライン・７’ｏ）コルまたはブ
ロック・レベル・プロトコルを変更することができる。
上記の及び他の利点は好ましい実施例の説明においては
更に明らかｋなるであろう。
更に明らかｋなるであろう。
実施例
第１図を参照すると、コンピュータシステム（図示せず
）の２つのプロセッサ１０ａ及びｔａｂが通信コントロ
ーラシステム１１を制御するために用いられている。各
プロセッサ１０ａ及び１０ｂは、それぞれそれ自身のパ
ス１２ａ及び１２ｂを制御する。このパス１２ａ及び１
２ｂにはそれぞれ一つの通信コン）ｏ−ラ１４ａ及び１
４に＋が接続され、この接続によってプロセッサ１０ａ
または１０ｂのいずれかが通信コントローラ１４ａまた
は１４ｂのいずれかを制御する。
）の２つのプロセッサ１０ａ及びｔａｂが通信コントロ
ーラシステム１１を制御するために用いられている。各
プロセッサ１０ａ及び１０ｂは、それぞれそれ自身のパ
ス１２ａ及び１２ｂを制御する。このパス１２ａ及び１
２ｂにはそれぞれ一つの通信コン）ｏ−ラ１４ａ及び１
４に＋が接続され、この接続によってプロセッサ１０ａ
または１０ｂのいずれかが通信コントローラ１４ａまた
は１４ｂのいずれかを制御する。
通信コントローラ１４は、当業界における従来の方式で
プロセッサｌＯによ多制御される。通４にコントローラ
１４ａ及び１４ｂは、それぞれのリンク１８ａ及び１８
ｂを介して各マルチプレクサ１６ａ及び１６ｂと直接デ
ータ通信を行う。マルチルり？１６ａ及び１６ｂは２イ
ンコントローラ２０ ａ ＊ ２０ ｂ ＊ ２ ｃ
ｍ −−−−−−２Ｏｎと通信を行なう。詳述すると、
マルチプレクサ１５６はマルチプレクサライン２２ａ＋
２２ｂ、２２ｃ・・・・・・２２ｎを介してラインコン
トローラ２０ ａ Ｈｚｏｂ１２０ｃ・・・・・・２０
ｎとそれぞれ通信を行なう〇一方、マルチプレクサ１６
ｂはマルチプレクサ２４ａ。
プロセッサｌＯによ多制御される。通４にコントローラ
１４ａ及び１４ｂは、それぞれのリンク１８ａ及び１８
ｂを介して各マルチプレクサ１６ａ及び１６ｂと直接デ
ータ通信を行う。マルチルり？１６ａ及び１６ｂは２イ
ンコントローラ２０ ａ ＊ ２０ ｂ ＊ ２ ｃ
ｍ −−−−−−２Ｏｎと通信を行なう。詳述すると、
マルチプレクサ１５６はマルチプレクサライン２２ａ＋
２２ｂ、２２ｃ・・・・・・２２ｎを介してラインコン
トローラ２０ ａ Ｈｚｏｂ１２０ｃ・・・・・・２０
ｎとそれぞれ通信を行なう〇一方、マルチプレクサ１６
ｂはマルチプレクサ２４ａ。
２４ ｂ ＊ ２４ ｃ・・−”−２４ｎを介してライ
ンコントローラ２０ ａ 、 ２０ ｂ 、 ２０ ｃ
＝＝・２０ ｎとそれぞれ通信を行なう。
ンコントローラ２０ ａ 、 ２０ ｂ 、 ２０ ｃ
＝＝・２０ ｎとそれぞれ通信を行なう。
ラインコントローラ２０ａ ＋ ２０ｂ 、２０ｃｍ・
曲・２０ｎはそれぞれ通信ライン２８ ａ ＋ ２８
ｂ ｔ２８ｃ・・・・・・２８ｎを介して遠隔ポー）２
６ａ ＊２６ ｂ ＋ ２０ ｃ・・・・・・２６ｎに
接続されている。しかしながら、ラインコントローラ２
０は各々が複数の遠隔ポートのようなものと通信を行な
うように変形されてもよい。
曲・２０ｎはそれぞれ通信ライン２８ ａ ＋ ２８
ｂ ｔ２８ｃ・・・・・・２８ｎを介して遠隔ポー）２
６ａ ＊２６ ｂ ＋ ２０ ｃ・・・・・・２６ｎに
接続されている。しかしながら、ラインコントローラ２
０は各々が複数の遠隔ポートのようなものと通信を行な
うように変形されてもよい。
各コントローラ１４ａまたは１４ｂは、モニタライン３
２ａ及び３２ｂを介して７３以下のラインコントローニ
ア２０とλつの電源３０ａ及び３０ｂの一方の動作を指
示する０ラインコントローラ２０はそれぞれ２つのポー
トを有し、各ポートは、マルテルり？ １６ ａ及び１
６ｂに接続されている。これにより、プロセッサ１０ａ
または１０ｂは、マルチプレクサ１６ａ、１６ｂのいず
れか一方が故障しても、あるいはコントローラ１４ ａ
ｒ１４ｂのいずれか一方が故障しても、プロセッサ１
０ａ、１０ｂのいずれかが各々のラインコントローラ２
０を介して通信ができるようになっている０ 電力供給のために２つの電源３０ａ及び３０ｂが用いら
れている。電源３０ａ及び３０ｂは、いずれもマルチプ
レクサ１６の各々の内部でデュアルノやワーモニタ（図
示せず）によシモニタされる。
２ａ及び３２ｂを介して７３以下のラインコントローニ
ア２０とλつの電源３０ａ及び３０ｂの一方の動作を指
示する０ラインコントローラ２０はそれぞれ２つのポー
トを有し、各ポートは、マルテルり？ １６ ａ及び１
６ｂに接続されている。これにより、プロセッサ１０ａ
または１０ｂは、マルチプレクサ１６ａ、１６ｂのいず
れか一方が故障しても、あるいはコントローラ１４ ａ
ｒ１４ｂのいずれか一方が故障しても、プロセッサ１
０ａ、１０ｂのいずれかが各々のラインコントローラ２
０を介して通信ができるようになっている０ 電力供給のために２つの電源３０ａ及び３０ｂが用いら
れている。電源３０ａ及び３０ｂは、いずれもマルチプ
レクサ１６の各々の内部でデュアルノやワーモニタ（図
示せず）によシモニタされる。
このモニタ（図示せず）は電源３ｏの状態をプローｔｌ
？１０に周期的に報告する。マルチプレクサ１６ａ及び
１６ｂは、モニタライン３２ａ及び３２ｂを介して電源
３０ａ及び３０ｂからデータを受取る。各マルチプレク
サ１６ａ及び１６ｂは、従来のアナログ・デジタルコン
バータを介して双方の電源３０ａ及び３０ｂの市１圧レ
ベルをモニタできる。しかしながら、マルチプレクサ１
６ａは電源３０ａのみを不能にし、一方マルチプレクサ
１６ａは電源３０ｂのみを不能にする。マルチプレクサ
１６ａ及び１６ｂは、双方とも両電源３０ａ。
？１０に周期的に報告する。マルチプレクサ１６ａ及び
１６ｂは、モニタライン３２ａ及び３２ｂを介して電源
３０ａ及び３０ｂからデータを受取る。各マルチプレク
サ１６ａ及び１６ｂは、従来のアナログ・デジタルコン
バータを介して双方の電源３０ａ及び３０ｂの市１圧レ
ベルをモニタできる。しかしながら、マルチプレクサ１
６ａは電源３０ａのみを不能にし、一方マルチプレクサ
１６ａは電源３０ｂのみを不能にする。マルチプレクサ
１６ａ及び１６ｂは、双方とも両電源３０ａ。
３０ｂの状態をモニタして報告することができる。
通信システムにおけるデータ通信は、パス１２、リンク
１８．マルチプレクサライン２２及び２４並びに通信ラ
イン２８を介して行なわれる。本発明の通信システムの
利点は、冗しな通信形態によシ可能となる。通信システ
ムの効率は通信形式すなわちデータフォーマット並びに
伝送されるコマンド及びデータメツセージの種類に依存
するとしても、通信システムの耐故障性はそれほど依存
しない。
１８．マルチプレクサライン２２及び２４並びに通信ラ
イン２８を介して行なわれる。本発明の通信システムの
利点は、冗しな通信形態によシ可能となる。通信システ
ムの効率は通信形式すなわちデータフォーマット並びに
伝送されるコマンド及びデータメツセージの種類に依存
するとしても、通信システムの耐故障性はそれほど依存
しない。
通信システムの耐故障性は、冗長な形態、種々の従来形
式のフォーマット、プロトコル及びコマンドデータメツ
セージを用いることにより可能となる。所定のフォーマ
ット内のデータ及び所定のグロト；ル内で伝送されるコ
マンド・データは、当業界で杜、種々の形式のラインア
ーキテクチャとして周知である。
式のフォーマット、プロトコル及びコマンドデータメツ
セージを用いることにより可能となる。所定のフォーマ
ット内のデータ及び所定のグロト；ル内で伝送されるコ
マンド・データは、当業界で杜、種々の形式のラインア
ーキテクチャとして周知である。
さらに、プロセッサ１０．コントローラ１４、マルチプ
レクサ１６及び２インコントロー２２０は、それらがソ
フトウェアプログラム及びデータベースを記憶するメモ
リー素子を備えた内部処理回路を使用するインテリセン
トマシンを包含する。
レクサ１６及び２インコントロー２２０は、それらがソ
フトウェアプログラム及びデータベースを記憶するメモ
リー素子を備えた内部処理回路を使用するインテリセン
トマシンを包含する。
ソフトウェアプログラムは一般に２種類あり、すなわち
動作システムプログラム及びアプリケーションプログラ
ムである０この種のプログラム紘当業界で周知である。
動作システムプログラム及びアプリケーションプログラ
ムである０この種のプログラム紘当業界で周知である。
そして、これらのプログラムが通信システムの効率を補
助するとしても、耐故障性は、３際に使用される特定の
プログラムに依存するものと理解される。このように、
本発明は特にハードウェアアーキテクチャに圏し、一般
には通信フォーマットまたはプログラムに関する。
助するとしても、耐故障性は、３際に使用される特定の
プログラムに依存するものと理解される。このように、
本発明は特にハードウェアアーキテクチャに圏し、一般
には通信フォーマットまたはプログラムに関する。
第１図を再び参照すると、プロセッサ１０．コントロー
ｙｘ４．マルチルクサ１６及びラインコントローラ２０
はエコーパックの能力、すなわち受信し、記憶し、元の
送信機へ返信する能力を有する。このように、プロセッ
サ１０は、プログラム制御下でモジュールが故障したか
どうかを決定することができる。
ｙｘ４．マルチルクサ１６及びラインコントローラ２０
はエコーパックの能力、すなわち受信し、記憶し、元の
送信機へ返信する能力を有する。このように、プロセッ
サ１０は、プログラム制御下でモジュールが故障したか
どうかを決定することができる。
たとえば、！ロセツサ１０ａは、マルチプレクサ１６ａ
を介してポート２６ａと通信しているときに故障が起き
た場合、どうして遠隔ポート２６ａと通信できないかを
決定したいと願う。プロセッサ１０ａはマルチプレクサ
１６ｂを介してポート２６ａにメツセージを送信し、エ
コーパックを介して通信が成功したかどうかを決定する
。プロセッサ１０ａは、プロセッサ１０ａ−コントロー
ラ１４ａ−リンクＩＢａ＋マルチプレクサ１６ａ−マル
チプレクサ２イン２２ａ−ラインコントローラ２０ａの
通信路内に問題があるかどうかを推論すべきである。エ
コーパック診断テストの使用によって、プロセッサ１０
ａはその通信路内でエラーが生じているかどうかを決定
することができる。
を介してポート２６ａと通信しているときに故障が起き
た場合、どうして遠隔ポート２６ａと通信できないかを
決定したいと願う。プロセッサ１０ａはマルチプレクサ
１６ｂを介してポート２６ａにメツセージを送信し、エ
コーパックを介して通信が成功したかどうかを決定する
。プロセッサ１０ａは、プロセッサ１０ａ−コントロー
ラ１４ａ−リンクＩＢａ＋マルチプレクサ１６ａ−マル
チプレクサ２イン２２ａ−ラインコントローラ２０ａの
通信路内に問題があるかどうかを推論すべきである。エ
コーパック診断テストの使用によって、プロセッサ１０
ａはその通信路内でエラーが生じているかどうかを決定
することができる。
タトえハ、コントローラ１４ａがエコーノぐツクに成功
し、マルチプレクサ１６ａがエコーパックに失敗したと
すれば、プロセッサｌｏａは、リンク１８ａ上またはマ
ルチプレクサ１６ａ内部で故障が起きたことを推論する
ことができる。
し、マルチプレクサ１６ａがエコーパックに失敗したと
すれば、プロセッサｌｏａは、リンク１８ａ上またはマ
ルチプレクサ１６ａ内部で故障が起きたことを推論する
ことができる。
このように、プロセッサ１０は、通個システム内で故障
が起きている場所を決定することができ通信システム１
１を生かしたままで、以後プロセッサ１０が故障素子を
使用しないようにすることができる。すなわち、プロセ
ッサ１０は、７つの耐故障性となるように動的に再割合
てを行なうかまたは資源を不能にすることができる。従
って、たとえばマルチプレクサ１６１１が故障した場合
に通信ライン２８は他の通信コントロー２１４ｂ及びマ
ルチプレクサ１６ｂを介して両プロセッサ１０ａ、１０
ｂと依然としてアクセス可能である′ｆａセッサ１０ａ
または１０ｂのいずれかが故障した場合には、両プロセ
ッサ１０が通信コントローラ１４を制御できるので、通
信ライン２３は他のプロセッサ１０と依然としてアクセ
ス可能である。プロセッサ１０は必要性及び優先要求と
して通信コントローラ１４同志の間で２イレコントロー
ラを動的に再割当てしてもよい。
が起きている場所を決定することができ通信システム１
１を生かしたままで、以後プロセッサ１０が故障素子を
使用しないようにすることができる。すなわち、プロセ
ッサ１０は、７つの耐故障性となるように動的に再割合
てを行なうかまたは資源を不能にすることができる。従
って、たとえばマルチプレクサ１６１１が故障した場合
に通信ライン２８は他の通信コントロー２１４ｂ及びマ
ルチプレクサ１６ｂを介して両プロセッサ１０ａ、１０
ｂと依然としてアクセス可能である′ｆａセッサ１０ａ
または１０ｂのいずれかが故障した場合には、両プロセ
ッサ１０が通信コントローラ１４を制御できるので、通
信ライン２３は他のプロセッサ１０と依然としてアクセ
ス可能である。プロセッサ１０は必要性及び優先要求と
して通信コントローラ１４同志の間で２イレコントロー
ラを動的に再割当てしてもよい。
最後に、プロセッサ１ｏは相互にチェックを行なってプ
ロセッサ１ｏの／っが故障したかどうかを決定できる。
ロセッサ１ｏの／っが故障したかどうかを決定できる。
これは、相互プロセッサチェックを備える同じゾログラ
ムを各プロセッサに実行させる、すなわち各プロセッサ
１ｏが他のプロセッサの結果をチェックすることにより
達成される。
ムを各プロセッサに実行させる、すなわち各プロセッサ
１ｏが他のプロセッサの結果をチェックすることにより
達成される。
その後、この故障したプロセッサは不能にされる。
第７図及び第２図を参照すると、ラインコントローラ２
０はλつのモジュールを有スる。Ｈｉのコ モジュール
はプロセッサモジュール３４であり、第λ（７）モジュ
ールは電子インタフェースモジュール３６である。７つ
の７°１１２セツサモゾユール３４トトモに種々の成子
インタフェースモジュール３６を用いることができる。
０はλつのモジュールを有スる。Ｈｉのコ モジュール
はプロセッサモジュール３４であり、第λ（７）モジュ
ールは電子インタフェースモジュール３６である。７つ
の７°１１２セツサモゾユール３４トトモに種々の成子
インタフェースモジュール３６を用いることができる。
このプロセッサモジュール３４は共通のプロセッサモジ
ュールとして作用し、好ましくはマイクαプロセッサモ
ジュールで構成するのがよい。コンピュータシステム（
図示せず）のマルチプレクサ１６ａ及び１６ｂは、プロ
セッサ１Ｇ、及び１０ｂにより所望通りにデータグ四グ
ラムをプロセッサモジュール３４にダウンーードすると
き、コンピュータシステム（図示せず）のプロセッサ１
０ａ及び１０ｂからプロセッサモジュール３４にゾログ
ラムを伝送する。このデータフスゲラムは、プロセッサ
モジュール３４が電子モジュール３６を介して特定の通
信プロトコルを実行する情報を包含する。
ュールとして作用し、好ましくはマイクαプロセッサモ
ジュールで構成するのがよい。コンピュータシステム（
図示せず）のマルチプレクサ１６ａ及び１６ｂは、プロ
セッサ１Ｇ、及び１０ｂにより所望通りにデータグ四グ
ラムをプロセッサモジュール３４にダウンーードすると
き、コンピュータシステム（図示せず）のプロセッサ１
０ａ及び１０ｂからプロセッサモジュール３４にゾログ
ラムを伝送する。このデータフスゲラムは、プロセッサ
モジュール３４が電子モジュール３６を介して特定の通
信プロトコルを実行する情報を包含する。
第２図を参照すると、電子インタフェースモジュー／ｌ
／３６は種々のライントライバ３７と２インｖシ−ハ３
８ トラ有スるハードウェアモジュールである。このラ
イントライバ３７及びラインレシーバ３８は特定の電子
的仕様を有し、その仕様によれば、これらはＲ６２３２
のように所望の電子ラインレベルのプロトコルと一致し
た特定の電流及びＩＥＥＥレベルを有する。ラインコン
トローラ２０の電子ラインレベルのプロトコルを変更す
るためには、成子インタフェースモジニールが−ド３６
が変更される。この場合には、電子インタフェースモジ
ューＡ’３６を手操作で変更する必要がある。プロセッ
サモジュール３４にロードされたｆｃ２）コルノロダラ
ムにはフォーマットの要件が記載されており、この要件
に基づいてデータが転送されることになる。電子インタ
フェースモジュール３６は所望のノ党トコルの所定の電
子的仕様と一致して動作する。
／３６は種々のライントライバ３７と２インｖシ−ハ３
８ トラ有スるハードウェアモジュールである。このラ
イントライバ３７及びラインレシーバ３８は特定の電子
的仕様を有し、その仕様によれば、これらはＲ６２３２
のように所望の電子ラインレベルのプロトコルと一致し
た特定の電流及びＩＥＥＥレベルを有する。ラインコン
トローラ２０の電子ラインレベルのプロトコルを変更す
るためには、成子インタフェースモジニールが−ド３６
が変更される。この場合には、電子インタフェースモジ
ューＡ’３６を手操作で変更する必要がある。プロセッ
サモジュール３４にロードされたｆｃ２）コルノロダラ
ムにはフォーマットの要件が記載されており、この要件
に基づいてデータが転送されることになる。電子インタ
フェースモジュール３６は所望のノ党トコルの所定の電
子的仕様と一致して動作する。
マルチプレクサ１６．及び１６ｆｉはデータを直列通信
ポー）４０ａ及び４０ｂを介してプロセッサモジュール
３４に送信する。通信ポー）４０ａ及び４０ｂは直列デ
ータをマルチプレクサ１６ａ及び１６ｂへ送信するとと
もにマルチプレクサ１６ａ及び１６ｂから受信する。４
信ポー）４０ｎ及び４０ｂは通信リンク２２及び２４に
それぞれ接続されている。この通信リンク２２及び２４
は、それぞれ複数の直列単一方向データ及びクロッキン
グライン４２ａ％４４ａ、４６ａ及び４８ａ並びｌｃ４
２ ｂ、 ４４ ｂ、 ４６ ｂ及び４８ ｂテ４１成
されている。通信／−）４０は２つの単一方向ライン４
２及び４４にそれぞれ接４ａされ直列データの伝送を行
な５゜直列受信データはライン４２を介して通信ポート
４ｏの各々に伝送される。この受信データはライン４６
を介してクリック信号によりクロックされる。直列伝送
データはライン４４を介して直列過信ポー）４０の各々
から伝送される。伝送データはライン４Ｂを介してクロ
ック信号によりりはツクされる。クロックライン４６及
び４８はマルチブレフサ１６により制御される。プロセ
ッサモジュール５４の直列通信ポート４０がそれぞれビ
ット同期通信を行なう従来の装置６８５４である。
ポー）４０ａ及び４０ｂを介してプロセッサモジュール
３４に送信する。通信ポー）４０ａ及び４０ｂは直列デ
ータをマルチプレクサ１６ａ及び１６ｂへ送信するとと
もにマルチプレクサ１６ａ及び１６ｂから受信する。４
信ポー）４０ｎ及び４０ｂは通信リンク２２及び２４に
それぞれ接続されている。この通信リンク２２及び２４
は、それぞれ複数の直列単一方向データ及びクロッキン
グライン４２ａ％４４ａ、４６ａ及び４８ａ並びｌｃ４
２ ｂ、 ４４ ｂ、 ４６ ｂ及び４８ ｂテ４１成
されている。通信／−）４０は２つの単一方向ライン４
２及び４４にそれぞれ接４ａされ直列データの伝送を行
な５゜直列受信データはライン４２を介して通信ポート
４ｏの各々に伝送される。この受信データはライン４６
を介してクリック信号によりクロックされる。直列伝送
データはライン４４を介して直列過信ポー）４０の各々
から伝送される。伝送データはライン４Ｂを介してクロ
ック信号によりりはツクされる。クロックライン４６及
び４８はマルチブレフサ１６により制御される。プロセ
ッサモジュール５４の直列通信ポート４０がそれぞれビ
ット同期通信を行なう従来の装置６８５４である。
直列通信ポート４０は、それぞれプロセッサモジュール
３４のデータバス５０及びアドレスバス５２に接続され
ている。マイクロプロセッサ５４、ＲＡＭ（ランダスア
クセスメそす）５６、ＲＯＭ（リードオンリメモリ）５
８、直列入出カポ−トロ０、並列出力ポートロ２及び並
列入力＆−）６４もまたプロセッサモジュール３４のア
ドレスバス５２及びデータ・９ス５４に接続されている
。
３４のデータバス５０及びアドレスバス５２に接続され
ている。マイクロプロセッサ５４、ＲＡＭ（ランダスア
クセスメそす）５６、ＲＯＭ（リードオンリメモリ）５
８、直列入出カポ−トロ０、並列出力ポートロ２及び並
列入力＆−）６４もまたプロセッサモジュール３４のア
ドレスバス５２及びデータ・９ス５４に接続されている
。
ＲＡＭ５６、ＲＯＭ５８及びマイクロ７’ｏセツサ５４
は、従来の形状で接続されている。ＲＯＭ５８はマルチ
ブレフサ１６とＲＡＭ５６との間のデータの伝送を補助
する動作システムプログラムプログラムによってマイク
ロプロセッサ５４がダウンロードされてＲＡＭ５６に記
憶されたプロトコルアプリケーションプログラムを実行
する。ＲＡＭ５６の残りの記憶容量は、マルチプレクサ
１６、直列入出力ｄｅ−）６０．並列人力イートロ４及
び並列出力／−）６４に接続された直列通ポート４０の
間のデータバッファとして用いられる。
は、従来の形状で接続されている。ＲＯＭ５８はマルチ
ブレフサ１６とＲＡＭ５６との間のデータの伝送を補助
する動作システムプログラムプログラムによってマイク
ロプロセッサ５４がダウンロードされてＲＡＭ５６に記
憶されたプロトコルアプリケーションプログラムを実行
する。ＲＡＭ５６の残りの記憶容量は、マルチプレクサ
１６、直列入出力ｄｅ−）６０．並列人力イートロ４及
び並列出力／−）６４に接続された直列通ポート４０の
間のデータバッファとして用いられる。
ツインドライバ３７及びラインレシーバ３８は、遠隔通
ｇＩ−−ト２６とプロセッサモジュール３４との間でデ
ータを通信する。直列入出カポ−）６０はマイクロプロ
セッサ５４によりプログラム可能である。マイクロ７’
ｏセツサ５４はプロトコルアプリケーションプログラム
制御下において直列入出カポ−トロ０をプログラムする
。このように、プロトコルは、直列、入出カポ−トロ０
に部分的にプログラム入力される。直列入出カポ−トロ
０は出力ライン６６及び入力ライン６８を介して電気イ
ンタフェースモジュー〃３６に接続されている。
ｇＩ−−ト２６とプロセッサモジュール３４との間でデ
ータを通信する。直列入出カポ−）６０はマイクロプロ
セッサ５４によりプログラム可能である。マイクロ７’
ｏセツサ５４はプロトコルアプリケーションプログラム
制御下において直列入出カポ−トロ０をプログラムする
。このように、プロトコルは、直列、入出カポ−トロ０
に部分的にプログラム入力される。直列入出カポ−トロ
０は出力ライン６６及び入力ライン６８を介して電気イ
ンタフェースモジュー〃３６に接続されている。
マイクロゾロセッサ５４はアドレスバス５２及びデータ
バス５０を制御してマイクロゾロセッサ５４又はＲＡＭ
５６と直列入出力／−）６０、並列入カーートロ２又は
並列出力ポートロ４との間でデータを伝送する。
バス５０を制御してマイクロゾロセッサ５４又はＲＡＭ
５６と直列入出力／−）６０、並列入カーートロ２又は
並列出力ポートロ４との間でデータを伝送する。
直列入出カポ−トロ０は、従来の素子、ｚｇＯ８ＩＯで
ある。並列入力ポートロ４及び並列出力ポートロ２はク
ダＬＳ２＋Ｆバッファ及びり弘ＬＳ２７３ラッチである
。
ある。並列入力ポートロ４及び並列出力ポートロ２はク
ダＬＳ２＋Ｆバッファ及びり弘ＬＳ２７３ラッチである
。
ツインドライバ３７及びラインレシーバ５８は、システ
ムにより決められた電子プロトコルに依存する特定の素
子で構成される。
ムにより決められた電子プロトコルに依存する特定の素
子で構成される。
ライントライバ３７は、ナシ目す〃の素子ｌダＨであっ
てもよく、±ａ参がルトラインｆ四トコルであるＦｔＳ
２３２プ党トコルのために、一方ラインレシーバ３εは
テキサスインスツルメントの素子り、ｔ／、１−Ｑ、ナ
ショナルの素子／Ｑｇ９であってもよい。
てもよく、±ａ参がルトラインｆ四トコルであるＦｔＳ
２３２プ党トコルのために、一方ラインレシーバ３εは
テキサスインスツルメントの素子り、ｔ／、１−Ｑ、ナ
ショナルの素子／Ｑｇ９であってもよい。
ラインド２イパ３７は、テキサスインスツルメントの素
子り、ｔ／、１−＆、フェスチャイルドの素子９６３６
又はナショナルの素子３６りｌであってもよく、一方レ
シーバ３８は、±５ｖのパイデー２単一ラインのプロト
コルであるＲＳダλ３のために、ナショナルの素子２１
．ＬＳ３．２又はアドバンスマイクロデバイスの素子２
ＡＬＳ３３であってもよい。
子り、ｔ／、１−＆、フェスチャイルドの素子９６３６
又はナショナルの素子３６りｌであってもよく、一方レ
シーバ３８は、±５ｖのパイデー２単一ラインのプロト
コルであるＲＳダλ３のために、ナショナルの素子２１
．ＬＳ３．２又はアドバンスマイクロデバイスの素子２
ＡＬＳ３３であってもよい。
ライントライバ３７はナショナルの素子３６９／、アド
バンスマイクロデバイスの素子コ４ＬＳ、？／。
バンスマイクロデバイスの素子コ４ＬＳ、？／。
テキサスインスツルメントの素子７！；／ ７’ｌ又は
モトローラの素子３Ｑｇ７であってもよく、一方ライン
レシーバ３８はθ〜３ｖのニニポー９Ｍ動２インプロト
コルであるＲ５４Ｌ２コブキトコルのために、ナショナ
ルの素子２１．Ｌ３，７２又はアドバンスマイクロデバ
イスＡ Ａ Ｌ Ｓ ３．２テアツテモよい。
モトローラの素子３Ｑｇ７であってもよく、一方ライン
レシーバ３８はθ〜３ｖのニニポー９Ｍ動２インプロト
コルであるＲ５４Ｌ２コブキトコルのために、ナショナ
ルの素子２１．Ｌ３，７２又はアドバンスマイクロデバ
イスＡ Ａ Ｌ Ｓ ３．２テアツテモよい。
ライントライバ３７及びラインレシーバ３８は、特定の
インタフェースモジュール３６について実行されるプロ
トコルに依存する電子インタフェースモジュール３６に
取付けられて・いる。
インタフェースモジュール３６について実行されるプロ
トコルに依存する電子インタフェースモジュール３６に
取付けられて・いる。
それぞれのプロトコルを実行するために数種のモー）３
−−ルを製造した製造者は、電子インタフェースモジュ
ール３６を手操作で変更することだけが必要であり、ラ
インコントローラ２ｏ全体を変更する必要はない。
−−ルを製造した製造者は、電子インタフェースモジュ
ール３６を手操作で変更することだけが必要であり、ラ
インコントローラ２ｏ全体を変更する必要はない。
さらに、プロトコルアプリケーション、プログラムは、
マルチプレクサ１６を介してＲＡＭ５６内にダウンロー
ドされてマイクロプロセッサ５４により実行されてもよ
いので手操作で変更する必要はない。
マルチプレクサ１６を介してＲＡＭ５６内にダウンロー
ドされてマイクロプロセッサ５４により実行されてもよ
いので手操作で変更する必要はない。
電子インタフェースモジュール３６は電子インタフェー
スモジュール３６０種類を識別するため記憶回路７０を
有し【いる。この記憶回路７ｏは出力ライン６８を介し
て出力を発生する。記憶回路７８が出力ライン６６を介
してイネ−ゾルされるときライン６８を介してこれらの
出力が与えられる。記憶回路７０かも入力ライン６８を
介して与えられる情報は、現在、プロセッサモジュール
３４と適合している電子インタフェース−１：ジュール
３６のｓ類を表わしている。マイクロブ罠セッサ６４は
、それがどの種類の電子イレタフエースモジュール３６
と適合しているかを識別することができる。
スモジュール３６０種類を識別するため記憶回路７０を
有し【いる。この記憶回路７ｏは出力ライン６８を介し
て出力を発生する。記憶回路７８が出力ライン６６を介
してイネ−ゾルされるときライン６８を介してこれらの
出力が与えられる。記憶回路７０かも入力ライン６８を
介して与えられる情報は、現在、プロセッサモジュール
３４と適合している電子インタフェース−１：ジュール
３６のｓ類を表わしている。マイクロブ罠セッサ６４は
、それがどの種類の電子イレタフエースモジュール３６
と適合しているかを識別することができる。
マイクロプロセッサ５４は、識別子であるこの情報を電
子インタフェースモゾユー／Ｉ／３６から読み出すこと
ができる。プロセッサモジュール３４は、この識別子で
ある情報を記憶してその識別をプロセッサ１０に報告す
ることができる。
子インタフェースモゾユー／Ｉ／３６から読み出すこと
ができる。プロセッサモジュール３４は、この識別子で
ある情報を記憶してその識別をプロセッサ１０に報告す
ることができる。
電子インタフェースモジュール３６は、出力ライン６６
を介してマイクロプロセッサ５４により制御されるルー
プ、パック回路を包含する。このループ、パック回路は
出力通信線７４及び入力線７６から成る通信線３８に接
続されている。このループ、パック回路７２は出力ライ
ン６６を介してマイクロプロセッサにより付勢されると
、遠隔通信−一ト２６が電子インタ７エースモジユール
３６から外され、ライントライバ３７に接続されている
出力通信ライン７４がラインレシーバ３８に接読される
。ルーツ、パック回路７２が付勢されると、入力通信線
に対しては出力通信ｍ７４を介して出力データ信号が接
続され、すなわち出力通信ライン７４がループバックさ
れる。
を介してマイクロプロセッサ５４により制御されるルー
プ、パック回路を包含する。このループ、パック回路は
出力通信線７４及び入力線７６から成る通信線３８に接
続されている。このループ、パック回路７２は出力ライ
ン６６を介してマイクロプロセッサにより付勢されると
、遠隔通信−一ト２６が電子インタ７エースモジユール
３６から外され、ライントライバ３７に接続されている
出力通信ライン７４がラインレシーバ３８に接読される
。ルーツ、パック回路７２が付勢されると、入力通信線
に対しては出力通信ｍ７４を介して出力データ信号が接
続され、すなわち出力通信ライン７４がループバックさ
れる。
！ロセツサ１０によりデータが２インコントローラ２０
へ送り出された後ループバックされ、プロセッサ１０に
より受信されて、診断及び故障確認機能を向上させるこ
とは明らかとなろう。
へ送り出された後ループバックされ、プロセッサ１０に
より受信されて、診断及び故障確認機能を向上させるこ
とは明らかとなろう。
ノロセッサ１０は診断プログラムをラインコントローラ
２０にダウン四−ドすることにより診断機能を高めるこ
とができる。ツインコントローラ２０はこれらの診断プ
ログラムを用い、さらにループバック回路７２を用いる
ことにより自己テストを行なう。
２０にダウン四−ドすることにより診断機能を高めるこ
とができる。ツインコントローラ２０はこれらの診断プ
ログラムを用い、さらにループバック回路７２を用いる
ことにより自己テストを行なう。
ループバック回路７２をニブ−パック機能と組み合わせ
れば、上述したような故障確認及び資源割合てを行な５
ｆ ｏセッサ１ｏの能力を高める。
れば、上述したような故障確認及び資源割合てを行な５
ｆ ｏセッサ１ｏの能力を高める。
また、遠隔テートは通信システム１１に電気的に接続さ
れているので、ループバック付勢中に遠隔ポート２６を
絶縁することにより、遠隔ポート２６が故障確認プロセ
スに影響を及ぼさないようにすることができることが明
らかとなろう。
れているので、ループバック付勢中に遠隔ポート２６を
絶縁することにより、遠隔ポート２６が故障確認プロセ
スに影響を及ぼさないようにすることができることが明
らかとなろう。
コントローラ１４及びマルチプレクサ１６は同じループ
バック回路（図示せず）を有してもよい。このルーグ、
パック及びエコーパック機能により、完全な故障確認が
可能であることは明らかとなろう。
バック回路（図示せず）を有してもよい。このルーグ、
パック及びエコーパック機能により、完全な故障確認が
可能であることは明らかとなろう。
第１図はシステムアーキテクチャのブロック図、第２図
はマルチプレクサ及び通信ポートに接続されたラインコ
ントμｍ２のバーＰウェアブロック図、第３図はマルチ
プレクサ及び通信ポートに接続されたラインコツトルー
ラの詳細なブロック図である。 １０ａ、１０ｂ−ノロセッサ、１４ａ、１４ｂ−コント
ローラ、１６ ａ７．１８ ｂ−マルチプレクサ、２０
ａ、、、２ＯＮ−ラインコントローラ、２６ａ、、、２
６Ｎ−遠隔ポート、３０ａ、３０ｂ−電源、３４−プロ
セッサモジュール、３６−Ｅ子インタフェースチジュー
ル、３７−ライントライバ、４０ａ、４０ｂ−直列通信
ポート、！４−マイクロプロセッサ、５６−ＲＡＭ、
５８−ＲＯＭ。 ６〇−直列ポート、６２−並列出力デート、６２−並列
入力ポート、７〇−記憶回路、７２−ループバック回路
。
はマルチプレクサ及び通信ポートに接続されたラインコ
ントμｍ２のバーＰウェアブロック図、第３図はマルチ
プレクサ及び通信ポートに接続されたラインコツトルー
ラの詳細なブロック図である。 １０ａ、１０ｂ−ノロセッサ、１４ａ、１４ｂ−コント
ローラ、１６ ａ７．１８ ｂ−マルチプレクサ、２０
ａ、、、２ＯＮ−ラインコントローラ、２６ａ、、、２
６Ｎ−遠隔ポート、３０ａ、３０ｂ−電源、３４−プロ
セッサモジュール、３６−Ｅ子インタフェースチジュー
ル、３７−ライントライバ、４０ａ、４０ｂ−直列通信
ポート、！４−マイクロプロセッサ、５６−ＲＡＭ、
５８−ＲＯＭ。 ６〇−直列ポート、６２−並列出力デート、６２−並列
入力ポート、７〇−記憶回路、７２−ループバック回路
。
Claims (1)
- 【特許請求の範囲】 ｌ 複数のプロセッサと複数の遠隔ポートとの間でデー
タを通信する、単一の故障を保障する通信コントローラ
・システムにおいて。 前記遠隔ポートに情報を転送する複数の通信ライン手段
と、 各々が前記複数の通信ラインに接続されてデータを前記
遠隔ポートへ通信する、複数のライン・コントロー２手
段と、 システム全体に電力を供給する複数の電源と、通信のた
め前記電源とライン・コントローラ手段とに接続された
複数の通信路手段と、各々が前記通信路手段に接続され
て複数の通信ラインを結合するとともに前記電源と通信
する複数のマルチプレクサ手段と、 各プロセッサ手段と７つのマルチプレクサ手段とへ通信
するように７つのマルチプレクサ手段に接続されている
、複数のコントローラ手段と、 各々が、データの通信のため、プロセッサ手段とコント
ローラ手段とに接続されている複数の通信バス手段と、 から成ることを特徴とする通信コントローラ・システム
０ コ、単一の故障の保障のため前記プロセッサと遠隔ポー
トに接続された。予備の通信ネットワークを備えた特許
請求の範囲第１項記載のシステム０３、 単一の故障の
保障のために前記コントローラと前記ライン・コントロ
ーラと前記マルチプレクサと前記電源とを備えた特許請
求の範囲第１項記載のシステム０ 弘 前記コントローラとライン・コントローラとマルチ
ゾレサとはそれぞれ通信リンクと通信路と通信ラインと
に接続されこれらの通信リンクと通信路と通信ラインと
はそれぞれ通信用の入力ライン手段と出力ライン手段と
を備えている特許請求の範囲第１項記載のシステム。 左 故障の認識のため出力ラインと入力ラインとを分離
するように出力ラインと入力ラインとに接続されたコネ
クタ手段を備えた、ｍｅの回路手段が設けられている特
許請求の範囲第グ項記載のシステム。 ム 複数のプロセッサと複数の遠隔デートとの間でデー
タを通信し、遠隔ポートが所定の電子及びデータ・フォ
ーマット内でデータを送・受するようになったライン・
コントローラ・システムにおいて、 前記プロセッサと前記遠隔ポートとの間でデータを通信
するようにプロセッサへ接続されたプロセッサ手段と１ このプロセッサ手段と前記遠隔ポートとの間で前記所定
の電子及びデータ・フォーマット内でデータを通信する
ようにプロセッサ手段と前記ポートとの間に接続された
インタフェースと、プロセッサ手段とインタフェースと
の間でデータを通信するようにプロセッサ手段とインタ
フェースとを相互に接続する通信手段と、から成ること
を特徴とするライン・コントローラ・システム０ ７ 前記プロセッサ手段が：インストラクションを実行
するマイクロプロセッサと、プログラムとデータをスト
アするようマイクロプロセッサに接続されたメモリと、
メモリとマイクロプロセラ誉と前記プロセッサとインタ
フェースとに接続されてこれらの間でデータを通信する
検数のポートとから成る特許請求の範囲第６項記載のシ
ステム。 に 前記インタフェースが、遠隔ポートからプロセッサ
手段へデータを送信するようにプロセッサ手段と遠隔ポ
ートへ接続されたドライバと、ポートからプロセッサへ
データを送信するようプロセッサ手段とポートとに接続
されたレシーバと、インタフェースの特性を識別するよ
うプロセッサへ接続された識別メモリとから成る特許請
求の範囲第６項記載のシステム。 ９ 前記通信手段が、インタフェースとプロセッサ手段
との間でデータを通信するようプロセッサ手段とインタ
フェースとに接続された並列データ通信路と、インタフ
ェースとプロセッサ手段との間でデータを通信するよう
プロセッサ手段とインタフェースと・に接続された直列
データ通信路とから成る特許請求の範囲第６項記載のシ
ステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/551,283 US4607365A (en) | 1983-11-14 | 1983-11-14 | Fault-tolerant communications controller system |
| US551283 | 1983-11-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60117943A true JPS60117943A (ja) | 1985-06-25 |
Family
ID=24200615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59240383A Pending JPS60117943A (ja) | 1983-11-14 | 1984-11-14 | 通信コントローラ・システム |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4607365A (ja) |
| EP (2) | EP0147046B1 (ja) |
| JP (1) | JPS60117943A (ja) |
| AT (2) | ATE89678T1 (ja) |
| AU (2) | AU578048B2 (ja) |
| CA (1) | CA1217281A (ja) |
| DE (2) | DE3486148T2 (ja) |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0752876B2 (ja) * | 1985-07-20 | 1995-06-05 | ソニー株式会社 | 内部バス式デイジタル装置 |
| AU579264B2 (en) * | 1985-10-11 | 1988-11-17 | Mark Francis Paul Dowd | Concrete encasement of standing wooden piles |
| EP0240577A1 (de) * | 1986-03-26 | 1987-10-14 | LITEF Litton Techn. Werke der HELLIGE GmbH | Schnittstelleneinheit zwischen einem redundanten Dualbus und einer Datenverarbeitungseinheit |
| ATE78114T1 (de) * | 1987-04-22 | 1992-07-15 | Ibm | Adapterbusschalter zur verbesserung der verfuegbarkeit einer steuereinheit. |
| AU616213B2 (en) * | 1987-11-09 | 1991-10-24 | Tandem Computers Incorporated | Method and apparatus for synchronizing a plurality of processors |
| CA2003338A1 (en) * | 1987-11-09 | 1990-06-09 | Richard W. Cutts, Jr. | Synchronization of fault-tolerant computer system having multiple processors |
| US4879716A (en) * | 1987-12-23 | 1989-11-07 | Bull Hn Information Systems Inc. | Resilient data communications system |
| GB2219172B (en) * | 1988-03-30 | 1992-07-08 | Plessey Co Plc | A data path checking system |
| AU625293B2 (en) * | 1988-12-09 | 1992-07-09 | Tandem Computers Incorporated | Synchronization of fault-tolerant computer system having multiple processors |
| US4965717A (en) * | 1988-12-09 | 1990-10-23 | Tandem Computers Incorporated | Multiple processor system having shared memory with private-write capability |
| US5089958A (en) * | 1989-01-23 | 1992-02-18 | Vortex Systems, Inc. | Fault tolerant computer backup system |
| US5027342A (en) * | 1989-05-03 | 1991-06-25 | The University Of Toronto Innovations Foundation | Local area network |
| AU638476B2 (en) * | 1989-09-05 | 1993-07-01 | Honeywell Inc. | Apparatus for providing a universal interface to a process control system |
| US5317752A (en) * | 1989-12-22 | 1994-05-31 | Tandem Computers Incorporated | Fault-tolerant computer system with auto-restart after power-fall |
| US5295258A (en) * | 1989-12-22 | 1994-03-15 | Tandem Computers Incorporated | Fault-tolerant computer system with online recovery and reintegration of redundant components |
| US5203004A (en) * | 1990-01-08 | 1993-04-13 | Tandem Computers Incorporated | Multi-board system having electronic keying and preventing power to improperly connected plug-in board with improperly configured diode connections |
| JP3206006B2 (ja) * | 1991-01-25 | 2001-09-04 | 株式会社日立製作所 | 二重化バス制御方法及び装置 |
| US5506964A (en) * | 1992-04-16 | 1996-04-09 | International Business Machines Corporation | System with multiple interface logic circuits including arbitration logic for individually linking multiple processing systems to at least one remote sub-system |
| CA2125339A1 (en) * | 1993-07-02 | 1995-01-03 | Mark A. Taylor | Inter-section cross cable detection system |
| US5535405A (en) * | 1993-12-23 | 1996-07-09 | Unisys Corporation | Microsequencer bus controller system |
| US5664089A (en) * | 1994-04-26 | 1997-09-02 | Unisys Corporation | Multiple power domain power loss detection and interface disable |
| US5996001A (en) * | 1994-09-27 | 1999-11-30 | Quarles; Philip | High availability on-line transaction processing system |
| US5835953A (en) * | 1994-10-13 | 1998-11-10 | Vinca Corporation | Backup system that takes a snapshot of the locations in a mass storage device that has been identified for updating prior to updating |
| US5649152A (en) * | 1994-10-13 | 1997-07-15 | Vinca Corporation | Method and system for providing a static snapshot of data stored on a mass storage system |
| GB2301744B (en) * | 1995-06-02 | 2000-01-12 | Dsc Communications | Software download for a subscriber terminal of a wireless telecommunications system |
| US5748871A (en) * | 1995-08-11 | 1998-05-05 | Symbios Logic Inc. | Dual bus architecture for a storage device |
| GB2328352A (en) * | 1997-08-12 | 1999-02-17 | Lucent Technologies Uk Limited | Redundant communication network |
| US6230281B1 (en) | 1998-08-26 | 2001-05-08 | Lucent Technologies, Inc. | Geographic redundancy protection method and apparatus for a communications network |
| US6854072B1 (en) * | 2000-10-17 | 2005-02-08 | Continuous Computing Corporation | High availability file server for providing transparent access to all data before and after component failover |
| US7389341B2 (en) * | 2001-01-31 | 2008-06-17 | Accenture Llp | Remotely monitoring a data processing system via a communications network |
| DE10146695B4 (de) * | 2001-09-21 | 2015-11-05 | Bayerische Motoren Werke Aktiengesellschaft | Verfahren zur Übertragung von Nachrichten zwischen Busteilnehmern |
| US7383381B1 (en) | 2003-02-28 | 2008-06-03 | Sun Microsystems, Inc. | Systems and methods for configuring a storage virtualization environment |
| US7290168B1 (en) * | 2003-02-28 | 2007-10-30 | Sun Microsystems, Inc. | Systems and methods for providing a multi-path network switch system |
| US7447939B1 (en) | 2003-02-28 | 2008-11-04 | Sun Microsystems, Inc. | Systems and methods for performing quiescence in a storage virtualization environment |
| US7236987B1 (en) | 2003-02-28 | 2007-06-26 | Sun Microsystems Inc. | Systems and methods for providing a storage virtualization environment |
| US7725760B2 (en) | 2003-09-23 | 2010-05-25 | Symantec Operating Corporation | Data storage system |
| US7239581B2 (en) | 2004-08-24 | 2007-07-03 | Symantec Operating Corporation | Systems and methods for synchronizing the internal clocks of a plurality of processor modules |
| US7577807B2 (en) | 2003-09-23 | 2009-08-18 | Symantec Operating Corporation | Methods and devices for restoring a portion of a data store |
| US7827362B2 (en) | 2004-08-24 | 2010-11-02 | Symantec Corporation | Systems, apparatus, and methods for processing I/O requests |
| US7730222B2 (en) | 2004-08-24 | 2010-06-01 | Symantec Operating System | Processing storage-related I/O requests using binary tree data structures |
| US7577806B2 (en) | 2003-09-23 | 2009-08-18 | Symantec Operating Corporation | Systems and methods for time dependent data storage and recovery |
| US7991748B2 (en) | 2003-09-23 | 2011-08-02 | Symantec Corporation | Virtual data store creation and use |
| US7296008B2 (en) | 2004-08-24 | 2007-11-13 | Symantec Operating Corporation | Generation and use of a time map for accessing a prior image of a storage device |
| US7409587B2 (en) | 2004-08-24 | 2008-08-05 | Symantec Operating Corporation | Recovering from storage transaction failures using checkpoints |
| US7287133B2 (en) | 2004-08-24 | 2007-10-23 | Symantec Operating Corporation | Systems and methods for providing a modification history for a location within a data store |
| US7904428B2 (en) | 2003-09-23 | 2011-03-08 | Symantec Corporation | Methods and apparatus for recording write requests directed to a data store |
| US7631120B2 (en) | 2004-08-24 | 2009-12-08 | Symantec Operating Corporation | Methods and apparatus for optimally selecting a storage buffer for the storage of data |
| US7526001B2 (en) * | 2004-07-26 | 2009-04-28 | General Instrument Corporation | Statistical multiplexer having protective features from extraneous messages generated by redundant system elements |
| US7656789B2 (en) * | 2005-03-29 | 2010-02-02 | International Business Machines Corporation | Method, system and storage medium for redundant input/output access |
| US7536583B2 (en) | 2005-10-14 | 2009-05-19 | Symantec Operating Corporation | Technique for timeline compression in a data store |
| CN112819640B (zh) * | 2021-02-04 | 2022-07-12 | 中山大学 | 一种面向微服务的金融回测容错系统及方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48103140A (ja) * | 1972-03-06 | 1973-12-25 | ||
| JPS5111537A (ja) * | 1974-07-19 | 1976-01-29 | Fuji Electric Co Ltd | |
| JPS5273641A (en) * | 1975-12-16 | 1977-06-20 | Oki Electric Ind Co Ltd | Line collection system for data circuit |
| JPS5312243A (en) * | 1976-07-21 | 1978-02-03 | Hitachi Ltd | Fault recovery method of data communication system |
| JPS5481740A (en) * | 1977-12-13 | 1979-06-29 | Toshiba Corp | Composite computer unit |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1394432A (en) * | 1971-06-24 | 1975-05-14 | Plessey Co Ltd | Input-output arrangement for use in a data processing system |
| US3840859A (en) * | 1972-07-03 | 1974-10-08 | Burroughs Corp | Method and apparatus for regulating input/output traffic of a data processing system |
| US3964056A (en) * | 1974-04-08 | 1976-06-15 | International Standard Electric Corporation | System for transferring data between central units and controlled units |
| US3920975A (en) * | 1974-11-14 | 1975-11-18 | Rockwell International Corp | Data communications network remote test and control system |
| US4015246A (en) * | 1975-04-14 | 1977-03-29 | The Charles Stark Draper Laboratory, Inc. | Synchronous fault tolerant multi-processor system |
| US4079452A (en) * | 1976-06-15 | 1978-03-14 | Bunker Ramo Corporation | Programmable controller with modular firmware for communication control |
| US4358823A (en) * | 1977-03-25 | 1982-11-09 | Trw, Inc. | Double redundant processor |
| DK157954C (da) * | 1978-01-23 | 1990-08-13 | Data General Corp | Databehandlingsanlaeg med direkte lageradgang |
| US4190821A (en) * | 1978-10-02 | 1980-02-26 | Burroughs Corporation | Self-healing loop communications system |
| JPS56128000A (en) * | 1980-03-12 | 1981-10-07 | Nippon Telegr & Teleph Corp <Ntt> | Main storage access control system |
| US4815034A (en) * | 1981-03-18 | 1989-03-21 | Mackey Timothy I | Dynamic memory address system for I/O devices |
| AU551032B2 (en) * | 1981-03-31 | 1986-04-17 | British Telecommunications Public Limited Company | Safety arrangement in computer control system |
| US4466098A (en) * | 1982-06-11 | 1984-08-14 | Siemens Corporation | Cross channel circuit for an electronic system having two or more redundant computers |
| US4503534A (en) * | 1982-06-30 | 1985-03-05 | Intel Corporation | Apparatus for redundant operation of modules in a multiprocessing system |
-
1983
- 1983-11-14 US US06/551,283 patent/US4607365A/en not_active Expired - Lifetime
-
1984
- 1984-11-08 CA CA000467290A patent/CA1217281A/en not_active Expired
- 1984-11-13 AU AU35432/84A patent/AU578048B2/en not_active Ceased
- 1984-11-14 DE DE84307876T patent/DE3486148T2/de not_active Expired - Fee Related
- 1984-11-14 EP EP84307876A patent/EP0147046B1/en not_active Expired - Lifetime
- 1984-11-14 EP EP89115044A patent/EP0346946B1/en not_active Expired - Lifetime
- 1984-11-14 AT AT84307876T patent/ATE89678T1/de active
- 1984-11-14 AT AT89115044T patent/ATE88288T1/de active
- 1984-11-14 JP JP59240383A patent/JPS60117943A/ja active Pending
- 1984-11-14 DE DE8989115044T patent/DE3486130T2/de not_active Expired - Fee Related
-
1988
- 1988-08-17 AU AU21104/88A patent/AU596910B2/en not_active Ceased
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48103140A (ja) * | 1972-03-06 | 1973-12-25 | ||
| JPS5111537A (ja) * | 1974-07-19 | 1976-01-29 | Fuji Electric Co Ltd | |
| JPS5273641A (en) * | 1975-12-16 | 1977-06-20 | Oki Electric Ind Co Ltd | Line collection system for data circuit |
| JPS5312243A (en) * | 1976-07-21 | 1978-02-03 | Hitachi Ltd | Fault recovery method of data communication system |
| JPS5481740A (en) * | 1977-12-13 | 1979-06-29 | Toshiba Corp | Composite computer unit |
Also Published As
| Publication number | Publication date |
|---|---|
| AU2110488A (en) | 1988-11-24 |
| EP0147046A3 (en) | 1987-07-15 |
| US4607365A (en) | 1986-08-19 |
| EP0147046B1 (en) | 1993-05-19 |
| CA1217281A (en) | 1987-01-27 |
| EP0346946A1 (en) | 1989-12-20 |
| DE3486148D1 (de) | 1993-06-24 |
| ATE89678T1 (de) | 1993-06-15 |
| AU3543284A (en) | 1985-05-23 |
| AU578048B2 (en) | 1988-10-13 |
| DE3486130T2 (de) | 1993-09-23 |
| EP0147046A2 (en) | 1985-07-03 |
| EP0346946B1 (en) | 1993-04-14 |
| ATE88288T1 (de) | 1993-04-15 |
| AU596910B2 (en) | 1990-05-17 |
| DE3486130D1 (de) | 1993-05-19 |
| DE3486148T2 (de) | 1993-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60117943A (ja) | 通信コントローラ・システム | |
| US5644700A (en) | Method for operating redundant master I/O controllers | |
| US6886107B2 (en) | Method and system for selecting a master controller in a redundant control plane having plural controllers | |
| CN107347018B (zh) | 一种三冗余1553b总线动态切换方法 | |
| US20070174517A1 (en) | Managing management controller communications | |
| US4144407A (en) | Multiprocessor system for automatic switching of telegraphic lines | |
| JPS586975B2 (ja) | 遠隔モデム・アダプタ | |
| JPH03232045A (ja) | Ｄｍａデータ転送のためのプロトコル | |
| US6594709B1 (en) | Methods and apparatus for transferring data using a device driver | |
| US4783733A (en) | Fault tolerant communications controller system | |
| EP1025680B1 (en) | Method and system for fault-tolerant network connection switchover | |
| US7111066B2 (en) | Method of operating a storage device | |
| US7228338B2 (en) | Multi-service platform module | |
| CN110704353B (zh) | 一种cpci-arinc429热插拔系统 | |
| RU2705421C1 (ru) | Способ передачи данных по шине, система связи для осуществления данного способа и устройство автоматической защиты для предотвращения аварийной ситуации на объекте управления | |
| US7114017B2 (en) | Programmable peripheral switch | |
| CN115086579B (zh) | 视频矩阵冗余备份方法、装置、终端设备及存储介质 | |
| KR960011136B1 (ko) | 네트웍의 이중화장치 및 그 방법 | |
| CN115473761B (zh) | 基于dcs系统的can总线的通信方法、系统、设备及介质 | |
| EP0800675A1 (en) | Bus arrangement related to a magazine | |
| KR100771915B1 (ko) | 디지털 보호 계전기 및 통신 이중화 방법 | |
| CN117591152A (zh) | 数据处理装置的程序刷写方法、装置及存储介质 | |
| JPS60258645A (ja) | 情報処理システム | |
| JP2022172757A (ja) | 冗長システム | |
| JP2808879B2 (ja) | 磁気ディスク制御装置の接続装置チェック方式 |