JPS60113951A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60113951A
JPS60113951A JP22061583A JP22061583A JPS60113951A JP S60113951 A JPS60113951 A JP S60113951A JP 22061583 A JP22061583 A JP 22061583A JP 22061583 A JP22061583 A JP 22061583A JP S60113951 A JPS60113951 A JP S60113951A
Authority
JP
Japan
Prior art keywords
semiconductor device
thin film
conductive thin
window
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22061583A
Other languages
English (en)
Inventor
Shinichi Nakasaki
新市 中崎
Yoichi Matsuno
松野 庸一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP22061583A priority Critical patent/JPS60113951A/ja
Publication of JPS60113951A publication Critical patent/JPS60113951A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0203Containers; Encapsulations, e.g. encapsulation of photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [技術分野] 本発明は、半導体装置の信頼性向上、とくにEPROM
等の光透過用窓を有する半導体装置の信頼性向上に適用
して有効な技術に関するものである。
[背景技術] 半導体装置の高集積化または高機能化に伴い、半導体装
置の動作が外的影響を受け易くなってきていると考えら
れる。
その1つに、半導体装置のパンケージ等に蓄積された静
電気がペレットの回路破壊や半導体装置の誤動作等の原
因となっているという問題がある。
これらの問題を回避するために、金属キャップで封止す
るパッケージからなる半導体装置では、グランド端子と
該金属キャンプとの間でパンケージ表面等に形成したメ
タライズ層を介して電気的導通をとり、該キャップへの
帯電の防止を行っている。
ところが、パッケージ全体が絶縁物で形成されている半
導体装置においては、前記のような帯電防止方法が採用
できないという問題があり、それ故、従来は半導体装置
を慎重に取り扱うという消極的な問題回避の方法しかな
かった。
特に、高信頼性を要求されるEFROM等のベレットの
上部に光透過用窓を有する半導体装置においては、該光
透過用窓の表面に静電気が蓄積することは、該半導体装
置の信頼性にとって特に重大な問題であることが本発明
者等により見い出された。
し発明の目的] 本発明の目的は、光透過用窓を有する半導体装置の信頼
性向上に適用して有効な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
[発明の概要] 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、半導体装置の光透過用窓の表面に導電性薄膜
を光透過能を保持した状態で被着することにより、該導
電性薄膜とグランド用端子とを電気的に接続し、該光透
過用窓の表面に帯電することを抑制または防止すること
により、半導体装置の機能を確保した上でさらに信頼性
の向上を達成するものである。
[実施例] 第1図は、本発明の一実施例であるサーディツプ型半導
体装置の斜視図である。
本実施例の半導体装置は、いわゆるEPROM半導体装
置であって、セラミックからなるパンケージキャップ1
のほぼ中央部に紫外線透過ガラス等からなる光透過用窓
2が形成されており、随意に接する位置から外部リード
のグランド用端子3までメタライズ層4が形成されてい
るものである。
第2図は、本実施例による半導体装置のパッケージ表面
に形成されているメタライズ層の中心を通る部位におけ
る断面図である。
前記の半導体装置は、セラミックからなるパ・7ケージ
基板5のキャビティの所定の位置にペレノ1へ6を取り
イ」げ、8亥ベレツト6のボンディングパソドとリード
端子とを電気的に接続するためワイヤ7をボンディング
した後、前記窓を備えたパッケージキャップ1を低融点
ガラス8で気密封止して製造されるものである。
なお、本実施例の特徴は、光透過用窓2の表面に導電性
薄膜であるアルミニウム等からなる微細な格子状金属薄
膜9を随意2の周縁部を越えて被着することにより、予
め随意2の周縁部に接する位置までパッケージ表面にグ
ランド用端子3より延在形成しであるメタライズ層4と
電気的に接続し、金属薄膜9とグランド端子3とを導通
して帯電防止を図っていることにある。
ここで、前記の格子状金属薄膜9の形成方法について説
明すると、光透過用窓の表面を格子状パターンを形成す
るマスクで覆い、アルミニウム等を蒸着することにより
形成することができ、または全面に蒸着した後にアルミ
ニウム等を工・7チングして形成することもできる。
このように、金属薄膜9を微細な格子状にすることによ
り、光透過能を確保した上で、帯電防止をも十分に果た
すことができ、さらには光透過部と導電部とが別個に形
成されているために導電部である金属薄膜9を比較的厚
くすることができるので、該金属薄膜9の強度をも上げ
ることができる。
[効果] (1)、光透過用窓を有する半導体装置の光透過用窓の
表面に導電性薄膜をグランド用端子と電気的に接続する
ように被着することにより、静電気による害を防止する
ことができるので、該半導体装置の信頼性を向上するこ
とができる。
(2)、導電性薄膜を格子状で形成することにより、光
透過部が確保されるので、光透過性がない導電性材料を
も使用することができる。
(3)、前記(2)と同一の作用で、導電材料としてア
ルミニウム等の金属であっても、膜厚を厚く被着するこ
とができるので、薄膜の強度を向上させることができる
(4)、導電性薄膜の格子形状を微細化することにより
、より完全な帯電防止を達成することができる。
(5)、光透過用窓の表面を帯電防止することにより、
随意を有する半導体装置の取り扱いが容易になる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、実施例では、格子状の導電性薄膜について説
明したが、これに限らず光透過用窓の表−面全体に薄膜
を形成したものであってもよい。たとえば、金またはパ
ラジウム等の金属の薄膜は十分に光を透過するく日刊工
業新聞社発行の[工業材料J 1983年9月号第32
ページ参照)ので、該金属の薄膜を全面に被着したもの
であっても目的を達成することができる。
また、導電材料としては、たとえば酸化錫または錫を含
む金属酸化物等の金属化合物半導体、さらには、有機物
等の帯電防止剤を用いることもできる。なお、前記半導
体または帯電防止剤が紫外線を十分透過するものであれ
ば、さらに好ましい。
また、導電性薄膜のパターンは、格子状に限るものでな
(、被着部分および不被着部分の双方の微細形状からな
るものであれば種々のパターンであってもよい。
[利用分野] 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるサーディンプ型パッ
ケージからなる半導体装置に適用した場合について説明
したが、それに限定されるものではな(、たとえば、光
透過用窓を備えた半導体装置であれば如何なるパッケー
ジからなるものであっても適用することができる発明で
ある。
【図面の簡単な説明】
第1図は、本発明による一実施例である半導体装置の斜
視図、 第2図は、第1図の半導体装置の断面図である。 1・・・パッケージキャンプ、2・・・光透過用窓、3
・・・グランド端子、4・・・メタライズ層、5・・・
パッケージ基板、6・・・ペレット、7・・・ワイヤ、
8・・・低融点ガラス、9・・・金属薄膜。 第 1 図 ? 第 2 図

Claims (1)

  1. 【特許請求の範囲】 ■、光透過用窓を有する半導体装置において、窓の表面
    にグランド用端子と電気的に接続されている導電性薄膜
    が被着されていることを特徴とする半導体装置。 2、導電性薄膜が金属で形成されていることを特徴とす
    る特許請求の範囲第1項記載の半導体装置。 3、金属がアルミニウムであることを特徴とする特許請
    求の範囲第2項記載の半導体装置。 4、導電性薄膜が金属化合物からなる半導体で形成され
    ていることを特徴とする特許請求の範囲第1項記載の半
    導体装置。 5、金属化合物が酸化錫または錫を含む金属酸化物であ
    ることを特徴とする特許請求の範囲第4項記載の半導体
    装置。 6、導電性薄膜が帯電防止剤で形成されていることを特
    徴とする特許請求の範囲第1項記載の半導体装置。 7、導電性薄膜が格子状にパターン形成されていること
    を特徴とする特許請求の範囲第1項、第2項、第3項、
    第4項、第5項または第6項記載の半導体装置。
JP22061583A 1983-11-25 1983-11-25 半導体装置 Pending JPS60113951A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22061583A JPS60113951A (ja) 1983-11-25 1983-11-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22061583A JPS60113951A (ja) 1983-11-25 1983-11-25 半導体装置

Publications (1)

Publication Number Publication Date
JPS60113951A true JPS60113951A (ja) 1985-06-20

Family

ID=16753744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22061583A Pending JPS60113951A (ja) 1983-11-25 1983-11-25 半導体装置

Country Status (1)

Country Link
JP (1) JPS60113951A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100453970B1 (ko) * 2001-11-27 2004-10-20 전자부품연구원 윈도우 구조의 제조 방법 및 이 윈도우 구조를 고정하기위한 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100453970B1 (ko) * 2001-11-27 2004-10-20 전자부품연구원 윈도우 구조의 제조 방법 및 이 윈도우 구조를 고정하기위한 장치

Similar Documents

Publication Publication Date Title
KR19980069914A (ko) 반도체 장치
JPS58182285A (ja) 圧電気圧力センサ
JPS60113951A (ja) 半導体装置
JP2022179627A (ja) 半導体素子および半導体装置
JPS59154054A (ja) ワイヤおよびそれを用いた半導体装置
JPS63262860A (ja) 混成集積回路装置
JPS60120541A (ja) 半導体装置
TWI492338B (zh) 半導體封裝結構及其製作方法
JP2001126901A (ja) チップ部品
CN109802031B (zh) 一种声表面波器件的封装方法及结构
JPS59161843A (ja) 半導体装置
JP2890640B2 (ja) Icパッケージ
JPH10163410A (ja) 半導体装置およびその製造方法
JPS62219541A (ja) 半導体装置
JP2659644B2 (ja) 半導体装置
JPH0612829B2 (ja) 半導体装置
JPH01217948A (ja) 気密封止型半導体装置
JPH0414833A (ja) 半導体装置
JPS63111651A (ja) 半導体装置
JPH06120368A (ja) 半導体パッケージ及びこれを用いた半導体装置
JPH0574822A (ja) 半導体装置用セラミツクパツケージ
JPS6327869B2 (ja)
JPS63153831A (ja) 半導体集積回路装置
JP2011151071A (ja) 半導体装置
JPS6363286A (ja) イメ−ジセンサ