JPS60109938A - Ａｍステレオ信号デコーダ - Google Patents
Ａｍステレオ信号デコーダInfo
- Publication number
- JPS60109938A JPS60109938A JP59223805A JP22380584A JPS60109938A JP S60109938 A JPS60109938 A JP S60109938A JP 59223805 A JP59223805 A JP 59223805A JP 22380584 A JP22380584 A JP 22380584A JP S60109938 A JPS60109938 A JP S60109938A
- Authority
- JP
- Japan
- Prior art keywords
- stereo
- signal
- receiver
- control
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
- H04H20/44—Arrangements characterised by circuits or components specially adapted for broadcast
- H04H20/46—Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95
- H04H20/47—Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95 specially adapted for stereophonic broadcast systems
- H04H20/49—Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95 specially adapted for stereophonic broadcast systems for AM stereophonic broadcast systems
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Stereo-Broadcasting Methods (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、信号デコーダに係り、特に、高周波（ＲＦ）
のキャリアが、ステレオ和情報（Ｌ十Ｒ）を表わす振幅
変調（ＡＭ）及びステレオ差情報（Ｌ−Ｒ）を表わす位
相変調（ＰＭ）を有するような一両立性ＡＭステレオ高
周波放送信号を受信できる受信器に使用されるステレオ
信号デコーダに係る。
のキャリアが、ステレオ和情報（Ｌ十Ｒ）を表わす振幅
変調（ＡＭ）及びステレオ差情報（Ｌ−Ｒ）を表わす位
相変調（ＰＭ）を有するような一両立性ＡＭステレオ高
周波放送信号を受信できる受信器に使用されるステレオ
信号デコーダに係る。
従来の技術
本出願人の米国特許第４，０１８，９９４号においては
、上記形式の独立側波帯（ＩＳＢ）ＡＭステレオ放送信
号からＬ及びＲ情報を取り出すＡＭステレオ受信器が開
示されている。このようなＩＳＢ信号においては、左（
Ｌ、）ステレオ情報が主として合成変調ＲＦ倍信号下方
の側波帯で送信され、そして右（Ｒ）ステレオ蹟報が主
として合成ＲＦ倍信号上方の側波帯で送信される。これ
は、送信器においてＬ＋Ｒ及びＬ−Ｒ変調信号でＲＦキ
ャリアを各々振幅変調及び位相変調する前にこれらの変
調信号間に９０’位相関係を与えることによって得られ
る。１つの形式のＩＳＢ受信器においては、復調された
Ｌ＋Ｒ信号とＬ−Ｒ信号との間に対応する９０”位相差
を与えてからこれら信号をマトリクスに入れ、Ｌ及びＲ
の出力信号を形成する。上記特許第４，０１８，９９４
号の開示を参考としてここに取り上げる。
、上記形式の独立側波帯（ＩＳＢ）ＡＭステレオ放送信
号からＬ及びＲ情報を取り出すＡＭステレオ受信器が開
示されている。このようなＩＳＢ信号においては、左（
Ｌ、）ステレオ情報が主として合成変調ＲＦ倍信号下方
の側波帯で送信され、そして右（Ｒ）ステレオ蹟報が主
として合成ＲＦ倍信号上方の側波帯で送信される。これ
は、送信器においてＬ＋Ｒ及びＬ−Ｒ変調信号でＲＦキ
ャリアを各々振幅変調及び位相変調する前にこれらの変
調信号間に９０’位相関係を与えることによって得られ
る。１つの形式のＩＳＢ受信器においては、復調された
Ｌ＋Ｒ信号とＬ−Ｒ信号との間に対応する９０”位相差
を与えてからこれら信号をマトリクスに入れ、Ｌ及びＲ
の出力信号を形成する。上記特許第４，０１８，９９４
号の開示を参考としてここに取り上げる。
本出願人の米国特許第４．Ｑｊ８，９９４号に開示され
た受信器は、複数の個々の電子回路部品で構成されるも
のとして示されており、ステレオデコーダに歪打ち消し
技術を使用したことにより受信ＡＭステレオ信号の低歪
デコードを果たす。
た受信器は、複数の個々の電子回路部品で構成されるも
のとして示されており、ステレオデコーダに歪打ち消し
技術を使用したことにより受信ＡＭステレオ信号の低歪
デコードを果たす。
この技術の１つの特徴によれば、受信した合成中間周波
（ＩＦ）ＩＳＢ信号が、復調された（Ｌ十Ｒ）信号の関
数として逆に振幅変調される。これにより生じる変形Ｉ
Ｆ倍信号、ＰＬＬ構成体で発生されたＩＦ基準信号と共
に同期直角位相検出器へ送られ、位相変調が復調されて
、歪補正された（Ｌ−Ｒ）信号が形成される。Ｌ＋Ｒ及
びＬ−Ｒ信号は、一対の９０°位相差回路網に送られ、
次いで、マトリクスに入れられて、左（Ｌ）及び右（Ｒ
）のステレオ音声出力信号が発生される。
（ＩＦ）ＩＳＢ信号が、復調された（Ｌ十Ｒ）信号の関
数として逆に振幅変調される。これにより生じる変形Ｉ
Ｆ倍信号、ＰＬＬ構成体で発生されたＩＦ基準信号と共
に同期直角位相検出器へ送られ、位相変調が復調されて
、歪補正された（Ｌ−Ｒ）信号が形成される。Ｌ＋Ｒ及
びＬ−Ｒ信号は、一対の９０°位相差回路網に送られ、
次いで、マトリクスに入れられて、左（Ｌ）及び右（Ｒ
）のステレオ音声出力信号が発生される。
上記形式のＡＭステレオ受信器を構成する際には、必要
な回路機能の全部又はその多くを組み込んだ単一の特注
生産ＩＣを用いてステレオデコーダを実施することが所
望される。これは、所要のスペース、電力、冷却容量及
び重量を相当に減少するが、このような特注ＩＣを設計
及び生産するのに要する投下資本及び時間が甚だしいも
のとなる。それ故、これとは別に、既存の低コストの容
易に入手できるＩＣを、非常に少数の個別回路部品しか
必要としないＡＭステレオデコーダ構成の基礎として使
用できることも所望される。
な回路機能の全部又はその多くを組み込んだ単一の特注
生産ＩＣを用いてステレオデコーダを実施することが所
望される。これは、所要のスペース、電力、冷却容量及
び重量を相当に減少するが、このような特注ＩＣを設計
及び生産するのに要する投下資本及び時間が甚だしいも
のとなる。それ故、これとは別に、既存の低コストの容
易に入手できるＩＣを、非常に少数の個別回路部品しか
必要としないＡＭステレオデコーダ構成の基礎として使
用できることも所望される。
又、連続的に同調できるステレオ受信器に不所望な同調
特性を介入しないようなＰＬＬ構成を用いて簡単なデコ
ーダを実施できることも所望される。これは、一般に、
受信器を最初に成るステレオ局に同調する間にデコーダ
のＬ−Ｒ信号路に成る形式のミューティング作用を必要
とする。
特性を介入しないようなＰＬＬ構成を用いて簡単なデコ
ーダを実施できることも所望される。これは、一般に、
受信器を最初に成るステレオ局に同調する間にデコーダ
のＬ−Ｒ信号路に成る形式のミューティング作用を必要
とする。
発明の目的
そこで５、本発明の目的は、既存の低コストＩＣを新規
なやり方で用いてその所期の機能とは異なった機能を実
行するような簡単化されたＡＭステレオ信号デコーダを
提供することである。
なやり方で用いてその所期の機能とは異なった機能を実
行するような簡単化されたＡＭステレオ信号デコーダを
提供することである。
本発明の別の目的は、新規な２モ一ドＰＬＬ構成体を組
み込んでいて、このＰＬＬがＩＦ信号キャリア成分に対
してロックされるまでは広いプルインレンジを有しそし
てその後ＰＬＬが受信キャリアに対してロックされたま
＼である間は狭いホールドインレンジを有するようなＡ
Ｍステレオ信号デコーダを提供することである。又、こ
のＰＬＬ構成体は、デコーダがステレオ情報を適切にデ
コードする状態にある時にステレオ差信号を出力できる
ようにする。
み込んでいて、このＰＬＬがＩＦ信号キャリア成分に対
してロックされるまでは広いプルインレンジを有しそし
てその後ＰＬＬが受信キャリアに対してロックされたま
＼である間は狭いホールドインレンジを有するようなＡ
Ｍステレオ信号デコーダを提供することである。又、こ
のＰＬＬ構成体は、デコーダがステレオ情報を適切にデ
コードする状態にある時にステレオ差信号を出力できる
ようにする。
本発明の更に別の目的は、最初にステレオ放送に同調さ
れた時に受信器がモノラルモードで作動し、その後、選
択された認知できる遅延の後に、ステレオモードに変化
するような新規な「ステレオ・ブルーム」°機能を組み
込んだＡＭステレオ信号デコーダを提供することである
。
れた時に受信器がモノラルモードで作動し、その後、選
択された認知できる遅延の後に、ステレオモードに変化
するような新規な「ステレオ・ブルーム」°機能を組み
込んだＡＭステレオ信号デコーダを提供することである
。
発明の構成
本発明の１つの特徴によれば、モノラル及びステレオ受
信モードで作動することのできる改良されたステレオラ
ジオ受信器が提供される。このような受信器においては
、受信器が受信信号からステレオ情報を適切にデコード
してこれを表わす制御信号を発生する状態にあるかどう
かを決定する手段が設けられている。又、査信器は、制
御信号に応答して受信器におけるデコードされたステレ
オ情報の変換を制御する手段も備えており、これは、受
信器がステレオ情報を適切にデコードする状態にあるこ
とを制御信号が指示した後の成る選択された認知できる
時間にこのような変換を行なえるようにする。このよう
な受信器は、最初、成る局に同調された時にモノラルモ
ードで作動し、その後、ステレオモードに切り換る。
信モードで作動することのできる改良されたステレオラ
ジオ受信器が提供される。このような受信器においては
、受信器が受信信号からステレオ情報を適切にデコード
してこれを表わす制御信号を発生する状態にあるかどう
かを決定する手段が設けられている。又、査信器は、制
御信号に応答して受信器におけるデコードされたステレ
オ情報の変換を制御する手段も備えており、これは、受
信器がステレオ情報を適切にデコードする状態にあるこ
とを制御信号が指示した後の成る選択された認知できる
時間にこのような変換を行なえるようにする。このよう
な受信器は、最初、成る局に同調された時にモノラルモ
ードで作動し、その後、ステレオモードに切り換る。
本発明の別の特徴によれば、制御信号応答手段は、ステ
レオ情報デコーダの１部分である位相固定ループ（Ｐ
Ｌ Ｌ）のインピーダンスも変える。
レオ情報デコーダの１部分である位相固定ループ（Ｐ
Ｌ Ｌ）のインピーダンスも変える。
この変化により、ＰＬＬは、送られたＩＦＦ信号のキャ
リアに対してロックされるまで第１のモードで作動せし
められそして上記の選択された時間インターバルの後に
第２の別のモードで作動されるだけでなく、デコードさ
れたステレオ情報の変換も制御される。
リアに対してロックされるまで第１のモードで作動せし
められそして上記の選択された時間インターバルの後に
第２の別のモードで作動されるだけでなく、デコードさ
れたステレオ情報の変換も制御される。
本発明の更に別の特徴によれば、上記の特性を有する受
信器は、既存の一般の音声及び周波数デコーダ集積回路
を用いて実施される。
信器は、既存の一般の音声及び周波数デコーダ集積回路
を用いて実施される。
本発明は、左及び右のステレオ情報が各々下方の側波帯
及び上方の側波帯に主として含まれたような独立側波帯
信号であるＡＭステレオ信号の復調に対して特に有用で
ある。
及び上方の側波帯に主として含まれたような独立側波帯
信号であるＡＭステレオ信号の復調に対して特に有用で
ある。
本発明及びその更に別の目的を更によく理解するために
、添付図面を参照して本発明の実施例を以下に詳細に説
明する。尚、本発明の範囲は、特許請求の範囲に規定す
る。
、添付図面を参照して本発明の実施例を以下に詳細に説
明する。尚、本発明の範囲は、特許請求の範囲に規定す
る。
実施例
第１図は、本発明による簡単化されたＡＭステレオデコ
ーダ１０の回路図である。第１図に示された特定のデコ
ーダは、独立側波帯（ＩＳＢ）ＡＭステレオ信号をデコ
ードするように構成されている。然し乍ら、本発明は、
Ｌ＋Ｒ情報を表わす振幅変調、及びＬ−Ｒ情報を表わす
例えば位相又は周波数変調である角度変調を含む他の形
式のＡＭステレオ信号をデコードするのに適しているデ
コーダの構成にも利用できる。
ーダ１０の回路図である。第１図に示された特定のデコ
ーダは、独立側波帯（ＩＳＢ）ＡＭステレオ信号をデコ
ードするように構成されている。然し乍ら、本発明は、
Ｌ＋Ｒ情報を表わす振幅変調、及びＬ−Ｒ情報を表わす
例えば位相又は周波数変調である角度変調を含む他の形
式のＡＭステレオ信号をデコードするのに適しているデ
コーダの構成にも利用できる。
第１図に示されたデコーダの中心部は、″５６７”）−
−ン検出器として知られている既存の低コストＩＣであ
り、これは、シグネチックス（ＮＥ、４８ Ｅ ５６７
）、、、ナショナル・セミコンダクタ（ＬＭ５６７）等
を含む多数の製造業者から入手できる。”５６７”ＩＣ
は、トーン及び周波数デコーダとして使用きれるもので
あるが、本発明では、このＩＣを、合成中間周波（ＩＦ
）ＡＭステレオ信号の位相変調成分の検出用として新規
に使用するものである。
−ン検出器として知られている既存の低コストＩＣであ
り、これは、シグネチックス（ＮＥ、４８ Ｅ ５６７
）、、、ナショナル・セミコンダクタ（ＬＭ５６７）等
を含む多数の製造業者から入手できる。”５６７”ＩＣ
は、トーン及び周波数デコーダとして使用きれるもので
あるが、本発明では、このＩＣを、合成中間周波（ＩＦ
）ＡＭステレオ信号の位相変調成分の検出用として新規
に使用するものである。
”５６７”ＩＣは、位相固定ループ（Ｐ Ｌ Ｌ）２０
と、直角位相検出器２２と、増巾器２４と、出力トラン
ジスタ２５とを含む。このＩＣの詳細な説明については
、この形式のＩＣの多数の製造業者が出版してＣ）る技
術、文献を参照されたい。
と、直角位相検出器２２と、増巾器２４と、出力トラン
ジスタ２５とを含む。このＩＣの詳細な説明については
、この形式のＩＣの多数の製造業者が出版してＣ）る技
術、文献を参照されたい。
第１図に示されたデコーダは、振幅変調及び位相変調が
合成された受信ＲＦ信号を、これに対応するＩＦ倍信号
周波数変換するようなＡＭステレオ受信器に使用するも
のとして構成されている。
合成された受信ＲＦ信号を、これに対応するＩＦ倍信号
周波数変換するようなＡＭステレオ受信器に使用するも
のとして構成されている。
送られたＩＦ合成信号は、７５６７”ＩＣの端子３へ部
品Ｒ１，Ｃ１，Ｃ２を経て接続される。このＩＣ内では
、ＩＦ合成信号がＰＬＬ２０の入力へ接続され、このＰ
ＬＬは、受信した合成ＩＦ倍信号キャリア成分に対して
周波数が固定されると共に位相が同期される基準信号を
発生する。ＰＬＬ２０は、第２図に詳細に示されている
。外部回路部品Ｒ’１２及びＣ１０は、第１図のデコー
ダが使用された受信器のＩＦ周波数に一致する自走周波
数をもたせるようにＰＬＬの発振器２０ａを同調するた
めのもので′ある。典型的に、このＩＦ周波数は、成る
自動車用受信器では４５０ＫＨｚもしくは２６０ＫＨｚ
程度である。実際には、発振器２０ａは、互いに実質的
に直角位相の一対の出力信号を発生する。
品Ｒ１，Ｃ１，Ｃ２を経て接続される。このＩＣ内では
、ＩＦ合成信号がＰＬＬ２０の入力へ接続され、このＰ
ＬＬは、受信した合成ＩＦ倍信号キャリア成分に対して
周波数が固定されると共に位相が同期される基準信号を
発生する。ＰＬＬ２０は、第２図に詳細に示されている
。外部回路部品Ｒ’１２及びＣ１０は、第１図のデコー
ダが使用された受信器のＩＦ周波数に一致する自走周波
数をもたせるようにＰＬＬの発振器２０ａを同調するた
めのもので′ある。典型的に、このＩＦ周波数は、成る
自動車用受信器では４５０ＫＨｚもしくは２６０ＫＨｚ
程度である。実際には、発振器２０ａは、互いに実質的
に直角位相の一対の出力信号を発生する。
位相固定ループ２０は、その制御ループに同期検出器２
０ｂを含む。この検出器２０ｂからの出力信号は、ＩＣ
の端子２からも取り出せる。ＰＬＬ２０が固定されると
、この信号のＡＣ成分は、送られたＩＦ倍信号、ＰＬＬ
の発振器で発生された基準信号−これは送られたＩＦ倍
信号キャリアの位相と直角位相関係にある−との間の位
相ずれに対応する。従って、端子２に現われる信号は。
０ｂを含む。この検出器２０ｂからの出力信号は、ＩＣ
の端子２からも取り出せる。ＰＬＬ２０が固定されると
、この信号のＡＣ成分は、送られたＩＦ倍信号、ＰＬＬ
の発振器で発生された基準信号−これは送られたＩＦ倍
信号キャリアの位相と直角位相関係にある−との間の位
相ずれに対応する。従って、端子２に現われる信号は。
ＰＬＬの預振器２０ａと送られたＩＦ倍信号キャリア周
波数との間の位相ずれに対応する低周波成分に加えて、
送られたＩＦ倍信号位相変調に対応する音声周波数振幅
成分を有する。低周波成分は。
波数との間の位相ずれに対応する低周波成分に加えて、
送られたＩＦ倍信号位相変調に対応する音声周波数振幅
成分を有する。低周波成分は。
発振器２０ａを、ＩＣピン３に送られるＩＦ倍信号キャ
リアと位相固定状態に保つようにＰＬＬの制御ループに
使用される。ＩＦ倍信号例えばＩＳＢ ＡＭステレオ信
号である場合には、同期検出器２０ｂが、送られた合成
ＩＦ倍信号対して直角位相検出器として動作するので、
ＩＣピン２に現われる音声周波数成分は、受信信号のＬ
−Ｒ即ちステレオ差信号情報を表わす。
リアと位相固定状態に保つようにＰＬＬの制御ループに
使用される。ＩＦ倍信号例えばＩＳＢ ＡＭステレオ信
号である場合には、同期検出器２０ｂが、送られた合成
ＩＦ倍信号対して直角位相検出器として動作するので、
ＩＣピン２に現われる音声周波数成分は、受信信号のＬ
−Ｒ即ちステレオ差信号情報を表わす。
ＰＬＬ２０の発振器２０ａによって発生される第２のＩ
Ｆ基準信号は、同期検出器２２に送られる。ＰＬＬが固
定されると、この基準信号は、送られたＩＦ倍信号キャ
リアと同位相になる。それ故、検出器２２は、送られた
合成ＩＦ倍信号同相成分を表わす出力信号を発生する。
Ｆ基準信号は、同期検出器２２に送られる。ＰＬＬが固
定されると、この基準信号は、送られたＩＦ倍信号キャ
リアと同位相になる。それ故、検出器２２は、送られた
合成ＩＦ倍信号同相成分を表わす出力信号を発生する。
この出力信号は、スレッシュホールド増巾器２４及び出
力トランジスタ２５に送られ、このトランジスタ２５は
、ＰＬＬ発振器が上記の送られたＩＦ倍信号キャリア周
波数に固定された時を示す２進制御信号をＩＣのピン８
に与える。
力トランジスタ２５に送られ、このトランジスタ２５は
、ＰＬＬ発振器が上記の送られたＩＦ倍信号キャリア周
波数に固定された時を示す２進制御信号をＩＣのピン８
に与える。
キャパシタＣ７は、増巾器２４に送られた位相検出され
た信号の低域フィルタとして働くと共に、ピン８に現わ
れる出力信号の急速なオン／オフ切り換えに防止するよ
うに働く。このような切り換えは、受信器を成るＡＭ放
送局に最初に同調する間に生じる。というのは、この時
には、同調検出器２２から過渡信号が出方されるからで
ある。
た信号の低域フィルタとして働くと共に、ピン８に現わ
れる出力信号の急速なオン／オフ切り換えに防止するよ
うに働く。このような切り換えは、受信器を成るＡＭ放
送局に最初に同調する間に生じる。というのは、この時
には、同調検出器２２から過渡信号が出方されるからで
ある。
キャパシタＣ６は、抵抗Ｒ１３，Ｒ１４，Ｒ１５、キャ
パシタＣ１ｌ、Ｃ１２及び演算増巾器Ａ２と共に、ＰＬ
Ｌ２０の同期検出器２０ｂの出力からの信号に対する低
域フィルタを構成する。
パシタＣ１ｌ、Ｃ１２及び演算増巾器Ａ２と共に、ＰＬ
Ｌ２０の同期検出器２０ｂの出力からの信号に対する低
域フィルタを構成する。
これらの素子によってＩＣの端子２に現われる実効イン
ピーダンスは、ＦＥＴトランジスタＱ２を制御すること
によって変えることができる。これは、以下で述べるよ
うにＰＬＬの応答特性に影響を与える。
ピーダンスは、ＦＥＴトランジスタＱ２を制御すること
によって変えることができる。これは、以下で述べるよ
うにＰＬＬの応答特性に影響を与える。
トランジスタＱ３は、これに関連した抵抗Ｒ８，Ｒ９，
ＲＩＯ及びＲ１１、並びにキャパシタＣ８と共に、ＩＣ
のピン８からの出力である２進制御信号に対して反転及
び時間遅延作用を与える。
ＲＩＯ及びＲ１１、並びにキャパシタＣ８と共に、ＩＣ
のピン８からの出力である２進制御信号に対して反転及
び時間遅延作用を与える。
トランジスタＱ ３．は、ピン８に現われる２進信号が
高レベルであってＰＬＬがまだ固定されていないことを
示す時に、「オンＪ即ち導通する。この「オン」状態に
おいては、トランジスタＱ３は、トランジスタＱ２のゲ
ートをアースし、トランジスタＱ２を非導通にする。端
子８に現われる２進信号が低レベルになってＰＬＬが固
定されたことを示す時には、トランジスタＱ３がオフに
なり、キャパシタＣ８が抵抗Ｒ９，ＲＩＯ及びＲ１１を
経て充電を開始する。キャパシタＣ８並びに抵抗Ｒ９，
ＲＩＯ及びＲ１１は、遅延回路として働き、これら素子
の値を選択することによって決定された成る選択された
時間の後にのみ、ＦＥＴＱ２をオンにするに充分な電圧
がＱ２（７ｐゲート入力に現われる。ここに示す好まし
い実施例では、これら素子の値は、上記時間が１秒程度
になるように選択されるが、この時間は、必要に応じて
これより長かくでも短かくてもよい。第１図に示す構成
では、ＦＥＴトランジスタＱ２の制御により、ＰＬＬの
最初に固定中にステレオ差信号変換キャンネルが音声ミ
ューティングされると共に、ＩＣの端子２に可変インピ
ーダンスが与えられる。
高レベルであってＰＬＬがまだ固定されていないことを
示す時に、「オンＪ即ち導通する。この「オン」状態に
おいては、トランジスタＱ３は、トランジスタＱ２のゲ
ートをアースし、トランジスタＱ２を非導通にする。端
子８に現われる２進信号が低レベルになってＰＬＬが固
定されたことを示す時には、トランジスタＱ３がオフに
なり、キャパシタＣ８が抵抗Ｒ９，ＲＩＯ及びＲ１１を
経て充電を開始する。キャパシタＣ８並びに抵抗Ｒ９，
ＲＩＯ及びＲ１１は、遅延回路として働き、これら素子
の値を選択することによって決定された成る選択された
時間の後にのみ、ＦＥＴＱ２をオンにするに充分な電圧
がＱ２（７ｐゲート入力に現われる。ここに示す好まし
い実施例では、これら素子の値は、上記時間が１秒程度
になるように選択されるが、この時間は、必要に応じて
これより長かくでも短かくてもよい。第１図に示す構成
では、ＦＥＴトランジスタＱ２の制御により、ＰＬＬの
最初に固定中にステレオ差信号変換キャンネルが音声ミ
ューティングされると共に、ＩＣの端子２に可変インピ
ーダンスが与えられる。
トランジスタＱ２が非導通である時（ＰＬＬ２０が固定
されていない間）に、復調されたステレオ差（Ｌ−Ｒ）
情報が取り出されるＩＣのピン２と、増巾器Ａ２との間
にトランジスタＱ２を接続するというやり方により、こ
の時間中にこのステレオ差信号がミューティングされる
。次いで、検出器２２がＰＬＬ２０の固定状態を感知す
ると、これが、ピン８からの２進信号の状態変化によっ
て指示される。この状態変化は、前記の遅延回路によっ
て遅延され、その後、ゲートトランジスタＱ２を導通状
態にする。これにより、ＩＣのピン２からのステレオ差
信号（Ｌ−Ｒ）成分を、ＡＣ結合キャパシタＣｌ２（大
きな値のキャパシタンスを有する）及び演算増巾器Ａ２
（信号はその反転（＝）入力に接続される）の組合せ体
を介して移相回路網３５へ結合させることによってステ
レオ差信号変換路が作動可能にされ−る。これにより、
これも又ＩＣのピン２に現われる低周波ＰＬＬ制御成分
に対する実質的なアースも防止される。増巾されたＬ−
Ｒ信号は、回路網３５で移相され、和の回路４５及び差
の回路５０に送られ、ここで、移相されたＬ＋Ｒ信号と
結合されて、ステレオＬ及びＲ音声出力信号が形成され
る。
されていない間）に、復調されたステレオ差（Ｌ−Ｒ）
情報が取り出されるＩＣのピン２と、増巾器Ａ２との間
にトランジスタＱ２を接続するというやり方により、こ
の時間中にこのステレオ差信号がミューティングされる
。次いで、検出器２２がＰＬＬ２０の固定状態を感知す
ると、これが、ピン８からの２進信号の状態変化によっ
て指示される。この状態変化は、前記の遅延回路によっ
て遅延され、その後、ゲートトランジスタＱ２を導通状
態にする。これにより、ＩＣのピン２からのステレオ差
信号（Ｌ−Ｒ）成分を、ＡＣ結合キャパシタＣｌ２（大
きな値のキャパシタンスを有する）及び演算増巾器Ａ２
（信号はその反転（＝）入力に接続される）の組合せ体
を介して移相回路網３５へ結合させることによってステ
レオ差信号変換路が作動可能にされ−る。これにより、
これも又ＩＣのピン２に現われる低周波ＰＬＬ制御成分
に対する実質的なアースも防止される。増巾されたＬ−
Ｒ信号は、回路網３５で移相され、和の回路４５及び差
の回路５０に送られ、ここで、移相されたＬ＋Ｒ信号と
結合されて、ステレオＬ及びＲ音声出力信号が形成され
る。
従って、第１図の受信器を最初にＡＭステレオ局に同調
した時には、この受信器は、ＰＬＬ２０が受信信号のＩ
Ｆキャリア周波数に固定されるまで、モノラル受信モー
ドで動作する。次いで、素子Ｃ８，Ｒ９，ＲＩＯ，Ｒ１
１より成る遅延下位底で決定された選択された遅延の後
に、受信器は、ステレオ動作モードに変る。この遅延を
明らかに認知できる程長くした場合には、ステレオ動作
に対するこの意図的な遅延は、受信器の動作がモノラル
からステレオに切り換る時に聞こえる音がより充分なも
のになる（いっばいになる）という点で、「ステレオ・
ブルーム（ステレオ開始）」と称する。所望ならば、モ
ノラルからステレオへの切り換えを急激に行なうが或い
はゆっくりと滑らかに行なうかのいずれかにするように
、切り換えの速さを制御できる。
した時には、この受信器は、ＰＬＬ２０が受信信号のＩ
Ｆキャリア周波数に固定されるまで、モノラル受信モー
ドで動作する。次いで、素子Ｃ８，Ｒ９，ＲＩＯ，Ｒ１
１より成る遅延下位底で決定された選択された遅延の後
に、受信器は、ステレオ動作モードに変る。この遅延を
明らかに認知できる程長くした場合には、ステレオ動作
に対するこの意図的な遅延は、受信器の動作がモノラル
からステレオに切り換る時に聞こえる音がより充分なも
のになる（いっばいになる）という点で、「ステレオ・
ブルーム（ステレオ開始）」と称する。所望ならば、モ
ノラルからステレオへの切り換えを急激に行なうが或い
はゆっくりと滑らかに行なうかのいずれかにするように
、切り換えの速さを制御できる。
トランジスタＱ２によって行なわれる更に別の機能は、
端子２に現われる負荷インピーダンスを変えることであ
り、これは、ＰＬＬの制御ループの時定数を変えること
によってＰＬＬ２０の応答特性を変える。ＰＬＬがＩＦ
信号のキャリア周波数に固定されるまで、ＩＣのピン２
に現われる信号が振動し、キャパシタＣ６，Ｃ１ｌ、Ｃ
１２及び抵抗Ｒ１３，Ｒ１４，Ｒ１５より成る回路網は
、ＩＣのピン２に比較的高いインピーダンスを与える。
端子２に現われる負荷インピーダンスを変えることであ
り、これは、ＰＬＬの制御ループの時定数を変えること
によってＰＬＬ２０の応答特性を変える。ＰＬＬがＩＦ
信号のキャリア周波数に固定されるまで、ＩＣのピン２
に現われる信号が振動し、キャパシタＣ６，Ｃ１ｌ、Ｃ
１２及び抵抗Ｒ１３，Ｒ１４，Ｒ１５より成る回路網は
、ＩＣのピン２に比較的高いインピーダンスを与える。
ＰＬＬ２０が固゛定された時は、トランジスタＱ２が導
通状態となり、これは、ＩＣのピン２に現われるインピ
ーダンスを変え、ＰＬＬのトラッキング応答が以前より
ゆっくりとなるようにＰＬＬの時定数をより長くする。
通状態となり、これは、ＩＣのピン２に現われるインピ
ーダンスを変え、ＰＬＬのトラッキング応答が以前より
ゆっくりとなるようにＰＬＬの時定数をより長くする。
その結果、ＰＬＬ２０は、２つのモードで動作する。第
１のモードでは、ＰＬＬ２０は、信号収集性能を良くす
るために帯域中がより広くされ時定数がより殖＜され（
ループがまだ固定されていない時）、そして第２のモー
ドでは、ＰＬＬは、ステレオデコーダの通常の動作中に
ノイズに対する感度を下げるために帯域ｌ」が狭く時定
数が長くされる（ループが固定された時）。
１のモードでは、ＰＬＬ２０は、信号収集性能を良くす
るために帯域中がより広くされ時定数がより殖＜され（
ループがまだ固定されていない時）、そして第２のモー
ドでは、ＰＬＬは、ステレオデコーダの通常の動作中に
ノイズに対する感度を下げるために帯域ｌ」が狭く時定
数が長くされる（ループが固定された時）。
第８図は、第１図のＩＣピン８とＦＥＴ）−ランジスタ
Ｑ２のゲート端子との間の接続に対する別の回路を示す
。第３図の回路では、トランジスタＱ２をオンにするた
めに端子８がらの信号出力が遅延されるが、ＰＬＬ２０
が固定されながっだ時にはトランジスタＱ２が急速にオ
フにされる。
Ｑ２のゲート端子との間の接続に対する別の回路を示す
。第３図の回路では、トランジスタＱ２をオンにするた
めに端子８がらの信号出力が遅延されるが、ＰＬＬ２０
が固定されながっだ時にはトランジスタＱ２が急速にオ
フにされる。
ＩＣピン８の出力は、 、Ｐ Ｌ Ｌ ２０が固定され
る前は高レベルであり、ダイオードＤ１を経てキャパシ
タＣ１３を充電する。ＰＬＬが固定さハタ時には、ピン
８は低電圧レベル、はシアースレベルになり、キャパシ
タＣ１３は抵抗Ｒ２１及びＲ２２を経てゆっくりと放電
する。ピン８の出力が高レベル状態である時は、差動増
巾器Ａ４の出力が低レベルとなり、トランジスタＱ２が
非導通状態になる。ピン８が低レベル状態になった時は
、増巾器Ａ４の出力がキャパシタＣ１３の放電につれて
ゆっくりと増加する。ピン８が再び高レベル状態になっ
た時には、ＰＬＬの位相固定状態が失われているため、
キャパシタＣ１３は抵抗Ｒ２０及びダイオードＤ１を経
て急激に充電する。従って、第３図に示す回路は、ＩＣ
ピン８の出力が高レベル２進状態から低レベル２進状態
へ変化するのに応答してトランジスタＱ２のゲートにゆ
っくりと増加する電圧レベルを与える。このゆっくりと
増加するゲート電圧は、ＦＥＴトランジスタＱ２のオン
切り換えを遅らせ、従って、ステレオ差信号チャンネル
の差動可能化を遅らせ、これにより、「ステレオ・ブル
ーム」作用を与える。次いで、ＰＬＬの固定状態が失わ
れた時には、ＩＣピン８からの出力が低レベルから高レ
ベルへ変化し、増巾器Ａ４の出力が急激に低下するため
、トランジスタＱ２が急激にオフにされ、即ち急激に非
導通状態になる。これにより、ＰＬＬの固定状態が失わ
れると、ステレオ差信号チャンネルが迅速にミューティ
ングされる。
る前は高レベルであり、ダイオードＤ１を経てキャパシ
タＣ１３を充電する。ＰＬＬが固定さハタ時には、ピン
８は低電圧レベル、はシアースレベルになり、キャパシ
タＣ１３は抵抗Ｒ２１及びＲ２２を経てゆっくりと放電
する。ピン８の出力が高レベル状態である時は、差動増
巾器Ａ４の出力が低レベルとなり、トランジスタＱ２が
非導通状態になる。ピン８が低レベル状態になった時は
、増巾器Ａ４の出力がキャパシタＣ１３の放電につれて
ゆっくりと増加する。ピン８が再び高レベル状態になっ
た時には、ＰＬＬの位相固定状態が失われているため、
キャパシタＣ１３は抵抗Ｒ２０及びダイオードＤ１を経
て急激に充電する。従って、第３図に示す回路は、ＩＣ
ピン８の出力が高レベル２進状態から低レベル２進状態
へ変化するのに応答してトランジスタＱ２のゲートにゆ
っくりと増加する電圧レベルを与える。このゆっくりと
増加するゲート電圧は、ＦＥＴトランジスタＱ２のオン
切り換えを遅らせ、従って、ステレオ差信号チャンネル
の差動可能化を遅らせ、これにより、「ステレオ・ブル
ーム」作用を与える。次いで、ＰＬＬの固定状態が失わ
れた時には、ＩＣピン８からの出力が低レベルから高レ
ベルへ変化し、増巾器Ａ４の出力が急激に低下するため
、トランジスタＱ２が急激にオフにされ、即ち急激に非
導通状態になる。これにより、ＰＬＬの固定状態が失わ
れると、ステレオ差信号チャンネルが迅速にミューティ
ングされる。
第１図の回路図に示された特定のデコーダは、独立側波
帯即ちＩＳＢのＡＭステレオ信号を復調するように構成
される。この回路は、前記した本出願人の米国特許に開
示された技術により合成工Ｆ信号を逆変調するように構
成されたＦＥＴ ｌ−ランジスタＱ１を含んでいる。こ
の回路は、更に、 ゛ステレオ音声出力信号り及びＲが
形成される和及び差のマトリクス回路４５及び５ｏにお
いてステレオ和及び差信号が結合される前に、これら信
号間に９０°の相対位相差を与えるように構成された移
相回路網３５及び４ｏを含んでいる。第１図の回路では
１合成ＩＦ信号が入力端子１２へ送られ、ステレオ和情
報（Ｌ 十Ｒ）を含む振幅復調された音声周波数（Ａ
Ｆ）信号が入力端子１４に送られる。この信号は、例え
ば、一般の包絡線検出器を用いて合成ＩＦ倍信号ら得ら
れたものである。
帯即ちＩＳＢのＡＭステレオ信号を復調するように構成
される。この回路は、前記した本出願人の米国特許に開
示された技術により合成工Ｆ信号を逆変調するように構
成されたＦＥＴ ｌ−ランジスタＱ１を含んでいる。こ
の回路は、更に、 ゛ステレオ音声出力信号り及びＲが
形成される和及び差のマトリクス回路４５及び５ｏにお
いてステレオ和及び差信号が結合される前に、これら信
号間に９０°の相対位相差を与えるように構成された移
相回路網３５及び４ｏを含んでいる。第１図の回路では
１合成ＩＦ信号が入力端子１２へ送られ、ステレオ和情
報（Ｌ 十Ｒ）を含む振幅復調された音声周波数（Ａ
Ｆ）信号が入力端子１４に送られる。この信号は、例え
ば、一般の包絡線検出器を用いて合成ＩＦ倍信号ら得ら
れたものである。
入力ステレオ和信号は、増巾器Ａ１に送られ、その出力
は、ＦＥＴＱＩのゲート端子及び移相回路網４０の入力
に交流結合される。入力増巾器Ａ１は、電圧源Ｖｃｃと
アースとの間に接続された抵抗Ｒ３及びＲ４より成る電
圧分割器から基準電圧を受ける。又、増巾器Ａ１は、フ
ィードバック抵抗Ｒ５も有している。
は、ＦＥＴＱＩのゲート端子及び移相回路網４０の入力
に交流結合される。入力増巾器Ａ１は、電圧源Ｖｃｃと
アースとの間に接続された抵抗Ｒ３及びＲ４より成る電
圧分割器から基準電圧を受ける。又、増巾器Ａ１は、フ
ィードバック抵抗Ｒ５も有している。
ＦＥＴＱＩは、キャパシタｃ１と０２との間のＩＦ入力
リードに接続されたドレイン端子を有する。そのソース
端子は、キャパシタＣ５によってバイパスされた可変抵
抗Ｒ７を経て供給電圧源Ｖｃｃに接続される。その結果
、Ｑｌは、そのドレイン端子に現われる合成ＩＦ倍信号
対して可変インピーダンスを与える。このインピーダン
スは、ＦＥＴＱＩのゲートに送られたＬ＋Ｒ信号によっ
て制御されるので、キャパシタＣ１とＣ２との接続部に
現″われる合成ＩＦ倍信号、Ｌ＋Ｒが正しい位相で与え
られれば、Ｌ＋Ｒ信号によって逆捩幅変調されることに
なる。これは、前記し九本出願人の米国特許第４，０１
８，９９４号に開示された技術に基づいて歪打ち消し機
能を果たす。この逆変調された合成ＩＦ倍信号、次いで
、゛キャパシタＣ２を経てＩＣの入力ピン３に送られる
。
リードに接続されたドレイン端子を有する。そのソース
端子は、キャパシタＣ５によってバイパスされた可変抵
抗Ｒ７を経て供給電圧源Ｖｃｃに接続される。その結果
、Ｑｌは、そのドレイン端子に現われる合成ＩＦ倍信号
対して可変インピーダンスを与える。このインピーダン
スは、ＦＥＴＱＩのゲートに送られたＬ＋Ｒ信号によっ
て制御されるので、キャパシタＣ１とＣ２との接続部に
現″われる合成ＩＦ倍信号、Ｌ＋Ｒが正しい位相で与え
られれば、Ｌ＋Ｒ信号によって逆捩幅変調されることに
なる。これは、前記し九本出願人の米国特許第４，０１
８，９９４号に開示された技術に基づいて歪打ち消し機
能を果たす。この逆変調された合成ＩＦ倍信号、次いで
、゛キャパシタＣ２を経てＩＣの入力ピン３に送られる
。
第１図及び第３図に示した本発明の特定の実施例に用い
た種々の部品に対する値を一例として以下に示す。他の
値及び他の実施例も考えられることが当業者に分かろう
。
た種々の部品に対する値を一例として以下に示す。他の
値及び他の実施例も考えられることが当業者に分かろう
。
Ｒ１＝４．７Ｋ Ｃ１＝０．１μＦ
Ｒ２＝１６０Ｋ ’ Ｃ２＝２２ｐＦ
Ｒ３＝２０Ｋ Ｃ３＝０．１μＦ
Ｒ４＝２０Ｋ Ｃ４＝０．１μＦ
Ｒ５＝３３０Ｋ Ｃ３＝０．０４７μＦＲ６＝１６０Ｋ
Ｃ６＝０．０５μＦ Ｒ７＝１０Ｋ Ｃ７＝６．８μＦ ポテンシヨメータ Ｃ３＝１００μＦ Ｒ８＝２０Ｋ Ｃ９＝０．１μＦ Ｒ９＝３０Ｋ Ｃｌ０＝３３０ｐＦ Ｒ１０＝１００Ｋ Ｃ１１＝２．２μＦＲ１１＝１００
Ｃｌ２＝１５０ｕＦ Ｒ１２＝１０Ｋ （可変） Ｃ１３＝２２μＦＲ１３＝
ＩＫ Ａ１＝ＬＭ３５８ Ｒ１４＝ＩＫ Ａ２＝ＬＭ３２４ Ｒ１５＝１００ Ａ４＝ＬＭ３５８ Ｒ１６＝２Ｋ Ｄ１＝ＩＮ９１４ Ｒ１７＝２Ｋ Ｑ１＝ＦＥＴ２Ｎ５２４８Ｒ１Ｂ＝３９
Ｋ Ｑ２＝ＦＥＴ２Ｎ５２４８Ｒ２０＝４７０ ０３＝
２Ｎ３９０４ Ｒ２１＝２００Ｋ Ｒ２２＝６８０Ｋ ＴＣ＝” ５６７ ”Ｒ２３＝１５
０Ｋ Ｒ２４−、：５１０に 第１図の実施例は、受信した独立側波帯（工ＳＢ）ＡＭ
ステレオ信号をデコードするように特に構成されたもの
である。然し乍ら、ここに開示した位相復調技術、位相
固定ループ可変帯域技術、及びステレオ可能化、ステレ
オ・ブルーム及びミューティング技術を、他の形式のＡ
Ｍステレオ信号用デコーダにも一般に適用できることが
当業者に分かろう。従って、これらの技術は、他のＡＭ
ステレオシステム用として構成されたＡＭステレオ受信
器に使用することができる。
Ｃ６＝０．０５μＦ Ｒ７＝１０Ｋ Ｃ７＝６．８μＦ ポテンシヨメータ Ｃ３＝１００μＦ Ｒ８＝２０Ｋ Ｃ９＝０．１μＦ Ｒ９＝３０Ｋ Ｃｌ０＝３３０ｐＦ Ｒ１０＝１００Ｋ Ｃ１１＝２．２μＦＲ１１＝１００
Ｃｌ２＝１５０ｕＦ Ｒ１２＝１０Ｋ （可変） Ｃ１３＝２２μＦＲ１３＝
ＩＫ Ａ１＝ＬＭ３５８ Ｒ１４＝ＩＫ Ａ２＝ＬＭ３２４ Ｒ１５＝１００ Ａ４＝ＬＭ３５８ Ｒ１６＝２Ｋ Ｄ１＝ＩＮ９１４ Ｒ１７＝２Ｋ Ｑ１＝ＦＥＴ２Ｎ５２４８Ｒ１Ｂ＝３９
Ｋ Ｑ２＝ＦＥＴ２Ｎ５２４８Ｒ２０＝４７０ ０３＝
２Ｎ３９０４ Ｒ２１＝２００Ｋ Ｒ２２＝６８０Ｋ ＴＣ＝” ５６７ ”Ｒ２３＝１５
０Ｋ Ｒ２４−、：５１０に 第１図の実施例は、受信した独立側波帯（工ＳＢ）ＡＭ
ステレオ信号をデコードするように特に構成されたもの
である。然し乍ら、ここに開示した位相復調技術、位相
固定ループ可変帯域技術、及びステレオ可能化、ステレ
オ・ブルーム及びミューティング技術を、他の形式のＡ
Ｍステレオ信号用デコーダにも一般に適用できることが
当業者に分かろう。従って、これらの技術は、他のＡＭ
ステレオシステム用として構成されたＡＭステレオ受信
器に使用することができる。
本発明の好ましい実施例について特に図示して説明した
が１本発明の精神及び範囲から逸脱せずに多数の変更が
なされ得ることが当業者に理解されよう。
が１本発明の精神及び範囲から逸脱せずに多数の変更が
なされ得ることが当業者に理解されよう。
第１図は、本発明によるＡＭステレオデコーダの１形態
を示す回路図。 第２図は、第１図のＰＬＬ２０を詳細に示す機能ブロッ
ク図、そして 第３図は、第１図に示されたインターフェイス回路（Ｃ
３及びその関連部品）に代って第１図のＩＣに使用され
る別のインターフェイス回路の回路図である。 １０・・・ＡＭステレオデコーダ ２０・・・位相固定ループ（Ｐ Ｌ Ｌ）２０ａ・・・
発振器 ２０ｂ・・・同期検出器２２・・・直角−位相
検出器 ２４・・・増巾器 ２５・・・出力トランジスタ ３５．４０・・・移相回路網
を示す回路図。 第２図は、第１図のＰＬＬ２０を詳細に示す機能ブロッ
ク図、そして 第３図は、第１図に示されたインターフェイス回路（Ｃ
３及びその関連部品）に代って第１図のＩＣに使用され
る別のインターフェイス回路の回路図である。 １０・・・ＡＭステレオデコーダ ２０・・・位相固定ループ（Ｐ Ｌ Ｌ）２０ａ・・・
発振器 ２０ｂ・・・同期検出器２２・・・直角−位相
検出器 ２４・・・増巾器 ２５・・・出力トランジスタ ３５．４０・・・移相回路網
Claims (18)
- （１）モノラル及びステレオ受信モードで作動すること
のできるステレオラジオ受信器において、この受信器が
、受信信号からステレオ情報を適切にデコードして、こ
れを表わす制御信号を発生する状態にあるかどうかを決
定する手段と、上記制御信号に応答して上記受信器にお
けるデコードされたステレオ情報の変換を制御し、受信
器がステレオ情報を適切にデコードする状態にあること
が上記制御信号によって指示された後の成る選択された
認知可能な時間にこのような変換を行なえるようにする
手段とを具備し、これにより、受信器は、最初、成る局
に同調された時にモノラルモードで作動しそしてステレ
オモードに変ることを特徴とするステレオ受信器。 - （２）上記受信器は、これが成る局に同調された時に受
信中間周波（ＩＦ）信号のキャリア周波数に同期される
基準信号源と、ステレオ差信号変換チャンネルとを有し
ているステレオ情報デコーダを具備し、上記の決定手段
は、上記信号源が送られたＩＦ倍信号適切に同期された
時を検出する検出器であり、そして上記制御信号応答手
段は、上記信号変換チャンネルにおいてステレオ差信号
を変換できるようにする特許請求の範囲第（１）項に記
載のステレオ受信器。 - （３）上記制御信号応答手段は、上記基準信号源を、送
られたＩＦ倍信号キャリアに適切に固定されるまでは第
１のモードで作動させ、上記選択された時間間隔の後は
８第２の異なったモードで作動させるように、上記信号
源の同期特性も変える特許請求の範囲第（２）項に記載
のステレオ受信器。 - （４）上記基準信号源は、位相固定ループ（ＰＬＬ）で
ある特許請求の範囲第（３）項に記載のステレオ受信器
。 - （５）上記制御信号応答手段は。 上記ＰＬＬの制御ループに接続されていると共に上記ス
テレオ差信号変換チャンネルに直列にされた制御可能な
インピーダンス回路網を備え、この回路網は、これによ
り与えられるインピーダンスを第１の値から第２の値へ
と変える被制御装置を含み、 更に、上記制御信号を上記被制御装置に与える前に遅延
させる手段を備え、これにより、上記回路網により与え
られるインピーダンスを、上記選択された時間間隔内に
上記第１の値から第２の値に変化させる特許請求の範囲
第（４）項に記載のステレオ受信器。 - （６）上記遅延手段は、上記制御信号を少なくとも０．
５秒遅延させる特許請求の範囲第（５）、項に記載のス
テレオ受信器。 - （７）上記遅延手段は、上記制御信号を少なくとも１秒
遅延させる特許請求の範囲第（５）項に記載のステレオ
受信器。 - （８）上記被制御手段は、制御端子及び一対の他の端子
を有する電界効果トランジスタ（ＦＥＴ）であり、上記
遅延された制御信号は、上記制御端子に接続され、上記
一対の他の端子の一方は、上記インピーダンス回路網の
第１の点に接続され、そしてその他方は、上記回路網の
第２の点に接続され、これにより、上記回路網により与
えられるインピーダンスを制御する特許請求の範囲第（
５）項に記載のステレオ受信器。 - （９）受信した合成ＩＦステレオ信号を、可変インピー
ダンスをもつ手段に送ることにより、上記受信信号のス
テレオ和信号成分に基づいて上記ＩＦステレオ信号を逆
捩幅変調する手段を更に備え、上記可変インピーダンス
の変化は、上記ステレオ和信号成分の変化によって制御
される特許請求の範囲第（１）項に記載のステレオ受信
器。 - （１０）上記逆捩幅変調手段は、 上記受信した合成ＩＦ倍信号応答して、そのステレオ和
信号成分を表わす出力信号を発生する手段と。 ＩＦ周波数についてはアースに対して制御可能な可変イ
ンピーダンスを有し、このインピーダンスにまたがって
上記受信した合成ＩＦ倍信号結合され、このインピーダ
ンスの変化を制御するように上記出力信号が接続され、
上記ＩＦ倍信号逆捩幅変調するような手段とを備えてい
る特許請求の範囲第一（９）項に記載のステレオ受信器
。 - （１１）上記制御可能な′可変インピーダンスは、制御
端子及び一対の他の端子を有する電界効果トランジスタ
であり、上記出力信号は、上記制御端子に接続され、上
記ＩＦ倍信号、上記一対の他の端子の一方に接続され、
そしてその他方の端子は、アースされる特許請求の範囲
第（１０）項に記載のステレオ受信器。 - （１２）上記ステレオ情報デコーダは、一般の”５６７
”トーン／周波１デコーダ集積回路を用いて実施される
特許請求の範囲第（２）項に記載のステレオ受信器。 - （１３）ステレオ情報デコーダを備えたステレオラジオ
受信器において、 この受信器が成る局に同調された一時に受信中間周波（
ＩＦ）信号のキャリア周波数成分に同期される基準信号
を発生する第１手段と、受信器が、受信信号からステレ
オ情報を適切にデコードしこれを表わす制御信号を発生
する状態にあるかどうかを決定する第２手段と、上記第
１手段に接続され、上記制御信号に応答して、受信器が
ステレオ情報を適切にデコードする状態にあることが上
記制御信号によって指示された後にのみデコードされた
ステレオ差情報に対して信号変換路をなし、且つ又、上
記第１手段が通常第１モードで作動し、次いで、受信器
が上記受信信号からステレオ情報を適切にデコードする
状態にあることが上記制御信号によって指示された時に
第２の異なったモードに変るように、上記第１手段の作
動モードに作用する第３手段とを具備したことを特徴と
するステレオ受信器。 - （１４）受信器がステレオ情報を適切にデコードする状
態にあることが上記制御信号によって指示された後の成
る選択された認知可能な時間中上記ステレオ信号変換チ
ャンネルの作動可能化を遅延するように、上記第３手段
に与えられる上記制御信号を遅延させる手段を更に備え
。 これにより、上記受信器は、最初、成る局に同調された
時にモノラルモードで作動し、次いでステレオモードに
変る特許請求の範囲第（１３）項に記載のステレオ受信
器。 - （１５）上記第１手段は、位相固定ループ（ＰＬＬ）で
あり、上記第３手段は、上記ＰＬＬの制御ループに作用
を与え、ＰＬＬに２つの作動モードをもたせる特許請求
の範囲第（１３）項に記載のステレオ受信器。 - （１６）Ｐ−ＬＬを含む上記ステレオ情報デコーダは、
一般の”５６７”）−−ン／周波数デコーダ集積回路を
用いて実施される特許請求の範囲第（１５）項に記載の
ステレオ受信器。 - （１７）ステレオ情報デコーダを備えたステレオラジオ
受信器において、 受信した中間周波ステレオ信号に応答して、そのステレ
オ和信号成分を表わす出力信号を発生する手段と、 中間周波についてアースに対して制御可能な可変インピ
ーダンスを有し、このインピーダンスにまたがって上記
受信した中間周波ステレオ信号が接続され、このインピ
ーダンスの変化を制御するように上記出力信号が接続さ
れ、上記中間周波信号を逆捩幅変調する手段を具備した
ことを特徴とするステレオ受信器。 - （１８）上記制御可能な可変インピーダンスは、制御端
子と一対の他の端子を有する電界効果トランジスタであ
り、上記出方信号は、上記制御端子に接続され、上記中
間周波信号は、上記一対の他の端子の一方に接続され、
そしてその他方の端子はアースされる特許請求の範囲第
（１７）項に記載のステレオ受信器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US544752 | 1983-10-24 | ||
| US06/544,752 US4747141A (en) | 1983-10-24 | 1983-10-24 | AM stereo signal decoder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60109938A true JPS60109938A (ja) | 1985-06-15 |
| JPH0669174B2 JPH0669174B2 (ja) | 1994-08-31 |
Family
ID=24173448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59223805A Expired - Lifetime JPH0669174B2 (ja) | 1983-10-24 | 1984-10-24 | Ａｍステレオ信号デコーダ |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US4747141A (ja) |
| EP (1) | EP0141565B1 (ja) |
| JP (1) | JPH0669174B2 (ja) |
| KR (1) | KR920001882B1 (ja) |
| AU (1) | AU577321B2 (ja) |
| BR (1) | BR8405165A (ja) |
| CA (1) | CA1259661A (ja) |
| DE (1) | DE3484765D1 (ja) |
| MX (1) | MX158421A (ja) |
| NZ (1) | NZ209785A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4747141A (en) * | 1983-10-24 | 1988-05-24 | Kahn Leonard R | AM stereo signal decoder |
| US4944011A (en) * | 1987-08-21 | 1990-07-24 | Motorola, Inc. | Circuit for controlling operator indicators in an AM stereo receiver |
| US5222144A (en) * | 1991-10-28 | 1993-06-22 | Ford Motor Company | Digital quadrature radio receiver with two-step processing |
| US5359661A (en) * | 1992-10-01 | 1994-10-25 | Delco Electronics Corporation | Out-of-lock detector for synchronous AM detection |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55151832A (en) * | 1979-05-15 | 1980-11-26 | Matsushita Electric Ind Co Ltd | Multiple signal receiver |
| JPS5611545A (en) * | 1979-07-10 | 1981-02-04 | Fujitsu Ltd | Character processing system in frame synchronizing system |
| JPS5624838A (en) * | 1979-08-08 | 1981-03-10 | Pioneer Electronic Corp | Demodulating circuit for am stereo signal |
| JPS579143A (en) * | 1980-06-18 | 1982-01-18 | Sanyo Electric Co Ltd | Am stereo receiver |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1250493B (de) * | 1961-08-18 | 1967-09-21 | The National Cash Register Company Dayton, Ohio (V St A)1 | Schaltung zur Regelung der Verstar kung durch Ausnutzung der Diodenkennlmienkrummung |
| US3557309A (en) * | 1967-10-02 | 1971-01-19 | Cecil R Graham | Amplifier with automatic gain control |
| US3729693A (en) * | 1971-08-02 | 1973-04-24 | R Dolby | Compressor/expander switching methods and apparatus |
| US3909735A (en) * | 1974-04-04 | 1975-09-30 | Ncr Co | Slow switch for bandwidth change in phase-locked loop |
| US4018994A (en) * | 1974-07-10 | 1977-04-19 | Kahn Leonard R | Compatible AM stereophonic receivers |
| NL180062C (nl) * | 1977-09-27 | Motorola Inc | Radio-ontvanger. | |
| US4349696A (en) * | 1979-02-05 | 1982-09-14 | Hitachi, Ltd. | AM Stereophonic demodulator circuit for amplitude/angle modulation system |
| JPS6029251Y2 (ja) * | 1979-11-29 | 1985-09-04 | ソニー株式会社 | Ａｍステレオ受信機 |
| US4383136A (en) * | 1980-06-19 | 1983-05-10 | Pioneer Electronic Corporation | Muting circuit for AM stereophonic receiver |
| DE3047386A1 (de) * | 1980-12-16 | 1982-07-15 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Empfaenger zum empfang von am-signalen, deren traeger frequenz- oder phasenmoduliert ist |
| US4377728A (en) * | 1981-03-04 | 1983-03-22 | Motorola Inc. | Phase locked loop with improved lock-in |
| JPS57171845A (en) * | 1981-04-15 | 1982-10-22 | Sony Corp | Phase locked loop circuit |
| JPS58104543A (ja) * | 1981-12-16 | 1983-06-22 | Matsushita Electric Ind Co Ltd | 信号マトリツクス装置 |
| US4466116A (en) * | 1982-07-16 | 1984-08-14 | Magnavox Consumer Electronics Company | Signal processor for AM stereophonic receiving apparatus |
| US4747141A (en) * | 1983-10-24 | 1988-05-24 | Kahn Leonard R | AM stereo signal decoder |
-
1983
- 1983-10-24 US US06/544,752 patent/US4747141A/en not_active Expired - Fee Related
-
1984
- 1984-09-24 MX MX202816A patent/MX158421A/es unknown
- 1984-10-05 NZ NZ209785A patent/NZ209785A/xx unknown
- 1984-10-09 AU AU34047/84A patent/AU577321B2/en not_active Ceased
- 1984-10-11 BR BR8405165A patent/BR8405165A/pt unknown
- 1984-10-11 CA CA000465133A patent/CA1259661A/en not_active Expired
- 1984-10-11 KR KR1019840006291A patent/KR920001882B1/ko not_active IP Right Cessation
- 1984-10-15 DE DE8484307037T patent/DE3484765D1/de not_active Expired - Lifetime
- 1984-10-15 EP EP84307037A patent/EP0141565B1/en not_active Expired - Lifetime
- 1984-10-24 JP JP59223805A patent/JPH0669174B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55151832A (en) * | 1979-05-15 | 1980-11-26 | Matsushita Electric Ind Co Ltd | Multiple signal receiver |
| JPS5611545A (en) * | 1979-07-10 | 1981-02-04 | Fujitsu Ltd | Character processing system in frame synchronizing system |
| JPS5624838A (en) * | 1979-08-08 | 1981-03-10 | Pioneer Electronic Corp | Demodulating circuit for am stereo signal |
| JPS579143A (en) * | 1980-06-18 | 1982-01-18 | Sanyo Electric Co Ltd | Am stereo receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| US4747141A (en) | 1988-05-24 |
| DE3484765D1 (de) | 1991-08-08 |
| KR850003094A (ko) | 1985-05-28 |
| BR8405165A (pt) | 1985-08-27 |
| EP0141565A2 (en) | 1985-05-15 |
| EP0141565B1 (en) | 1991-07-03 |
| MX158421A (es) | 1989-01-30 |
| AU577321B2 (en) | 1988-09-22 |
| CA1259661A (en) | 1989-09-19 |
| NZ209785A (en) | 1988-06-30 |
| EP0141565A3 (en) | 1987-07-01 |
| AU3404784A (en) | 1985-05-02 |
| JPH0669174B2 (ja) | 1994-08-31 |
| KR920001882B1 (ko) | 1992-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02186723A (ja) | 受信機 | |
| KR100256455B1 (ko) | 수신기 | |
| JPS60109938A (ja) | Ａｍステレオ信号デコーダ | |
| AU601560B2 (en) | Fm/fmx stereophonic receiver | |
| US4159396A (en) | AM stereo receiver having signal-controlled corrector | |
| US4368355A (en) | AM Stereophonic signal receiver with electric field strength detection | |
| US4169968A (en) | Noise protection circuit for am stereo cosine correction factor | |
| JPH0389720A (ja) | ラジオ受信機 | |
| CA1308444C (en) | Fmx stereophonic receiver | |
| CA1240741A (en) | Am stereo signal decoder | |
| JP3109531B2 (ja) | Ｆｍ復調装置 | |
| JPS619021A (ja) | Ｆｍ受信機 | |
| US6023614A (en) | Method for decoding a suppressed-carrier modulated signal in the presence of a pilot tone, particularly for FM signals | |
| KR820001333B1 (ko) | 양립식 am스테레오 신호수신기 | |
| JPS6367031A (ja) | 受信装置 | |
| JP3091340B2 (ja) | Ａｒｉ信号検出回路 | |
| JPS5924208Y2 (ja) | Ｆｍステレオ受信機における妨害信号検出回路 | |
| JPH0453080Y2 (ja) | ||
| JPS61166231A (ja) | ラジオ受信機 | |
| JPH08172371A (ja) | Ｆｍ受信機 | |
| JPS63285034A (ja) | Ｆｍｘステレオ放送受信機 | |
| JPH06197087A (ja) | ステレオ放送信号受信装置 | |
| JPH10190356A (ja) | Ｆｍ復調装置および方法 | |
| JPS63240225A (ja) | Ｆｍｘステレオ放送受信機 | |
| JPS6315778B2 (ja) |