JPS60109921A

JPS60109921A - シ−ケンス回路

Info

Publication number: JPS60109921A
Application number: JP21754583A
Authority: JP
Inventors: Eiji Hata; 秦　英二
Original assignee: Fujitsu General Ltd; Gencorp Inc
Current assignee: Fujitsu General Ltd; Aerojet Rocketdyne Holdings Inc
Priority date: 1983-11-18
Filing date: 1983-11-18
Publication date: 1985-06-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、シーケンスを紙上で図形化し、これをＲＯＭ
に書き込むだけで目的の制御出力を得”ることかできる
ようにしたシーケンス回路に関するものである。

、　各種の自動的な検査器や装置において、従来その中
心となるコントローラ回路は、１つ１つの対象によって
専用のロジック回路を設計したり、マイコンとか複雑な
シーケンスコントローラ回路を用いる等の方法がとられ
ていた。専用のロジック回路を設けたり、複雑なシーケ
ンスコントローラ回路を使用すると、極めて多くの時間
を必要とするとともに、高価であり、また、マイコンに
よる場合はプログラムのソフトウェアが面倒であるとい
う問題があった。

本発明は、以上のような問題点を解決するためになされ
たもので、クロック信号発振回路と、このクロック信号
を計数するカウンタと、このカウンタの出力と外部から
の人力をアドレス線として結合されアドレスデコーダと
メモリからなるＲＯＭと、このＲＯＭに結合された出力
端子とからなり、前記ＲＯＭの出力の一部と外部リセッ
ト信号入力端子をオア回路を介して前記カウンタのリセ
ット端子に結合し、前記ＲＯＭの他の出力の一部と外部
中断信号入力端子をアンド回路を介して前記クロック信
号発振回路の出力とともに前記カウンタに結合してなる
ものである。このような構成とすることにより、データ
化を紙上で行なうようにして入力でき、かつシーケンス
サイクル数、中断ステップなども併せて行なうことがで
きるものである。

以下本発明の一実施例を図面に基づき説明する。

（１）は１．クロック信号発振回路で、この発振回路（
１）は、■ステップの必要な時間を決め必要な周波数と
してコンデンサ（２）と抵抗（３）の定数を変えて設定
するものである。この発振回路（１）はアンド回路（４
）を介してカウンタ（５）に結合する。このカウンタ（
５）の出力端子（ＱＯ）・・・（Ｑ９）は、ＲＯＭ（リ
ードオンリーメモリ）（６）の入力側にアドレス線（Ａ
Ｏ）・・・（ＡＯ）として結合されている。このアドレ
ス線（ＡＯ）・・・（ＡＯ）のうち一部のアドレス線（
八６）・・・（ＡＯ）は、ジャンパー線（Ｊ６）・・・
（Ｊ９）によって、外部の入力端子（■６）・・・（Ｉ
９）と結合され、カウンタ（５）と外部入力端子（Ｉ６
）・・・（Ｉ９）のどちらからでも入力することができ
るようになっている。

前記ＲＯＭ　（６）は、アドレスデコーダ（７）とメモ
リ（８）からなり、このＲＯＭ　（６）の出力端子（Ｂ
Ｏ）・・・（Ｂ７）はバッファ（９０）・・・（９７）
を介して出力端子（ＤＯ）・・・（Ｄ７）に結合されて
いる。このＲＯＭ　（６）の出力端子（ＢＯ）・・・（
Ｂ７）のうち、出力端子（ＢＯ）はジャンパー線（Ｊｌ
）を介してナンド回路（１１）の一方の、入力側に結合
され、かつこの入力側には抵抗（１７）を介して電源端
子（十Ｂ）が結合されている。

このナンド回路（１１）の他方の入力側には外部中断信
号入力端子（１０）が結合されるとともに抵抗（１５）
を介して電源端子（十Ｂ）が結合されている。このナン
ド回路（１１）の出力側は前記アンド回路（４）の他方
の入力側に結合されている。前記ＲＯＭ　（６）のさら
に他方の出力端子（Ｂ７）はジャンパー線（Ｊｌ）を介
してオア回路（１３）の一方の入力側に結合され、かつ
この入力側は抵抗（１８）を介して接地され七いる。こ
のオア回路（１３）の他方の入力側には外部リセット信
号入力端子（１２）が結合されるとともに、抵抗（１６
）を介して接地されている。このオア回路（１３）の出
力側は前記カウンタ（５）のリセット端子（１４）に結
合されている。

つぎに、第１図の（ａ）〜（ｈ）に示す具体的な工程を
制御する場合のシーケンスタイムチャートによりその作
用を説明する。

発振販路（１）からは、コンデンサ（２）と抵抗（３）
によって設定された１ステツプに必要な時間（例えばｔ
ｏｏｍｓ）のクロック信号が出力する。アンド回路（４
）の出力はナンド回路（１１）から常時Ｈ信号「１」が
入力しているので、クロック信号はアンド回路（４）を
通りカウンタ（５）にて順次カウントアツプしてこの出
力をＲＯＭ　（６）のアドレス線とする。

ここで、第１図において、アドレス「０」では、各工程
（ａ）〜（ｈ）　（７）データがｒｏｔｔｔ＝ｍ」、ｒ
　１０１０’　＝５」であるから、外部入力端子（工６
）・・・（■９）の制御によって、アドレス「０」のと
き「５Ｅ」を設定し、同様にアドレス「１」のとき、「
５Ｆ」、アドレス「２」のとき「５Ｄ」と順次設定し、
これらをＲＯＭ（６）のメモリ（８）内に書串込む。

ＲＯＭ　（６）の出力端子（Ｂ７）から出力があられれ
ると、オア回路（１３）を介してカウンタ（５）へリセ
ッ１−信号が出力し、最初のアドレスへ戻される。また
、ＲＯＭ　（６）の出力がどこであっても、外部リセッ
ト信号入力端子（１２）からの信号によってリセットす
ることもできる。

リセット、中断等がＲＯＭ　（６）のデータとは全く関
連をもたず、外部から加えられる場合は、ジャンパー線
（Ｊｌ）（Ｊｌ）を切離すことにより、出力端子（ＢＯ
）Ｃ，Ｂ７）を独立した専用の出力線としても利用でき
る。

ＲＯＭ　（６）の出力端子（ＢＯ）から出力があられれ
ると、ナンド回路（１１）を介して中断信号がアンド回
路（４）へ送られ、ステップの進行が１サイクル毎に中
断する。また、ＲＯＭ　（６）の出力がどこであっても
外部中断信号入力端子（１０）からの信号によっても中
断される。なお、アドレス線（Ａ６）〜（ＡＯ）を制御
用とすると、つまり、アドレス線（Ａ６）〜（ＡＯ）を
ロータリスイッチに結合し、このロータリスイッチを切
換えることで、０〜６３を単位として、「０〜６３」、
「６４〜１２７Ｊ、・・・のように１６種の制御パター
ンとすることが可能となる。また、アドレス線（Ａ７）
〜（ＡＯ）を制御用とすると０〜１２７を単位として８
種可能となる。これらは使用目的に応じて決定される。

本発明は上述のように構成したので、各種の検査器や装
置において、シーケンス回路自体の設計が不要となる。

つまり、シーケンスをペーパー上で簡単に動きとして図
形化し、これをＲＯＭに書き込むだけで回路のプログラ
ムの手直しが不要となる。しかも、ペーパー上で図形化
したものが完全でありさえすればよいからロジック回路
の知識のない素人にもコントローラが作れる。

さらに、一部外部からの入力可能なアドレス線の状態に
よって、出力状態は数種類のパターンとしてＲＯＭ中か
ら引出せるので、簡単な回路であるにも拘らず、大きな
自由度があるなどの効果を有する。

【図面の簡単な説明】

第１図は、シーケンスタイムチャート、第２図は本発明
によるシーケンス回路の一実施例を示すブロック図であ
る。（１）・・・クロック信号発振回路、（２）・・・コン
デンサ、（３）・・・抵抗、（４）・・・アンド回路、
（５）・・・カウンタ、（６）・・・ＲＯＭ、（７）・
・・アドレスデコーダ、（８）・・・メモリ、（９０）
〜（９７）・・・バッファ、（１ｏ）・・・外部中断信
号入力端子、（１１）・・・ナンド回路、（１２）・・
・外部リセット信号入力端子、（１３）・・・オア回路
、（１４）・・・リセット端子１、（１５）　（１６）
　（１７）　（１ｇ）・・・抵抗、（Ｑｌ）〜（Ｑ９）
・・・カウンタ（５）の出力端子、（Ｊ　１）（Ｊ’２
）（Ｊ　６）〜（Ｊ９）・・・ジャンパー線、（ＡＯ）
〜（ＡＯ）・・・アドレス線、（Ｉ　６）　〜（Ｉ　９
）−・・外部久方端子、（Ｄｏ）〜（Ｄｏ）・・・出力
端子。出願人　株式会社ゼネラル

Claims

【特許請求の範囲】

（１）クロック信号発振回路と、このクロック信号発振
回路の出力側にアンド回路を介して結合されたカウンタ
と、このカウンタの出力と外部からの入力をアドレス線
として結合されアドレスデコーダとメモリとを具備した
ＲＯＭと、このＲＯＭに結合された出力端子とからなり
、前記ＲＯＭの出力の一部と外部リセット信号入力端子と
を前記カウンタのリセット端子に結合し、前記ＲＯＭの
他の出力の一部と外部中断信号入力端子をゲート回路を
介して前記アンド回路の他の入力側に結合してなること
を特徴とするシーケンス回路。