JPS60108211A - 放電加工装置用加工電源 - Google Patents
放電加工装置用加工電源Info
- Publication number
- JPS60108211A JPS60108211A JP21498583A JP21498583A JPS60108211A JP S60108211 A JPS60108211 A JP S60108211A JP 21498583 A JP21498583 A JP 21498583A JP 21498583 A JP21498583 A JP 21498583A JP S60108211 A JPS60108211 A JP S60108211A
- Authority
- JP
- Japan
- Prior art keywords
- switching circuit
- circuit
- machining
- power source
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23H—WORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
- B23H1/00—Electrical discharge machining, i.e. removing metal with a series of rapidly recurring electrical discharges between an electrode and a workpiece in the presence of a fluid dielectric
- B23H1/02—Electric circuits specially adapted therefor, e.g. power supply, control, preventing short circuits or other abnormal discharges
- B23H1/022—Electric circuits specially adapted therefor, e.g. power supply, control, preventing short circuits or other abnormal discharges for shaping the discharge pulse train
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、極間に間欠放電を発生させて加工する放電
加工装置の加工用電源に関するものである。
加工装置の加工用電源に関するものである。
従来、放電加工装置の〃ロエ用電源としては、特公昭４
４−１３１９５号公報にもあるように、極間に電圧を印
加し、遅延時間後、放電が発生してから所定時間電流を
流し、その後休止時間にするようにしたものが知られて
いる。
４−１３１９５号公報にもあるように、極間に電圧を印
加し、遅延時間後、放電が発生してから所定時間電流を
流し、その後休止時間にするようにしたものが知られて
いる。
また、電極の送シ方法としては、極間の電圧と基準電圧
とを比較してその差に応じた電極の進退を行うものが知
られている。
とを比較してその差に応じた電極の進退を行うものが知
られている。
上記した従来の電源にて、比較的パルス幅が長く、特に
銅を電極として正電位にし、鉄系なワークとして負電位
にし、これにより加工することによって電極消耗率が１
％以下となり、低消耗加工のできることが仰られている
。
銅を電極として正電位にし、鉄系なワークとして負電位
にし、これにより加工することによって電極消耗率が１
％以下となり、低消耗加工のできることが仰られている
。
しかしながら、従来の装置で加工すると、休止後に極間
に電圧を印加しても放電の発生がなく、短絡状態になる
ことがある。短絡の原因について説明すると、ワークが
加工されるのは、放電が発生して電流が流れている間だ
けではなく、放電が終了した後にも放電で発生したガス
圧等により、侵食は引続き行われる。特に放電痕の噴出
は終了した後にもしけらくはＸ！し続け、そのため休止
時間中に極間が短絡することが多い。この短絡が発生し
ても、次の電圧印加時にその電流のジュール熱によシ、
一部は解消するが、一般に低消耗加工では電流ピーク値
が低いため、短絡は解消しに〈（、大部分の短絡状態の
解消は電極送り装置の後退によらざるを得ない。本発明
者の実験によれば、電極送９装置の後退による短絡解消
に要する時間は、１０ ｎ５ｅｃ’ｍ度から１００ ｍ
５ｅｃであった３、即ち、従来装置では短絡解消に要す
る時間が長いため加工速度を損なう原因となっていた。
に電圧を印加しても放電の発生がなく、短絡状態になる
ことがある。短絡の原因について説明すると、ワークが
加工されるのは、放電が発生して電流が流れている間だ
けではなく、放電が終了した後にも放電で発生したガス
圧等により、侵食は引続き行われる。特に放電痕の噴出
は終了した後にもしけらくはＸ！し続け、そのため休止
時間中に極間が短絡することが多い。この短絡が発生し
ても、次の電圧印加時にその電流のジュール熱によシ、
一部は解消するが、一般に低消耗加工では電流ピーク値
が低いため、短絡は解消しに〈（、大部分の短絡状態の
解消は電極送り装置の後退によらざるを得ない。本発明
者の実験によれば、電極送９装置の後退による短絡解消
に要する時間は、１０ ｎ５ｅｃ’ｍ度から１００ ｍ
５ｅｃであった３、即ち、従来装置では短絡解消に要す
る時間が長いため加工速度を損なう原因となっていた。
この発明は上記した従来の欠点を除去するためのもので
、電極と被刀ロエ物との間に間欠放電を発生せしめる放
電加工装置用〃ロエ電源において、上記極間には電圧源
と抵抗とスイッチング素子とからなる直列回路により形
成された第１のスイッチング回路と、電圧源とスイッチ
ング素子とからなる直列回路および整流素子によ多形成
された、または電圧源と抵抗とスイッチング素子とから
なる直列回路によ多形成された第２のスイッチング回路
とが接続され、上記第１のスイッチング回路により、所
定のピーク値とノ（ルス幅を持つ刀ｌ工電流を流し、こ
のとき極間が短絡状態であれば第２のスイッチング回路
により第１のスイッチング回路より高いピーク値を持つ
電流パルスを流踵これにより短絡の解消を速やかに行い
、刀ロエ速度を向上させるようにした放電力ｎ工装置用
加工・竜源を提供するものである。
、電極と被刀ロエ物との間に間欠放電を発生せしめる放
電加工装置用〃ロエ電源において、上記極間には電圧源
と抵抗とスイッチング素子とからなる直列回路により形
成された第１のスイッチング回路と、電圧源とスイッチ
ング素子とからなる直列回路および整流素子によ多形成
された、または電圧源と抵抗とスイッチング素子とから
なる直列回路によ多形成された第２のスイッチング回路
とが接続され、上記第１のスイッチング回路により、所
定のピーク値とノ（ルス幅を持つ刀ｌ工電流を流し、こ
のとき極間が短絡状態であれば第２のスイッチング回路
により第１のスイッチング回路より高いピーク値を持つ
電流パルスを流踵これにより短絡の解消を速やかに行い
、刀ロエ速度を向上させるようにした放電力ｎ工装置用
加工・竜源を提供するものである。
〔発明の実施例］
以下、この発明の一実施例を図について説明する。第１
図において、符号１は極Ｉｌ１間隙、２は電圧源、３は
スイッチング素子、４ｔよ抵抗、５はダイオードであり
、これらの符号２．３，４．５で示すものにより、第１
のスイッチング回路が構成されている１、６は電圧源、
７はスイッチング素子、８はダイオードであり、これら
の符＠６．７．８で示すものにより、第２のスイッチン
グ回路が構成されている。９は発振回路兼ドライブ回路
である３、ここで、第１のスイッチング回路中のスイッ
チング素子ろの数ならびに抵抗４の値および数は加工の
条件であるピーク電流によシ適宜選択される３、電圧源
２，６は共用にしても良いが、電圧源６は電圧源２の電
圧値よりも高いほうが効果的である。
図において、符号１は極Ｉｌ１間隙、２は電圧源、３は
スイッチング素子、４ｔよ抵抗、５はダイオードであり
、これらの符号２．３，４．５で示すものにより、第１
のスイッチング回路が構成されている１、６は電圧源、
７はスイッチング素子、８はダイオードであり、これら
の符＠６．７．８で示すものにより、第２のスイッチン
グ回路が構成されている。９は発振回路兼ドライブ回路
である３、ここで、第１のスイッチング回路中のスイッ
チング素子ろの数ならびに抵抗４の値および数は加工の
条件であるピーク電流によシ適宜選択される３、電圧源
２，６は共用にしても良いが、電圧源６は電圧源２の電
圧値よりも高いほうが効果的である。
上記の発据回路兼ドライブ回路９の詳細は第２図に示さ
れている３、第２図において、１（］、１１はコンパレ
ータであシ入力電圧をそれぞれ基準電圧■ａ、ｖｂ と
比較する１、この電圧Ｖａはアーク電圧よりも高く、か
つ電圧源２よりも低い値であり、ｖｂはアーク電圧より
も低く、かつ零電圧よりも高・い値のもので」）る。こ
のコンパレータ１０．１１により放電の発生および短絡
の発生を検知することができる。符号１２は単安定マル
チバイブレータであり、タイばングバルスを作るもので
ある。
れている３、第２図において、１（］、１１はコンパレ
ータであシ入力電圧をそれぞれ基準電圧■ａ、ｖｂ と
比較する１、この電圧Ｖａはアーク電圧よりも高く、か
つ電圧源２よりも低い値であり、ｖｂはアーク電圧より
も低く、かつ零電圧よりも高・い値のもので」）る。こ
のコンパレータ１０．１１により放電の発生および短絡
の発生を検知することができる。符号１２は単安定マル
チバイブレータであり、タイばングバルスを作るもので
ある。
１３はフリップ書フロッグ、１４はカウンタ、１５はク
ロック発生器であ）、水晶発振子を用いてもよ（、非安
定マルチバイブレータを用いてもよい。
ロック発生器であ）、水晶発振子を用いてもよ（、非安
定マルチバイブレータを用いてもよい。
１６はパルス幅設定器であり、Ａｌ ＋ Ｂ１＋ Ｃ＋
、Ｄｔにそれぞれハイレベル撞たはローレベルを選択
する１、１７は排他的論理和素子、１８はＡＮＤ素子、
１９はフリップ・フロップ、２０はカウンタ、２１は休
止幅設定器であυ、Ａ２− Ｂ２− ｃ、 ｌ Ｂ２に
それぞれハイレベルまたはローレベルを選択する。
、Ｄｔにそれぞれハイレベル撞たはローレベルを選択
する１、１７は排他的論理和素子、１８はＡＮＤ素子、
１９はフリップ・フロップ、２０はカウンタ、２１は休
止幅設定器であυ、Ａ２− Ｂ２− ｃ、 ｌ Ｂ２に
それぞれハイレベルまたはローレベルを選択する。
２２は排他的論理和素子、２３はＡＮＤ素子、２４暖フ
オトカグラ、２５はＮＡＮＤ累子、２６は単安定マルチ
バイブレータで、ＴｈＬ 第２のスイッチング回路の閉
時間を設定する。３０はＮＯＲ素子、２７はフォトカプ
ラ、２８は単安定マルチバイブレータであり、タイミン
グパルスを作るものである。２９はＮＡＮＤ素子を示す
ものである。
オトカグラ、２５はＮＡＮＤ累子、２６は単安定マルチ
バイブレータで、ＴｈＬ 第２のスイッチング回路の閉
時間を設定する。３０はＮＯＲ素子、２７はフォトカプ
ラ、２８は単安定マルチバイブレータであり、タイミン
グパルスを作るものである。２９はＮＡＮＤ素子を示す
ものである。
第３図は第２図で説明した回路の各部のタイミングチャ
ートを示すものである。第３図において、（ａｌは極間
電圧波形、（ｂ）は極間電流波形、（ｃｌはフリップ・
フロップ１９のＱ出力、（ｄ）はフリップ・フロップ１
６のＱ出力、（ｅｌはＮＯＲ素子６０の出力を示すもの
である。
ートを示すものである。第３図において、（ａｌは極間
電圧波形、（ｂ）は極間電流波形、（ｃｌはフリップ・
フロップ１９のＱ出力、（ｄ）はフリップ・フロップ１
６のＱ出力、（ｅｌはＮＯＲ素子６０の出力を示すもの
である。
次に上記した装置の動作を第２図および第６図によυ説
明する。先ず、フリップ・７０ツブ１９のＱ出力がロー
レベルになると、フォトカプラ２４を経て第１のスイッ
チング回路のスイッチング素子３が閉状態となり、極間
間隙１に電圧が印加される。遅延時間の後、放電が発生
すると、コンバレーＪ１１Ｂハイレベルからローレベル
Ｋｆ化Ｌ、単安定マルチバイブレータ１２はタイばング
バルスを発生し、フリップ−フロップ１３はセットされ
、これによりＱ出力はローレベルとな９、カウンタ１４
がカウント可能になり、クロック発生器１５の出力を受
付てカウントを開始する。一方、パルス幅設定器１６に
設定されたＡ、、Ｂ、、Ｃ，。
明する。先ず、フリップ・７０ツブ１９のＱ出力がロー
レベルになると、フォトカプラ２４を経て第１のスイッ
チング回路のスイッチング素子３が閉状態となり、極間
間隙１に電圧が印加される。遅延時間の後、放電が発生
すると、コンバレーＪ１１Ｂハイレベルからローレベル
Ｋｆ化Ｌ、単安定マルチバイブレータ１２はタイばング
バルスを発生し、フリップ−フロップ１３はセットされ
、これによりＱ出力はローレベルとな９、カウンタ１４
がカウント可能になり、クロック発生器１５の出力を受
付てカウントを開始する。一方、パルス幅設定器１６に
設定されたＡ、、Ｂ、、Ｃ，。
Ｄ、の情報とカウンタの出力との一致を排他的論理和素
子１７にて検出し、総ての情報が一致すると、ＡＮＤ素
子１８がハイレベルとなり、）ＩＪ ラグ・７ ｏ ”
ｔ ７１９ ’ｉｔセットし、該フリップ・フロッグの
Ｑ出力がハイレベルとなり、スイッチング素子６は開状
態となる。これによシ、放電が発生した後、パルス幅設
定器１６に設定した値に相当するパルス幅をもつ電流が
流れる。上記フリップ・フロップ１９のＱ出力がハイレ
ベルになるとＱ出力はローレベルとなす、カウンタ２０
はクロック発生器１５の出力を受付てカウントを開始し
、また同様にして、休止幅設定器２１に設定されたＡ２
。
子１７にて検出し、総ての情報が一致すると、ＡＮＤ素
子１８がハイレベルとなり、）ＩＪ ラグ・７ ｏ ”
ｔ ７１９ ’ｉｔセットし、該フリップ・フロッグの
Ｑ出力がハイレベルとなり、スイッチング素子６は開状
態となる。これによシ、放電が発生した後、パルス幅設
定器１６に設定した値に相当するパルス幅をもつ電流が
流れる。上記フリップ・フロップ１９のＱ出力がハイレ
ベルになるとＱ出力はローレベルとなす、カウンタ２０
はクロック発生器１５の出力を受付てカウントを開始し
、また同様にして、休止幅設定器２１に設定されたＡ２
。
ｎ、 、 Ｃ，、′Ｄ２の情報とカウンタ２０の出力と
が一致すると、ＡＮＤ素子２６がハイレベルとなり、フ
リラグ・７０ツブ１９のＱ出力がローレベルとなシ、再
びスイッチング素子３は閉状態となる。。
が一致すると、ＡＮＤ素子２６がハイレベルとなり、フ
リラグ・７０ツブ１９のＱ出力がローレベルとなシ、再
びスイッチング素子３は閉状態となる。。
これによシ、電流パルスの後に休止幅設定器２１に設定
されｆｃ値に相当する休止時間が挿入される。
されｆｃ値に相当する休止時間が挿入される。
また、スイッチング素子６か閉状態となったとき、即チ
フリツプ轡フロップ１９がａ−レベルドナったとキ、血
安定マルチバイブレータ２８はタイばングバルスを発生
し、そのとき極間間隙に短絡または放電が生じていると
、ＮＡＮＤ累子２９にょシタイばングバルスが出力され
、これが車安定マルチバイブレータ１２に入力され、整
流パルス幅のカウントが開始される。また、ＡＮＤ素子
１８の出力はＮＡＮＤ素子２５に人力され、短絡が発生
するとコンパレータ１’０ｒ１０−レベルとす、？ 、
ＮＡＮＤ素子２５に入力され、該ＮＡＮＤ素子の出力
はパルス電流の最後尾において短絡の発生の有無を示し
、ＮＡＮＤ素子２５の出力がローレベルであるときには
短絡の発生を意味し、そのときＮＯＲ素子６゜チング素
子７を閉状態とし、車安定マルチバイブレータ２６にて
えられる所定時間継続されるＣ、また、スイッチング素
子７の閉状態により、極間間隙１の短絡が解消されると
、ＮＯＲ素子３ｏの出力はただちにハイレベルとなシ、
スイッチング素子７は開状態となる。
フリツプ轡フロップ１９がａ−レベルドナったとキ、血
安定マルチバイブレータ２８はタイばングバルスを発生
し、そのとき極間間隙に短絡または放電が生じていると
、ＮＡＮＤ累子２９にょシタイばングバルスが出力され
、これが車安定マルチバイブレータ１２に入力され、整
流パルス幅のカウントが開始される。また、ＡＮＤ素子
１８の出力はＮＡＮＤ素子２５に人力され、短絡が発生
するとコンパレータ１’０ｒ１０−レベルとす、？ 、
ＮＡＮＤ素子２５に入力され、該ＮＡＮＤ素子の出力
はパルス電流の最後尾において短絡の発生の有無を示し
、ＮＡＮＤ素子２５の出力がローレベルであるときには
短絡の発生を意味し、そのときＮＯＲ素子６゜チング素
子７を閉状態とし、車安定マルチバイブレータ２６にて
えられる所定時間継続されるＣ、また、スイッチング素
子７の閉状態により、極間間隙１の短絡が解消されると
、ＮＯＲ素子３ｏの出力はただちにハイレベルとなシ、
スイッチング素子７は開状態となる。
第２のスイッチング回路のピーク電流を第１のスイッチ
ング回路のそれよシも高く設定することによシ、第１の
スイッチング回路のみの場合に比較して、短絡の解消率
が向上し、かつ短絡解消時には、第２のスイッチング回
路を速やかに開状態とするため、電極消耗率を態化させ
ることが少なくなる。また、第２のスイッチング回路を
短絡解消とともに閉状態にしなくとも、第２のスイッチ
ング回路自身に電流低減効果がある。
ング回路のそれよシも高く設定することによシ、第１の
スイッチング回路のみの場合に比較して、短絡の解消率
が向上し、かつ短絡解消時には、第２のスイッチング回
路を速やかに開状態とするため、電極消耗率を態化させ
ることが少なくなる。また、第２のスイッチング回路を
短絡解消とともに閉状態にしなくとも、第２のスイッチ
ング回路自身に電流低減効果がある。
この電流低減効果について説明する。第４図において、
（ａ）は極間電流波形、（ｂ）はスイッチング素子の開
閉を表すものであシ、ハイレベルは閉状態を表し、（イ
」点において閉状態忙なると、回路中のインダクタンス
と電流源６とで決る傾きを持った電流が流れ始め、極間
１１ｆｌｌ！ＩＪｉ１の短絡が解消すると、電流は間隙
にて消費されるため、（ハ）点にて終了し、短絡が解消
しな腟ときは、回路中の浮遊の抵抗分にて電流が消費さ
れてに）点にて終了する。このように短絡が解消しない
ときには電流時間積は大きくなシ、解消すると電流時間
積は著しく小さくなって電流の消費を抑える。。
（ａ）は極間電流波形、（ｂ）はスイッチング素子の開
閉を表すものであシ、ハイレベルは閉状態を表し、（イ
」点において閉状態忙なると、回路中のインダクタンス
と電流源６とで決る傾きを持った電流が流れ始め、極間
１１ｆｌｌ！ＩＪｉ１の短絡が解消すると、電流は間隙
にて消費されるため、（ハ）点にて終了し、短絡が解消
しな腟ときは、回路中の浮遊の抵抗分にて電流が消費さ
れてに）点にて終了する。このように短絡が解消しない
ときには電流時間積は大きくなシ、解消すると電流時間
積は著しく小さくなって電流の消費を抑える。。
上記した実施例では、スイッチング素子７を開状態にす
るタイピングをパルス電流の最後尾にて行ったが、パル
ス電流の途中で行っても同様の効果かえられる。また、
実施例では、第２のスイッチング回路中に抵抗を直列に
挿入していないが、Ｗ、１のスイッチング回路を開状態
とすることにより、同様の効果かえられる。
るタイピングをパルス電流の最後尾にて行ったが、パル
ス電流の途中で行っても同様の効果かえられる。また、
実施例では、第２のスイッチング回路中に抵抗を直列に
挿入していないが、Ｗ、１のスイッチング回路を開状態
とすることにより、同様の効果かえられる。
次に、第５図および第７６図によシ、他の実施例を説明
する。第５図において第２図と同一符号は同一または相
当部分を示すものでめシ、ＮＯＲ素子３１とＯＲ素子３
２とが新に設けられている□第６図は第５図に示すもの
のタイピングチャートを示すものであり、（ａ］は巣安
定マルチバイブレータの出力、（ｂ）はコンパレータの
出ツバ（ｃｌはＮＯＲ素子６０の出力、（ｄｌはＮ Ｏ
Ｒ素子３１の出力であす、ｔｂ＋のローレベルカラハイ
レベルへの移行Ａ ！’ｉ、その時点において短絡の解
消したことを示し、（ｃｌの出力はその時点においてハ
イレベルからローレベルに移行し、第２のスイッチング
回路を閉状態に変更したことを示し、（ｄ）の信号はＯ
ＲＸ子３２を経て７リツグ・フロラ１１９に入力され、
該７リツプ・７ｏツ１のＱ出力はローレベルを維持し、
またスイッチング素子３１は閉状態を維持し、これによ
ルミ流パルス幅のカウントがカウンタ１４にて実施され
、所定電流パルスが出方される。即ち、第５図の回路で
は、第２のスイッチング回路のパルス電流によって短絡
が解消すると、その時点よシ第１のスイッチング回路よ
シ所定幅のパルス電流力晴れる。この、他の実施例では
、短絡を解消するだけではなく、更に電流を流すことが
できるので、加工速度が更に向上する。。
する。第５図において第２図と同一符号は同一または相
当部分を示すものでめシ、ＮＯＲ素子３１とＯＲ素子３
２とが新に設けられている□第６図は第５図に示すもの
のタイピングチャートを示すものであり、（ａ］は巣安
定マルチバイブレータの出力、（ｂ）はコンパレータの
出ツバ（ｃｌはＮＯＲ素子６０の出力、（ｄｌはＮ Ｏ
Ｒ素子３１の出力であす、ｔｂ＋のローレベルカラハイ
レベルへの移行Ａ ！’ｉ、その時点において短絡の解
消したことを示し、（ｃｌの出力はその時点においてハ
イレベルからローレベルに移行し、第２のスイッチング
回路を閉状態に変更したことを示し、（ｄ）の信号はＯ
ＲＸ子３２を経て７リツグ・フロラ１１９に入力され、
該７リツプ・７ｏツ１のＱ出力はローレベルを維持し、
またスイッチング素子３１は閉状態を維持し、これによ
ルミ流パルス幅のカウントがカウンタ１４にて実施され
、所定電流パルスが出方される。即ち、第５図の回路で
は、第２のスイッチング回路のパルス電流によって短絡
が解消すると、その時点よシ第１のスイッチング回路よ
シ所定幅のパルス電流力晴れる。この、他の実施例では
、短絡を解消するだけではなく、更に電流を流すことが
できるので、加工速度が更に向上する。。
また、他の実施例において、ＮＯＲ素子３１の出力に代
え、ＮＯＲ素子６０の出力をＯＲ累子６２に入力すると
、短絡時および短絡解消時にかかわらず、第１のスイッ
チング回路のパルス幅を延長することができ、同様の効
果を奏することができる。
え、ＮＯＲ素子６０の出力をＯＲ累子６２に入力すると
、短絡時および短絡解消時にかかわらず、第１のスイッ
チング回路のパルス幅を延長することができ、同様の効
果を奏することができる。
更に１他の実施例では、第２のスイッチング回路の電流
により、短絡が解消したときに延長する第１のスイッチ
ング回路のパルスについて、そのパルス幅を長く、かつ
電流ピーク値を低くするように制御すると、同様の効果
を奏するだけではなく、電極消耗率の変化を全く無視で
きるようになるという効果もある。
により、短絡が解消したときに延長する第１のスイッチ
ング回路のパルスについて、そのパルス幅を長く、かつ
電流ピーク値を低くするように制御すると、同様の効果
を奏するだけではなく、電極消耗率の変化を全く無視で
きるようになるという効果もある。
この発明は上記したように、電極と被加工物との間に間
欠放電を発生せしめる放電加工装置用加工電源において
、上記極間には電圧源と抵抗とスイッチング素子とから
なる直列回路によ多形成された第１のスイッチング回路
と、電圧源とスイッチング素子とからなる直列回路およ
び整淀累子により形成された、または電圧源と抵抗とス
イッチング素子とからなる直列回路にょ多形成された第
２のスイッチング回路とが接続され、上記第１のスイッ
チング回路による間欠放電時に短絡を生じたときには、
第２のスイッチング回路を閉状態にするようにしたから
、これにより短絡を解消することができ、従って加工速
度を向上させることができるものである。
欠放電を発生せしめる放電加工装置用加工電源において
、上記極間には電圧源と抵抗とスイッチング素子とから
なる直列回路によ多形成された第１のスイッチング回路
と、電圧源とスイッチング素子とからなる直列回路およ
び整淀累子により形成された、または電圧源と抵抗とス
イッチング素子とからなる直列回路にょ多形成された第
２のスイッチング回路とが接続され、上記第１のスイッ
チング回路による間欠放電時に短絡を生じたときには、
第２のスイッチング回路を閉状態にするようにしたから
、これにより短絡を解消することができ、従って加工速
度を向上させることができるものである。
第１図はこの発明の一笑施例を示すブロック図、第２図
は第１図のものの要部の回路図、第６図は第２図のもの
のタイミングチャート図、第４図は第２図のものによる
要部の波形図、第５図は他の実施例を示す回路図、第６
図は第５図のもののタイばングチャート図である。 １：極間間隙、２：電圧源、３ニスイツチング累子、４
：抵抗、５：ダイオード、６：電圧源、７：スイッチン
グ素子、８：ダイオード、。 尚、各図中同一符号は同一または相当部分を示すものと
する〇 代理人 弁理士 木 村；三 朗 第１図 第：３１：ｖ （ｅ） 第４ 図 第 ６１！１ （ｄ） −口−
は第１図のものの要部の回路図、第６図は第２図のもの
のタイミングチャート図、第４図は第２図のものによる
要部の波形図、第５図は他の実施例を示す回路図、第６
図は第５図のもののタイばングチャート図である。 １：極間間隙、２：電圧源、３ニスイツチング累子、４
：抵抗、５：ダイオード、６：電圧源、７：スイッチン
グ素子、８：ダイオード、。 尚、各図中同一符号は同一または相当部分を示すものと
する〇 代理人 弁理士 木 村；三 朗 第１図 第：３１：ｖ （ｅ） 第４ 図 第 ６１！１ （ｄ） −口−
Claims (1)
- 【特許請求の範囲】 （１）電極と被加工物との間に間欠放電を発生せしめる
放電加工装置用加工電源において、上記極間には電圧源
と抵抗とスイッチング素子とからなる直列回路によ多形
成された第１のスイッチング回路と、電圧源とスイッチ
ング素子とからなる直列回路および整流素子により形成
された第２のスイッチング回路とが接続され、上記第１
のスイッチング回路により間欠放電を発生せしめ、該第
１のスイッチング回路が閉状態のとき上記極間間隙が短
絡状態であれば、上記第２のスイッチング回路を所定時
間閉状態とするようにしたことを％徴とする放電加工装
置用加工電源。 （２）第２のスイッチング回路が閉状態のときに、極間
間隙が非短絡状態に女ると、上記第２のスイッチング回
路が開状態になるようにしたことを特徴とする特許請求
の範囲第１項に記載の放電加工装置用加工電源。 （３）放電加工装置用加工電源において、第２のスイッ
チング回路を閉じるタイミングを第１のスイッチング回
路のパルスの最後尾のタイミングに合せるようにしたこ
とを特徴とする特許請求の範囲第１項または第２項に記
載の放電加工装置用加工電源。 （４）電極と被加工物との間に間欠放電を発生せしめる
放電加工装置用加工電源において、上記極間には電圧源
と抵抗とスイッチング素子とからなる直列回路により形
成された第１のスイッチング回路と、電圧源と抵抗とス
イッチング素子とからなる直列回路により形成された第
２のスイッチング回路とが接続され、上記第１のスイッ
チング回路により間欠放電を発生せしめ、該第１のスイ
ッチング回路が閉状態のとき上記極間間隙力Ｓ短絡状態
であれば、上記第２のスイッチング回路を所定時間閉状
態とするようにし、かつ該第２のスイッチング回路が閉
状態のときに、極間間隙が非短絡状態になると、上記第
２のスイッチング回路が開状態になるようにしたことを
特徴とする放電加工装置用加工電源。 （ｓ） ＠ ＃！Ｆ請求の範囲第４項に記載の放電加工
装置用加工電源において、第２のスイッチング回路を閉
じるタイミングを第１のスイッチング回路のパルス最後
尾のタイミングに合せるようにしたことを特徴とする放
電加工装置用加工電源。 （６）第２のスイッチング回路が開状態のとき極間間隙
が非短絡状態となったときには、その時点よシ第１のス
イッチング回路を所定パルス幅延長することを特徴とす
る特許請求の範囲第１項、第６項または第４項のいずれ
かひとつに記載の放電加工装置用加工電源。 （７１第２のスイッチング回路が閉状態の間、極間が短
絡状態であれば、第１のスイッチング回路の開時間を縮
小または零とすることを特徴とする特許請求の範囲第１
項〜第６項のいずれかひとつに記載の放電加工装置用加
工電源。 （８） ｊｍ 、１のスイッチング回路の延長するｖｔ
ｂｍハルスは、非短絡時に流す電流パルスに比較して時
間幅を長くするか、または電流ピーク値を低くするよう
にしたことを特徴とする特許請求の範囲第６項に記載の
放電加工装置用加工電源。、（９）第１のスイッチング
回路の電圧源と第２のスいずれかひとつに記載の放電加
工装置用加工電源。 α（Ｉｉｌのスイッチング回路の電圧源の電圧よりも第
２のスイッチング回路の電圧源の電圧を高（したことを
特徴とする特許請求の範囲第１項〜第８項のいずれかひ
とつに記載の放電加工装置用加工電源。、
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21498583A JPS60108211A (ja) | 1983-11-17 | 1983-11-17 | 放電加工装置用加工電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21498583A JPS60108211A (ja) | 1983-11-17 | 1983-11-17 | 放電加工装置用加工電源 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60108211A true JPS60108211A (ja) | 1985-06-13 |
Family
ID=16664792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21498583A Pending JPS60108211A (ja) | 1983-11-17 | 1983-11-17 | 放電加工装置用加工電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60108211A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6520906B2 (en) | 2000-01-07 | 2003-02-18 | Senji Yanagi | Coitus assistance device for males |
-
1983
- 1983-11-17 JP JP21498583A patent/JPS60108211A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6520906B2 (en) | 2000-01-07 | 2003-02-18 | Senji Yanagi | Coitus assistance device for males |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4800248A (en) | Electrical discharge machining apparatus with discharge current control | |
| JP2939310B2 (ja) | 放電加工装置 | |
| US20110220615A1 (en) | Power supply device for sinker electric discharge machining | |
| CA2020816C (en) | Power supply circuit for discharge machining | |
| US4695696A (en) | Electric discharge machine with control of the machining pulse's current value in accordance with the delay time | |
| JPS60180718A (ja) | 放電加工電源 | |
| EP0812643A1 (en) | Device and method for electric discharge machining | |
| JP2652392B2 (ja) | 放電加工電源 | |
| JPS60108211A (ja) | 放電加工装置用加工電源 | |
| JP3773696B2 (ja) | 放電加工機の電力供給装置 | |
| JPH0338053B2 (ja) | ||
| JP2677375B2 (ja) | 放電加工用電源装置 | |
| JP3323457B2 (ja) | 放電加工方法及び放電加工用電源装置 | |
| EP0185101B1 (en) | Power source for discharge machining | |
| JP2728587B2 (ja) | ワイヤカット放電加工機 | |
| JPH07290317A (ja) | 放電加工方法及びその装置 | |
| JPH01146618A (ja) | 放電加工用電源回路 | |
| JPH027770B2 (ja) | ||
| JPS59161230A (ja) | ワイヤカツト放電加工装置用加工電源 | |
| JP2860657B2 (ja) | 放電加工機用電源装置および放電加工方法 | |
| JPH04331020A (ja) | 放電加工装置 | |
| JPH03178726A (ja) | 放電加工機用電源装置 | |
| JP2579961B2 (ja) | 放電加工用電源回路 | |
| JP2684918B2 (ja) | 放電加工制御装置 | |
| JPS59196123A (ja) | 放電加工機の放電制御方法及び放電制御装置 |