JPS60106366A - 多相整流装置 - Google Patents
多相整流装置Info
- Publication number
- JPS60106366A JPS60106366A JP21188283A JP21188283A JPS60106366A JP S60106366 A JPS60106366 A JP S60106366A JP 21188283 A JP21188283 A JP 21188283A JP 21188283 A JP21188283 A JP 21188283A JP S60106366 A JPS60106366 A JP S60106366A
- Authority
- JP
- Japan
- Prior art keywords
- current
- control
- difference
- load
- rectifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/145—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/155—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
- H02M7/17—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only arranged for operation in parallel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は例えば核融合用コイル電源などに使用される大
容量高速応答制卸を必要とする多相整流装置に関するも
のである。
容量高速応答制卸を必要とする多相整流装置に関するも
のである。
［発明の技術的背景とその問題点Ｊ
核融合用コイル電源は、大容量電源であるため、一般一
礼、単位整体器を複数個並列に接続した多相整流装置が
使用される。またプラズマを含めた巨大システムの中で
制御されるため、制御方式としては制御対ρの伝達関数
の急変や制御ループの変更に対して檗軟性のある計算機
を用いた直接ディジタル制御方式（以下単にＤＤＣと記
す）が採用される。第１図に従来より使用されている多
相整流装置の一例のブロック図を示す。第１図において
１は交流母線、２−２．２−２は交流しゃ断器、３−１
．’３＝２は整流器用変圧器、ｌ−，１，４−２，４−
３，１−４は制御整流素子により構成される単位整流器
、５−１〜５−４は単位整流器４−１〜４−４の間を流
れる横流電流を抑制する横流抑制リアクトル、６は負荷
である。７−１〜７−４はそれぞれ、単位整流器４−１
〜４−４を流れる電流を検出する電流検出器、７は負荷
電流を検出する負荷電流検出器、８は電流検出器７の出
力値を調整するレベル変換回路である。９は交流電圧位
相を検出するための計器用変圧器、１ｏ−１〜１０−４
は夫々各単位整流器４−１〜４−４を流れる電流と負荷
電流の１／４の値との差を検出する差電流検出器、１１
−１〜１１−４はそれぞれ差電流検出器１０−１〜１０
−４の値を入力し一定レベル以上だとロジック信号「１
」を出ノｊするレベル検出回路、１２−１〜１２−４は
それぞれレベル検出回路１１−１〜１１−４の信号を入
力し一定時間の遅れを持って動作する遅延回路であり、
遅延時間以内にレベル検出回路１１−１〜１１−４の信
号がｒＯＪにもどれば信号を出力しないよう構成してい
る。１３は遅延回路１２−１〜１２−４の信号を入力し
多相整流装置を保護停止させる保護連動回路、１４はコ
イル電流を入力し、電流基準との差をめて、コイル電流
を制御するために必要な電圧を計算する直接ディジタル
制御用計算機、１５−１〜１５−４は、制御用計算機４
で得られる制御ｆｆ１Ｅ１と計器用変圧器９の出力を受
けて、夫々単位整流器４−１〜４−４の点弧角タイミン
グを決定する位相制御回路、１６−１〜１６−４は、そ
れぞれ、単位整流器４−１〜４−４に点弧パルスを与え
るためのパルスアンプ回路である。第２図に制御用計算
機１４内の機能ブロック図の一例を示す。第２図は最短
時間応答制御方式を示したものである。第２図において
１０１は上位計算放などより送られる負荷電流目標値Ｊ
ｄｒと負荷電流検出器７から得られる負荷電流Ｉｄとの
差ｅに最短時間応答制御ゲインＫＶを掛ける比例制御機
能、１０２は比例制御１０１より得られる値Ｐ１と負荷
目標値１ｄｒとの和信号Ｐ２を位相制御回路１５−１〜
１５−４に適合した値に変換する変換機能を示す。
礼、単位整体器を複数個並列に接続した多相整流装置が
使用される。またプラズマを含めた巨大システムの中で
制御されるため、制御方式としては制御対ρの伝達関数
の急変や制御ループの変更に対して檗軟性のある計算機
を用いた直接ディジタル制御方式（以下単にＤＤＣと記
す）が採用される。第１図に従来より使用されている多
相整流装置の一例のブロック図を示す。第１図において
１は交流母線、２−２．２−２は交流しゃ断器、３−１
．’３＝２は整流器用変圧器、ｌ−，１，４−２，４−
３，１−４は制御整流素子により構成される単位整流器
、５−１〜５−４は単位整流器４−１〜４−４の間を流
れる横流電流を抑制する横流抑制リアクトル、６は負荷
である。７−１〜７−４はそれぞれ、単位整流器４−１
〜４−４を流れる電流を検出する電流検出器、７は負荷
電流を検出する負荷電流検出器、８は電流検出器７の出
力値を調整するレベル変換回路である。９は交流電圧位
相を検出するための計器用変圧器、１ｏ−１〜１０−４
は夫々各単位整流器４−１〜４−４を流れる電流と負荷
電流の１／４の値との差を検出する差電流検出器、１１
−１〜１１−４はそれぞれ差電流検出器１０−１〜１０
−４の値を入力し一定レベル以上だとロジック信号「１
」を出ノｊするレベル検出回路、１２−１〜１２−４は
それぞれレベル検出回路１１−１〜１１−４の信号を入
力し一定時間の遅れを持って動作する遅延回路であり、
遅延時間以内にレベル検出回路１１−１〜１１−４の信
号がｒＯＪにもどれば信号を出力しないよう構成してい
る。１３は遅延回路１２−１〜１２−４の信号を入力し
多相整流装置を保護停止させる保護連動回路、１４はコ
イル電流を入力し、電流基準との差をめて、コイル電流
を制御するために必要な電圧を計算する直接ディジタル
制御用計算機、１５−１〜１５−４は、制御用計算機４
で得られる制御ｆｆ１Ｅ１と計器用変圧器９の出力を受
けて、夫々単位整流器４−１〜４−４の点弧角タイミン
グを決定する位相制御回路、１６−１〜１６−４は、そ
れぞれ、単位整流器４−１〜４−４に点弧パルスを与え
るためのパルスアンプ回路である。第２図に制御用計算
機１４内の機能ブロック図の一例を示す。第２図は最短
時間応答制御方式を示したものである。第２図において
１０１は上位計算放などより送られる負荷電流目標値Ｊ
ｄｒと負荷電流検出器７から得られる負荷電流Ｉｄとの
差ｅに最短時間応答制御ゲインＫＶを掛ける比例制御機
能、１０２は比例制御１０１より得られる値Ｐ１と負荷
目標値１ｄｒとの和信号Ｐ２を位相制御回路１５−１〜
１５−４に適合した値に変換する変換機能を示す。
第１図において、負荷電流は制御用計算機１４により制
御され、制御方式としては、第２図に示した最短時間応
答制御方式が使用される場合が多い。最短時間応答制御
を用いた場合多相整流装置の出力電圧が飽和しないかぎ
り負荷電流は１サンプリング後に基準に追従するよう制
御される。このため、制御用計算機はできるだけ高速に
演算を処理する必要があり、第１図に示したように単位
整流器の電流ではなく負荷電流を制御する方式が使用さ
れている。単位整流器の電流を個別に制御するためには
４台の計算機が必要となり現実的ではない。負荷電流を
フィードバックして定電流制御を行なう場合、並列接続
された単位制御整流器を流れる電流値に不平衡が発生す
る場合がある。
御され、制御方式としては、第２図に示した最短時間応
答制御方式が使用される場合が多い。最短時間応答制御
を用いた場合多相整流装置の出力電圧が飽和しないかぎ
り負荷電流は１サンプリング後に基準に追従するよう制
御される。このため、制御用計算機はできるだけ高速に
演算を処理する必要があり、第１図に示したように単位
整流器の電流ではなく負荷電流を制御する方式が使用さ
れている。単位整流器の電流を個別に制御するためには
４台の計算機が必要となり現実的ではない。負荷電流を
フィードバックして定電流制御を行なう場合、並列接続
された単位制御整流器を流れる電流値に不平衡が発生す
る場合がある。
このため従来単位制御整流器と負荷電流を比較してその
差がシステムの許容値を越えた場合には保護系を動作さ
せて停止していた。
差がシステムの許容値を越えた場合には保護系を動作さ
せて停止していた。
たとえば、最短時間応答制御を行なう場合、比例ゲイン
ＫＶは一般に大きな値となり、負荷電流が数％変動して
も制御用計算機１４の演算結果である制御ＭＥ１はほぼ
飽和値まで変動する。このような高ゲインで制御する場
合負荷電流検出器７から得られる負荷電流の計測系に少
してもノイズが発生する等の不具合があると制御ｆｆ１
Ｅ１がサンプル出力毎に変動し、並列接続された単位整
流器４−１〜４−４を流れる電流が不平衡になる。すな
わち、１サンプリングの制ｔｉｌｌｌｌＥ１の変化で発
生した電流不平衡が、もとにもどる前に次のサンプリン
グの制御１ｉＥ１の変化で電流不平衡が発生し、これら
の電流不平衡が重畳され、システム的に許容できない値
となる。差電流検出器１０−１〜１０−４、レベル検出
回路１１−１〜１１−４、遅延回路１２−１〜１２−４
でそれを検出し、保護運動回路１３を通して多相整流器
は停止し、正常な制御ができないという不具合があった
。
ＫＶは一般に大きな値となり、負荷電流が数％変動して
も制御用計算機１４の演算結果である制御ＭＥ１はほぼ
飽和値まで変動する。このような高ゲインで制御する場
合負荷電流検出器７から得られる負荷電流の計測系に少
してもノイズが発生する等の不具合があると制御ｆｆ１
Ｅ１がサンプル出力毎に変動し、並列接続された単位整
流器４−１〜４−４を流れる電流が不平衡になる。すな
わち、１サンプリングの制ｔｉｌｌｌｌＥ１の変化で発
生した電流不平衡が、もとにもどる前に次のサンプリン
グの制御１ｉＥ１の変化で電流不平衡が発生し、これら
の電流不平衡が重畳され、システム的に許容できない値
となる。差電流検出器１０−１〜１０−４、レベル検出
回路１１−１〜１１−４、遅延回路１２−１〜１２−４
でそれを検出し、保護運動回路１３を通して多相整流器
は停止し、正常な制御ができないという不具合があった
。
［発明の目的コ
本発明の目的は前記不具合を解消し、電流不平衡が発生
してもその値が小さいうちに自動的に補正し、保護系が
動作して停止することのない多相整流装置を提供するこ
とである。
してもその値が小さいうちに自動的に補正し、保護系が
動作して停止することのない多相整流装置を提供するこ
とである。
［発明の概要］
本発明は、この目的を達成するために単位整流器を流れ
る電流と多相整流装置を流れる電流を並列接続台数で割
った値との差を検出し、差電流に従って、負荷電流を制
御する制御用計算機の制御ｌ１Ｅ１を補正することによ
り、負荷電流は、制御用計算機の出力制御ＩＥ１により
制御しながら、制御量Ｅ１の下位ビットにより単位整流
器間の電流が平衡するよう制御するようにしたものであ
る。
る電流と多相整流装置を流れる電流を並列接続台数で割
った値との差を検出し、差電流に従って、負荷電流を制
御する制御用計算機の制御ｌ１Ｅ１を補正することによ
り、負荷電流は、制御用計算機の出力制御ＩＥ１により
制御しながら、制御量Ｅ１の下位ビットにより単位整流
器間の電流が平衡するよう制御するようにしたものであ
る。
［発明の実施例］
第３図に本発明の一実施例を示す。第１図と同−供能の
ブロックは同一符号として説明を省略する。第３図にお
いて、１７−１〜１７−４はそれ。
ブロックは同一符号として説明を省略する。第３図にお
いて、１７−１〜１７−４はそれ。
ぞれ差電流検出器１０−１〜１０−４からの出ツノを受
けて制御ｆｆ１Ｅ１を補正する補正量’Ｅ２−１〜Ｅ２
−４を出力する補正量発生回路、１８−１〜１８−４は
、制ｉｌｌ聞Ｅ１から補正量Ｅ２−１〜Ｅ２−４を引く
減算回路である。第４図に補正量発生回路のブロック図
を示す。５１は差電流値のレベルを調整する入力バッフ
ァ回路、５２はアナログディジタル変換回路である。
けて制御ｆｆ１Ｅ１を補正する補正量’Ｅ２−１〜Ｅ２
−４を出力する補正量発生回路、１８−１〜１８−４は
、制ｉｌｌ聞Ｅ１から補正量Ｅ２−１〜Ｅ２−４を引く
減算回路である。第４図に補正量発生回路のブロック図
を示す。５１は差電流値のレベルを調整する入力バッフ
ァ回路、５２はアナログディジタル変換回路である。
第５図に差電流値と、補正量の関係の一例を示す。以下
第３図、第４図、第５図を用いて、本発明の作用につい
て説明する。上位の計量１等より与えられた負荷電流基
準値に対し、電流検出器７により負荷電流を検出し、こ
の値と制御用計算機１４にフィードバックし、制御用計
算機１４により多相整流装置の制御ｆｉＥ１を計算し、
負荷電流を制御する。−力差電流検出器１０−１〜１〇
−４の出力値がそれぞれ補正値発生回路１７−１〜１７
−４に入力され、第５図に示したような特性に従って補
正量発生回路１７−１〜１７−４から補正ｍＥ２−１〜
Ｅ２−４が得られる。補正量発生回路では、差電流値が
負または微小の場合零が出力され、差電流値に比例して
補正量を大きくしていく。横流抑制用リアクトル５−１
〜５−４及び整流器用変圧器３−１．３−４のパーセン
トインピーダンスの値により単位整流器４−１〜４−４
を流れる電流の差がシステム許容値を越えないよう、補
正量発生回路の値は適切に調整する。下位３ビット程度
を補正しても負荷は大きなりアクドルであるため、負荷
電流値はほとんど影響を受けない。
第３図、第４図、第５図を用いて、本発明の作用につい
て説明する。上位の計量１等より与えられた負荷電流基
準値に対し、電流検出器７により負荷電流を検出し、こ
の値と制御用計算機１４にフィードバックし、制御用計
算機１４により多相整流装置の制御ｆｉＥ１を計算し、
負荷電流を制御する。−力差電流検出器１０−１〜１〇
−４の出力値がそれぞれ補正値発生回路１７−１〜１７
−４に入力され、第５図に示したような特性に従って補
正量発生回路１７−１〜１７−４から補正ｍＥ２−１〜
Ｅ２−４が得られる。補正量発生回路では、差電流値が
負または微小の場合零が出力され、差電流値に比例して
補正量を大きくしていく。横流抑制用リアクトル５−１
〜５−４及び整流器用変圧器３−１．３−４のパーセン
トインピーダンスの値により単位整流器４−１〜４−４
を流れる電流の差がシステム許容値を越えないよう、補
正量発生回路の値は適切に調整する。下位３ビット程度
を補正しても負荷は大きなりアクドルであるため、負荷
電流値はほとんど影響を受けない。
すなわち、本発明によれば、制御用計算機１４が得られ
る制御ＩＥＩの下位ビットを単位制御整流器４−１〜４
−４を流れる電流の差によって補正することにより負荷
コイル電流は高速に精度よく制御しながら、単位制御整
流器４−１〜４−４を流れる電流もシステムの許容値、
例えば１０％程度以下におさえることができる。
る制御ＩＥＩの下位ビットを単位制御整流器４−１〜４
−４を流れる電流の差によって補正することにより負荷
コイル電流は高速に精度よく制御しながら、単位制御整
流器４−１〜４−４を流れる電流もシステムの許容値、
例えば１０％程度以下におさえることができる。
以下の説明は、減算回路１８−１〜１８−４を使用する
実施例を使用して行なったが、減算回路１８−１〜１８
−４ど加算回路とし、差電流と補正量の関係を逆にすれ
ば、まったく同様の効果が得られる。
実施例を使用して行なったが、減算回路１８−１〜１８
−４ど加算回路とし、差電流と補正量の関係を逆にすれ
ば、まったく同様の効果が得られる。
［発明の効果コ
以上説明したように、本発明の多相整流装置によれば、
最短時間応答制御のように電流を高速に制御するため、
制御用計算（幾１４から得られる制御量Ｅ１が大きく変
動する場合でし１単位整流器４−１〜４−４を流れる電
流の値の差が許容値以上になることはなく、負荷電流を
高速に制御することができる。
最短時間応答制御のように電流を高速に制御するため、
制御用計算（幾１４から得られる制御量Ｅ１が大きく変
動する場合でし１単位整流器４−１〜４−４を流れる電
流の値の差が許容値以上になることはなく、負荷電流を
高速に制御することができる。
第１図は従来の多相整流装置のブロック図、第２図は制
御用計算（幾内の機能ブロック図、第３図は本発明の一
実施例のブロック図、第４図は補正量発生回路のブロッ
ク図、第５図は差電流と補正量の関係を示す図である。 １・・・交流母線、２−１〜２−２・・・交流し＊ｑ
Ｉ！７ｉ器、３−１〜３−２・・・整流器用変圧器、４
−１〜４−４・・・単位整流器、５−１〜５−４・・・
横流抑制リアクトル、６・・・負荷、７．７−１〜７−
４・・・電流検出器、８・・・レベル変換回路、９・・
・計器用変圧器、１０−１〜１０−４・・・差電流検出
器、１１−１〜１１−４・・・レベル検出回路、１２−
１〜１２−４・・・遅延回路、１３・・・保護連動回路
、１４・・・制御用計算機、１５−１〜１５−４・・・
位相制卸回路、１６−１〜１６−４・・・パルスアンプ
回路、１７−１〜１７−４・・・補正量発生回路、１８
−１〜１８−４・・・減算回路、５１・・・入力バッフ
ァ回路、５２・・・アナログディジタル変換回路、１０
１・・・最短時間応答制御ゲイン、１０２・・・レベル
変換ゲイン。 出願人代理人 弁理士 鈴江武彦 第１図 第 ２ 図 第３図 ５４ｗＪ 第 ５ 図 ８流量−
御用計算（幾内の機能ブロック図、第３図は本発明の一
実施例のブロック図、第４図は補正量発生回路のブロッ
ク図、第５図は差電流と補正量の関係を示す図である。 １・・・交流母線、２−１〜２−２・・・交流し＊ｑ
Ｉ！７ｉ器、３−１〜３−２・・・整流器用変圧器、４
−１〜４−４・・・単位整流器、５−１〜５−４・・・
横流抑制リアクトル、６・・・負荷、７．７−１〜７−
４・・・電流検出器、８・・・レベル変換回路、９・・
・計器用変圧器、１０−１〜１０−４・・・差電流検出
器、１１−１〜１１−４・・・レベル検出回路、１２−
１〜１２−４・・・遅延回路、１３・・・保護連動回路
、１４・・・制御用計算機、１５−１〜１５−４・・・
位相制卸回路、１６−１〜１６−４・・・パルスアンプ
回路、１７−１〜１７−４・・・補正量発生回路、１８
−１〜１８−４・・・減算回路、５１・・・入力バッフ
ァ回路、５２・・・アナログディジタル変換回路、１０
１・・・最短時間応答制御ゲイン、１０２・・・レベル
変換ゲイン。 出願人代理人 弁理士 鈴江武彦 第１図 第 ２ 図 第３図 ５４ｗＪ 第 ５ 図 ８流量−
Claims (1)
- 単位整流器を複数台並列に接続して構成した多相整流装
置において、負荷電流を制御する制御用計算様と、並列
接続された単位整流器を流れる電流の差を検出する差電
流検出器と、差電流と一定の関係で、制御量を出力する
補正量発生回路と、前記制御用計算機の出力値から前記
補正量発生回路の出力値を減算する減算回路を具備した
ことを特徴とする多相整流装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21188283A JPS60106366A (ja) | 1983-11-11 | 1983-11-11 | 多相整流装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21188283A JPS60106366A (ja) | 1983-11-11 | 1983-11-11 | 多相整流装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60106366A true JPS60106366A (ja) | 1985-06-11 |
Family
ID=16613184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21188283A Pending JPS60106366A (ja) | 1983-11-11 | 1983-11-11 | 多相整流装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60106366A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014158065A1 (en) | 2013-03-27 | 2014-10-02 | Flexenclosure Ab (Publ) | Power supply apparatus with controllable multiple input rectification |
-
1983
- 1983-11-11 JP JP21188283A patent/JPS60106366A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014158065A1 (en) | 2013-03-27 | 2014-10-02 | Flexenclosure Ab (Publ) | Power supply apparatus with controllable multiple input rectification |
| CN105103405A (zh) * | 2013-03-27 | 2015-11-25 | 弗莱克森克洛叙有限公司 | 具有可控多个输入整流的供电设备 |
| EP2984729A4 (en) * | 2013-03-27 | 2017-01-25 | Flexenclosure AB (PUBL) | Power supply apparatus with controllable multiple input rectification |
| US10186868B2 (en) | 2013-03-27 | 2019-01-22 | Flexenclosure Ab (Publ) | Power supply apparatus with controllable multiple input rectification |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2679411B2 (ja) | 交流出力変換器の並列運転制御装置 | |
| JP3373349B2 (ja) | 整流器制御装置 | |
| US5001619A (en) | Harmonics suppression control circuit for a PWM inverter | |
| EP0372109B1 (en) | Reactive power controller | |
| JP2933640B2 (ja) | 交流電力変換器制御装置 | |
| WO2018211949A1 (ja) | 電力変換装置 | |
| JPS60106366A (ja) | 多相整流装置 | |
| JP2023099680A (ja) | 電力変換装置 | |
| JPS6082062A (ja) | 多相整流装置の制御方式 | |
| JP2809833B2 (ja) | 同期機の励磁制御装置 | |
| Reeve et al. | Central computer controller for multiterminal HVDC transmission systems | |
| JP2005065423A (ja) | 自励式変換器の制御装置 | |
| JPH0698469A (ja) | 電圧検出形無効電力補償装置の制御方式 | |
| JPH0625951B2 (ja) | 無効電力補償装置 | |
| JPS61102124A (ja) | 直流送電系統の周波数制御装置 | |
| JP5121514B2 (ja) | 逆相制御による過電圧抑制制御方式 | |
| JPH06233544A (ja) | 半導体電力変換装置 | |
| JPH0923585A (ja) | 無効電力補償の制御方法 | |
| JPH02144616A (ja) | 無効電力補償装置の協調運転制御方式 | |
| JPH02178715A (ja) | 無効電力補償装置の制御方式 | |
| JPS6260013A (ja) | 無効電力補償装置 | |
| JPS6360617B2 (ja) | ||
| JPH03108011A (ja) | 静止形無効電力補償装置 | |
| JPH06178545A (ja) | 電力変換器の制御方法及びその装置 | |
| JPS63161819A (ja) | 直流送電制御装置 |