JPS6010467B2 - 伝送デ−タのエコ−バツク方式 - Google Patents

Description

【発明の詳細な説明】 本発明は伝送すべきパラレルデータをシリアルデータに
変換して送受信する場合の伝送データのエコーバック方
式に関するもので、その目的は伝送中に生ずるエラーを
検出し、伝送エラーが生ずると伝送されたデータに代え
て伝送エラーの内容を表わすコードを返送又は出力し、
故障個所の検知を容易にすることにある。

従来よりデータ伝送における伝送ェラ−を検出するため
に、伝送されたデータをそのまま返送して伝送前のデー
タと返送されてきたデータとの比較が行われていた。

このように伝送データをエコーバックする方式では、伝
送エラーの有無については検出できても、故障原因がど
こにあるのかわからないので、故障修理には多大な時間
を要することになる。特に伝送したデータとエコーバッ
クされたデータとの間の不一致を検出しても送信側から
受信側への伝送過程に生じたエラーに基づくのか、受信
側から送信側への返送過程に生じたエラーによるのか判
別ができないため、原因究明が困難であった。本発明は
かかる従来の欠点をなくするために、双方向のデータ伝
送における伝送エラーを個別に検出し、送信側から受信
側への伝送過程におけるエラーと受信側から送信側への
伝送過程におけるエラーとが区別できるようにするとと
もに伝送エラー内容もわかるようにしたものである。

以下本発明を実施例により説明する。

第１図は、コンピュータ側から数値データを数値制御装
置側に伝送して、数値制御工作機械を制御するＤＮＣシ
ステムに応用したデータ伝送装置の一例であり、１は伝
送ライン、２ａ，２ｂは送信すべきパラレルデータをシ
リアルデータに、又受信したシリアルデータをパラレル
データに変換するパラレルーシリアル変換器、３ａ，３
ｂ‘ま送受信信号レベルを増幅するドライバ・レシーバ
、４ａ，４ｂは送受信制御回路、５はインタフェース、
６は送受信データを処理するコンピュータ、７は数値制
御装置、８は操作盤、９は強亀制御盤、１０は数値制御
工作機械である。前記伝送ライン１はシリァルに変換さ
れたデータを伝送するためのもので、差敷形２芯ケーブ
ルが使用されるが、信号ラインとしては唯一のものであ
りトタイミング信号用の信号線は含まれない。コンビュ
ー夕げま伝送すべき数値データを記憶するとともに〜数
値制御装置？から出される数層データ転送要求に応じて
数瞳データを適宜供Ｖ給し、また操作盤蟹のスイッチの
オン。オフ状態を監視しもさらに強電磁９に対しシーケ
ンス制御情報を入出力するためのシステムプログラムを
有している。このシステムプログラムが実行されること
によりも伝送すべきデータをメモリから読み出して送受
信制御回路奪ａのレジス外こセットし「また数値データ
転送要求の有無をスキャニングする等のデータ処理を行
つ。前記パラレルーシリアル変換器愛称友び２ｂは第２
図又は第馬図に示すように〜パラレルデータをシｌｉア
ルデー夕に変換するＰノｇ回路塾鰯ともシリアルデ‐夕
をパラレルヂー外こ変換するＳノ軒回路盛翼をそれぞれ
有している。

軒ノＳ回路２川まマルチプレクサ蟹８を有し「このマル
チブレクサ孝２には「データがセットされるレジス夕２
３とデ岬夕の先頭にス夕叫トビットを付加する回路２亀
ともデータの後にパリティビット及びストップビットを
付加する回路２ふ を翁が接続されている。このマルチ
プレクサ空乳ま送信タイミング回路４貴から与えられる
クロツクパルスにより「スタートビットもデータビット
、バリテイビットトストップビットの顕序で各ビット単
位のデータを出力端子２蟹Ｑより送出しもシリアル形態
のデー外こ変換する。ＳノＰ回路鶴亀はシリアルデータ
入力端子念】ｉにスタートビツふが入力されたことを検
出するスタートビット検出回路鶴９を有しへスタートビ
ットが検出されると受信タイミング制御回路母２より与
えられるクロックパルスによってマルチプレクサ２７が
切替えられもシリアルデータ入力端子２富ｉに与えられ
るデータ順次レジスタ２８「パリティ回路２隻野もスふ
ップ回路２ｇｓにセットし、パラレル形態のデータに復
元する。パリティ回路２９ｐにおいては「伝弐まされて
きたデータビツをのパリティチヱツクを行い、パリティ
ヱラーが検出されれば〜ヱラ〜信号ＰＥを出力する。ス
トップ回路２麹ｓは伝送データのストップビットを検出
し「一定のフイ−ルド内に伝送データが収まっているか
を判別し、フィールドエラーがあればエラー信号ＦＥを
出力する。受信タイミング制御回路４２はタイミング回
路自体のオ−バーランを検出し、エラー信号ＯＥを出力
する。このように伝送過程に生じた各種のエラーＰ８
Ｆ８ ０Ｅはそれぞれの回路によって検出されｔェラ−
レジスタ熱恥こ記憶される。

これらのエラー検出回路２翼ｐ？ ２９ｓ，４２はｔ送
信側から受信側に伝送されたデータがヱコーバックされ
る際の伝送エラーを検出することになる。前記ＰノＳ回
路２鰭及びＳノＰ回路２１１ま送信の際にはスタートビ
ット及びストップビットを付加し〜受信の際にはスター
トビット及びストップビットを検出しているため「送信
側と受信側とを結ぶ唯一の伝送ライン官を介して両者の
タイミングをとることができる。前記コンピュータ側に
設けられた送受信回路Ａはパラレルシリァル変換器２ａ
〜ドライバ。

レシーバ８ａ「送受信制御回路亀ａにて構成されており
ｔ第２図に示すようにＰノＳ回路溝餌の出力端子霊鰹Ｑ
はドライバ８９と接続され〜 ＳノＰ回路露軍の入力端
子多重ｉはしシーバ３塁と接続されている。またパラレ
ルデータの入力端子２鰻五にはラッチ回路傘ふ 遼鶴が
綾綴れへパラレルデータの出力端子舞竃ｏにはラッチ回
路亀議事 鶴鯵が接線されている。ラッチ回路鶴塾，
鶴亀の入力端子と接続されたバスラィン４肌ま、ラツチ
回路４ふ 亀陣の出力端子とゲート＆？偽 ４７ｂを介
して接続されト又、エラーレジスタ亀８の出力端子とゲ
岬ト蟹９を介して接続されている。またトこのバスライ
ン４肌まインタフェース５を介してコンピュータ輪のデ
ータバスラィン６８１こ接続されている。送受信制御回
路黛ａは「送信タイミング制御回路４亀、受信タイミン
グ制御回路４２〜うツチ回路４３〜亀食、ゲート４７ａ
妻 ４７ｂ、制御信号発生回路５８、クロツク発振器蔓
１等より構成されている。制御信号発生回路６０Ｇまマ
イクロプログラム方式で各種の制御信号を発生するよう
になっており、第３図に示すように「ジャンプ要杏判定
回路６２へプログラムカウンタ５３、マイクロプログラ
ムメモリ５４、レジスタ５５により構成されている。ジ
ャンプ要杏判定回路５２には「クロック発振器５１より
分周回路５１ａを介してクロックが与えられ、また送信
タイミング制御回路４１の送信完了信号ＴＲＥ、受信タ
イミング制御回路４２の受信完了信号ＤＲがジャンプ条
件判定信号として与えられる。この送信完了信号ＴＲＥ
または受信完了信号ＯＲがオンにならなければマイクロ
プログラムメモリ５４から与えられるジャンプ先アドレ
スをロード信号ＬＯＡＤによりプログラムカウンタ５３
にプリセットしジヤンプさせる。この場合のジャンプ先
は一つ前のアドレスに設定されているのでオンになるま
で同一ステップを繰り返すことになる。オンになればプ
ログラムカウンタ５３は十１されて次のステップに進む
。マイクロプログラムメモリ５４の各アドレスには各ス
テップ毎に出力する制御信号ＴＢＲＬ，ＤＲＲ，ＤＯＮ
がプログラムされており、プログラムカウンタ５３で指
定されたアドレスから読出されたプログラムの各ビット
毎の信号がレジスタ５５から出力され制御信号となる。
前記インタフェース５は第４図に示すようにデバイスコ
ードデコーダ５ ６、Ｂｕｓｙフラッグ５７、Ｄｏｎｅ
フラッグ６８にて構成されている。

コンピュータ６からスタート信号が与えられるとＢｕｓ
ｙフラッグ５７はセットされるとともに００ｎｙフラッ
グ５８はリセットされ「信号斑Ｙを制御信号発生回路５
０に与える。この信号茂Ｙによりプログラムカウンタ５
３が零から歩進を開始する。送受信サイクルが完了する
と信号ＤＯＮが制御信号発生回路５０より出力され、Ｄ
ｏ肥フラッグ５８をセットするとともにＢｕｓｙフラッ
グ５７をリセットする。コンピュータ６は前記システム
プログラムによりこのＤｏ船フラッグ５８の状態を監視
しているので、Ｄｏ肥フラッグ５８がセットされると直
ちに送受信サイクル完了を認識することができる。ここ
に送受信サイクルとは、書込指令Ｗの場合、コンピュー
タ６がラツチ回路４３，４４にセットした指令コード及
びデータを数値制御装置側に伝送し、伝送された指令コ
ード及びデータがそのままエコーバックされ、ラツチ回
路４５，４６にセットされるまでのサイクルを指してい
る。

謙出指令Ｒの場合、コンピュータ６がラツチ回路４３に
セットした指令コードを数値制御装置側に伝送し、指令
コードで指定されたレジスタの内容とともに受信した指
令コードをそのまま数値制御菱畳側から伝送し、ラッチ
回路４５，４６にセットするまでのサイクルを指してい
る。次に数値制御装贋側に設けられた送受信回路Ｂにつ
いて第５図により説明するが、パラレルーシリアル変換
器２ｂ、ドライバ・レシーバ３ｂはコンピュータ側のパ
ラレルーシリアル変換器２ａ、ドライバ・レシーバ３ａ
と同一構成であるので同じ符号を付して説明を省略し、
送受信制御回路４ｂの相違点を主体に説明する。

Ｐ／Ｓ回路２０のパラレルデータ入力端子２０ｉにはデ
ータセレクトゲート４３ａ，４３ｂ，４３ｃが接続され
、Ｓ／Ｐ回路２１のパラレルデータ出力端子２０ｏには
はラツチ回路４５ａ、ドライバ４６ａが接続されている
。

このラッチ回路４５ａの接続されたバスライン４０ａは
前記データセレクトゲート４３ａの入力端子に接続され
るとともにデコーダ４７ａにも接続されている。ドライ
バ４６ａの接続されたバスラィン４０ｂはデータセレク
トゲート４３ｂの入力端子に接続されるとともに複数の
レジスタＲｘの各入力端子にも接続され、かつゲートＧ
ｘを介して各レジスタＲｘの出力端子とも接続されてい
る。データセレクトゲート４３ｃの入力端子にはエラー
レジスタ４８ａが接続されている。前記デコーダ４７ａ
は指令コードに含まれる書込指令Ｗ及び謙出指令Ｒ並び
にアドレスコードをデコードして各レジスタＲｘのデー
タセットパルス又は論出しゲートＧｘの制御信号を出力
する。これによって指令コード‘こ含まれるアドレスコ
ードで指定される特定のレジスタに伝送されてきたデー
タをセットしたり、指定されたレジスタの内容をＰ／Ｓ
回路２０の入力端子２０ｉに与えコンピュータ側へ伝送
することがきる。またェラ−レジスタ４８ａの内容も制
御信号発生回路５０ａから与えられるゲート信号ＣＡＴ
３によって選択され、Ｐ／Ｓ回路２０の入力端子２０ｉ
に与えられコンピュータ側へ伝送することができる。制
御信号発生回路５０ａの回路構成としては５０と同一で
あるが、送受信サイクルがコンピュータ側におけるもの
と若干異っていることにより、マイクロプログラムの内
容が相違している。次にこのマイクロプログラムについ
て説明する。

コンピュータ側に設けられた制御信号発生回路５０のマ
イクロプログラムを第６図に、数値制御装置側に設けら
れた制御信号発生回路５０ａのマイクロプログラムを第
７図に示す。このフローチャートにおいて、丸印の中の
数字はプログラムカゥンタ５３の内容を表わしており以
下これをステップ番号と呼ぶ。丸印を結ぶ線が分岐して
いるところでは、菱形で囲まれた信号によってジャンプ
の要否の判定を行いステップの分岐が行われる。第６図
において、インタフェース５から送受信サイクル開始の
信号既Ｙが与えられると、ステップ？からステップーに
進み、送信タイミング回路４１に送信準備信号ＴＢＲＬ
を出力する。ステップ２ではジャンプ要杏判定回路５２
に対し選択信号ＳＥＬｌを出力して送信完了信号ＴＲＥ
を選択する。送信タイミング回路４１においては、第８
図のタイムチャートで示すように信号ＴＢＲＬが与えら
れるとＴＲＥをオフにし「 ＰノＳ回路２０のシリアル
データ出力端子２０ｏからスタートビットに続いてラツ
チ回路４３にセットされたデータをシリアルに送出し、
パリティビット、ストップビットを送出し終ると送信完
了信号ＴＲＥをオンにするようになっている。したがっ
て送信完了信号ＴＲＥがオフの間はステップ２と３が操
返えされ、ラッチ回路４３にセットされた指令コードの
伝送が終るまで待機する。ＴＲＥがオンになればステッ
プ４に進み、選択信号ＳＥＬ３をジャンプ要杏判定回路
５２に対して出力して、指令コード内に含まれる指令が
書込指令Ｗか謙込指令Ｒかを判定する。ここに指令コー
ドは８ビットのデータよりなり、第１ビットが「０」で
あると書込指令Ｗを表わし、「１」であると読込指令Ｒ
を表わし、他のビットはデータを読込んだり、書込んだ
りするレジスタのアドレスを表わしている。書込指令で
あればステップ５に進み「再び送信タイミング回路４１
に送信準備信号ＴＢＲＬを出力する。また、読出指令Ｒ
であればステップ８に進み、数値制御装置側より送信さ
れるデータの受信を行う。ステップ６では送信完了信号
ＴＲＥがオンになるまで待機する。この間にラツチ回路
３４にセットされたデータが伝送ライン１を介して送出
される。オンになるとステップ８に進み、受信タイミン
グ回路４２に受信準備信号ＤＲＲを出力する。ステップ
９では選択信号ＳＥＬ２を出力して受信完了信号ＤＲを
選択する。受信タイミング回路４２においては、第９図
のタイムチャートで示すように受信準備信号ＤＲＲが与
えられると信号ＤＲをオフにし、Ｓ／Ｐ回路２１のシリ
アルデー夕入力端子２１ｉに入力されるデータの受信準
備がなされ、スタ−トビットを検出するとこれに続くデ
ータを受信し、ストップビットの受信によって受信完了
となると受信完了信号ＤＲをオンにするようになってい
る。したがって受信完了信号ＤＲがオフの間はステップ
９と１０が糠返えされ、数値制御装置側に伝送された指
令コード（ラッチ回路４３の内容）のエコーバックを受
信し終るまで待ち続ける。ＤＲがオンになればステップ
１１に進み「再び受信タイミング回路４２に受信準備信
号ＤＲＲを出力し、同時にラッチ回路４５に指令コード
を、エラーレジスタ４８にエラーコードをセットする信
号ＳＥＴ２を出力する。ステップ１２では選択信号ＳＥ
Ｌ２により受信完了信号ＤＲを選択し、この信号ＤＲが
オンになるまでステップ１２と１３を繰返す。この間に
数値制御装置側に伝送されたデータ（ラツチ回路４４の
内容）のエコーバックを受信し終るまで待ち続ける。こ
こにエコーバックされた指令コードはラッチ回路４５に
、エコーバックされたデータはラツチ回路４６にそれぞ
れセットされる。受信完了信号ＤＲがオンになるとステ
ップ１４に進み、信号ＤＯＮを出力し「同時にラツチ回
路４６にデータをトェフ−レジスタ４８にエラーコード
をセットする信号ＳＥＴ２を出力する。信号ＤＯＮが出
力されるとインタフェース回路５のＤｂｎｅフラッグ５
３をセットし、Ｂｕｓｙフラッグ５２をリセットして、
送受信サイクルの終了をコンピュータ６に知らせる。こ
れによってコンピュータ６は前記システムプログラムに
よって次の段階のデータ処理を行う。ステップ１４の次
はステップ川こ復帰し、次の送受信サイクル開始指令が
与えられるまで待機する。上記フローチャートのステッ
プ８から１４までの指令コード及びデータを受信する過
程においては、コンピュータ側より送信した指令コード
及びデータがそのまま返送される。この返送過程におい
て伝送エラーがあるとＳ／Ｐ回路２１に設けられた検出
回路２９ｐ，２９ｓ、タイミング制御回賂４２に設けら
れた検出回路にて検出され、検出エラーの内容（ＰＥ，
ＦＥ，ＯＥ）に応じたエラーコードがステップ１１及び
ステップ１４にてェラ−レジスタ４８の前半分と後半分
にそれぞれにセツトされる。このエラーレジスタ４８に
１つでもエラーの存在が記憶されると信号ＥＲを出力し
、この信号ＥＲはラツチ回路４５及びバッファドライバ
４６に与えられ、返送されたデータに代えてオール１又
は０のデータをラツチ回路４５、バッファドライバ４６
から出力する。従ってコンピュータ６がエコーバックさ
れたデータを謙取る段階ではＤｉＡ命令を発しゲート４
７ａ，４７ｂが開かれるのでデータバス４０を介してラ
ツチ回路４５、バッファドライバ４６の内容がインタフ
ェース５を通じて藷出される。そしてオール１又は０で
あれば返送過程においてエラーがあったことになり、そ
のエラー内容を調べるためにはコンビュー外まＤｉＢ命
令を発し、ゲート４９を開くのでエラーレジスタ４８に
記憶されたエラーコードがデータバス４０を通じてコン
ピュータ６に謎込まれる。コンピュータ６はエラーコー
ドを判読して、データの送信をやりなおすとか、故障原
因の表示を作業者に知らせるべく所定のデータ処理を行
うことになる。かかるコンピュータ側の制御信号発生回
路４ａは、指令コード及びデータを送信した後において
受信するように送受信制御信号ＴＢＲＬ、ＴＲＥ、ＤＲ
Ｒ、ＤＲ等を発生するようになっているのに対し、数値
制御装置側の制御信号発生回路４ｂは、先ず指令コード
及びデータを受信した後において送信するように送受信
制御信号ＤＲＲ，ＤＲ，ＴＢＲＬ，ＴＲＥを発生するよ
うになっている点で相違しているが、他はほとんど同じ
である。

この制御信号発生回路４ｂのマイクロプログラムフロー
チャートを第７図により説明する。第７図において、ス
テップ０は伝送ライン１に何らの信号が送られてこない
待ちの状態である。

伝送ライン１を経て伝送されてくる信号はスタートバル
スを先頭にして送られてくるのでスタートパルスをＳ／
Ｐ回路２１の検出回路２９が検出すると、受信タイミン
グ回路４２を介して第５図の制御信号発生回路５０ａに
スタート信号ＳＴＡＲＴが与えられ、ステップ１に進ん
で受信準備のための信号ＤＲＲを出力し、ステップ２で
は選択信号ＳＥＬ２を出力し受信完了信号ＤＲを選択し
て、これがオンになるまでステップ２と３を繰返し伝送
ライン１を介して送られてくる指令コードを受信する。
オンになるとステップ４に進みセット信号ＳＥＴ２によ
り受信した指令コードをラッチ回路４５ａにセットする
とともに検出されたエラーをエラーレジスタ４８ａにセ
ットする。これとともに選択信号ＳＥＬ３により受信し
た指令コード内の誓込指令Ｗを判別し、書込指令Ｗがあ
ればステップ５に進み、譲出指令Ｒがあれ‘まステップ
９に飛ぶ。尚指令コードの受信過程にエラーがあって論
出し指令Ｒとあるべきものが書込み指令Ｗとして受信さ
れるとステップ９に進むべきであるのにステップ５に進
む場合がある。ステップ５では受信準備のための信号Ｄ
ＲＲを出力し、ステップ６では選択信号ＳＥＬ２により
受信完了信号ＤＲを選びこの信号ＤＲがオンになるまで
ステップ６と７を繰返し、指令コードに続くデータを受
信する。尚指令コードの受信過程にエラーがあって、ス
テップ４の段階で謙出し指令Ｒとあるべきものが書込指
令Ｗとして受信されるとステップ９に進むべきであるの
にステップ５に進むことになり、この場合にはデータの
送信がされないのにいつまでもステップ６と７を繰返し
て受信状態で待つことになる。しがつてステップ６では
１ブロック分のデータの送信に要する時間よりも若干長
い時間経過すれば信号ＤＲがＯＮにならなくともステッ
プ８に進むようになっている。受信したデータはドライ
バ４６ａよりデータバス４０ｂに出力され、指令コード
内のアドレスコードにて指定されるレジスタＲｘに与え
、ステップ８でセットパルスＳＧＩ○、セット信号ＳＥ
Ｔ２を出力しレジスタＲｘにセットするとともにデータ
受信過程において発生したエラーコードをエラーレジス
タ４８ａにセットする。ステップ９以下は指令コード及
び伝送されたデータのエコーバックのためのルーチンで
あり、エフーレジスタ４８ａに記憶されたエラーがない
場合であれば、ステップ９では送信準備のための信号Ｔ
ＢＲＬ、ゲート信号ＣＡＴＥぐを出力し、ステップ１０
で選択信号ＳＥＬｌにより送信完了信号ＴＲＥを選択し
、これがオンになるまでステップ１０と１ １を繰返す
。この間にゲート信号ＧＡＴＥぐによりゲート４３ａが
開かれラッチ回路４５ａに記憶されている受信した指令
コードがシリアルデータに変換されて送信される。送信
が完了すると信号ＴＲＥがオンになり、ステップ１ ２
に進み、信号ＴＢＲＬ、ゲート信号ＧＡＴＩを出力する
。ステップ１３では選択信号ＳＥＬｌにより信号ＴＲＥ
を選扮して、これがオンになるまでステップ】３と１４
を繰返し「 この間にゲート信号ＧＡＴＥＷこよりゲー
ト４３ｂが開かれドライバ４６ａから出力されるデータ
の内容を送信する。送信が完了すると信号ＴＲＥがオン
となり、ステップ１５で送受信サイクル完了に伴うリセ
ットパルスＤＯＮを出力しステップ川こ復帰する。前記
ステップ亀から９に飛んだときには、指令コードで指定
されたレジスタのデータが受信した指令コードとともに
伝送される。この場合指令コードーこついては受信した
内容のエコーバックとなるがデー外こついては指定レジ
スタの内容を伝送するのであってエコーバックにはなら
ない。ところで指令コードの受信過程（ステップ軍から
噂）及びデータの受信過程（ステップ蔓から８）におい
て伝送ヱラ−があった場合には「伝送エラーの存在を知
らせる信号ＥＲがエラーレジスタ４８ａから出力され制
御信号発生回路５８ａ尊く与えられる。

これによってステップ電露の段階で発せられるゲート信
号ＧＡＴ川と代えてゲート信号ＣＡＴ３がゲ−ト亀３ｃ
に与えられる。従って受信したデータに代えてェラ−レ
ジスタ傘８ａにセットされたエラーコードがＰノＳ回路
２８１こ入力され、シリアルデータに変換されてコンビ
ユータ側の送受信回路Ａに返送される。尚ステップ費の
段階では伝送エラーの有無に係わらずゲート信号ＧＡＴ
Ｅぐが出力されるため「 ラツチ回路亀裏ａに記憶され
た指令コードがそのままエコーバックされることになる
。ここに受信データをエコーバックする代りにェフーコ
ードが返信されると「そのエラーコードはコンピュータ
側送受信回路Ａのラツチ回路亀５９４６にセットされる
ため、コンピュータ６がエコーバックされたデータを謙
込むＤｉＡ命令によって、送信段階において生じたエラ
ー内容を謙込むことができる。

これに対し返送段階において伝送エラーが生ずるとラツ
チ回路４５，鰭８の内容はオール１又は０にセットされ
るため、ＤｉＡ命令によってエラーの有無が判別でき、
ＤｉＢ命令によってェラ−レジスタの内容を謙込むこと
によりヱラ−内容を判別することができる。このように
本発明方式によれば双方向のデータ伝送において〜送信
段階における伝送エラーと返送段階における伝送エラー
が区別して認識できるばかりでなく、エラー内容も知る
ことができるからも伝送エラーに対する適切な処置をと
ることが・できる。

また故障原因の究明にも役立ち短時間で故障個所を修復
するのにも大いに役立つことになる。

【図面の簡単な説明】

図面は本発明の実施例を示すもので、第１図は装置全体
のブロック線図「第２図はコンピュータ側の送受信回路
Ａの構成を示すブロック線図、第３図は制御信号発生回
路の構成を示すブロック線図Ｌ簾母図はインタフェース
の構成を示す図、第鯵図は数値制御装置側の送受信回路
Ｂの構成を示すブロック線図も第Ｓ図は送受信回路Ａに
おける制御信号発生回路のマイクロプログラムのフロー
チャート、簾？図は送受信回路Ｂにおける制御信号発生
回路のマイクロプログラムのフローチャートも第８図は
送信タイミング回路の信号タイムチャートも第９図は受
信タイミング回路の信号タイムチャートである。 亀……伝送ライン、２８申 ２ｂ……パラレル−シリア
ル変換器、３ａ？ ８ｈ・…・・ドライバ８レシーバも
傘〜 ４ｂ……送受信制御回路、５……ィンタフヱＭス
、６……コンピュータ、７……数値制御装置Ｌ 覇…・
・・操作盤、９……強亀盤、畳Ｑ……工作機械、２０…
…ＰノＳ回路、２１……Ｓ／Ｐ回路．亀亀……送信タイ
ミング回路「 ４２……受信タイミング回路、薄い Ｓ
８ａ……制御信号発生回路「 Ｑ３，４４？ 亀５亀
４６，鰭Ｓａ……ラツチ回路〜 ４３ａ＄ 亀３ｂ，４
３ｃ……データセレクトゲート、４８，亀８ａ……エラ
ーレジスタもＲｘ。 …・’レジス夕、Ｇｘ…・・・ゲート。オ，図オ２図 ガ３図 ガ４図 ガＪ図 オる図 ガク図 矛り図 矛？図

Claims (1)

【特許請求の範囲】
1. １ 送信側と受信側とを結ぶ伝送ラインを介して伝送す
   べきパラレルデータをシリアルデータに変換して双方向
   にデータを送受信するとともに一方から他方に送信され
   たデータを受信するとその受信データをそのまま返送す
   る伝送データのエコーバツク方式において、一方から他
   方へのデータ送信過程における伝送エラー及び返送過程
   における伝送エラーを検出し、送信過程における伝送エ
   ラーの検出によって受信データに代えて検出されたエラ
   ー内容を返送し、返送過程における伝送エラーの検出に
   よって返送データに代えて検出されたエラー内容を出力
   するようにしことを特徴とする伝送データのエコーバツ
   ク方式。