JPS60100850U - メモリアドレス指定回路 - Google Patents
メモリアドレス指定回路Info
- Publication number
- JPS60100850U JPS60100850U JP19208783U JP19208783U JPS60100850U JP S60100850 U JPS60100850 U JP S60100850U JP 19208783 U JP19208783 U JP 19208783U JP 19208783 U JP19208783 U JP 19208783U JP S60100850 U JPS60100850 U JP S60100850U
- Authority
- JP
- Japan
- Prior art keywords
- extended
- address
- memory
- addressing circuit
- memory addressing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来の拡張メモリをセット可能なパーソナルコ
ンピュータの外観図であり、第２図〜第５図は本考案の
一実施例を示すもので、第２図はスロット１２ａ〜１２
ｄとこのスロットにセットされるボード１１を示す概略
図、第３図はアドレス空間を示す図、第４図はｃｐｕ２
１とこのＣＰＵ２１と接続されるボード１１内の具体的
回路構成を示す図、第５図、（よスロット１２ａ〜１２
ｄにセットされる各ボード１１に対して拡張アドレスを
割り当てる場倉の動作のフローチャートを示す図である
。 ５ａ〜５ｄ・・・・・・ＲＡＭ （ランダムアクセスメ
モリ）ボード、６ａ〜６ｄ・・・・・・スロット、１１
・・・・・・拡張メ草リポート、１２ａ〜１２ｄ・・・
・・・スロット、１４・・・・・・デバイスコード発生
回路、１５・・・・・・アドレスセレクタ、１６′・・
・・・・拡張ＲにＪ、１９ａ〜１９ｃ・・・・・・排他
的オアゲート、２０・・・・・・アンドゲート、２１−
−−−−−−ｃｐｕ （中央処理装置）、２１ａ・・・
・・・ボードアドレスレジスタ、２１ｂ・・・・・・ス
ロットレジスタ、Ｆ１〜Ｆ４・・・・・・フリップフロ
ップ。
ンピュータの外観図であり、第２図〜第５図は本考案の
一実施例を示すもので、第２図はスロット１２ａ〜１２
ｄとこのスロットにセットされるボード１１を示す概略
図、第３図はアドレス空間を示す図、第４図はｃｐｕ２
１とこのＣＰＵ２１と接続されるボード１１内の具体的
回路構成を示す図、第５図、（よスロット１２ａ〜１２
ｄにセットされる各ボード１１に対して拡張アドレスを
割り当てる場倉の動作のフローチャートを示す図である
。 ５ａ〜５ｄ・・・・・・ＲＡＭ （ランダムアクセスメ
モリ）ボード、６ａ〜６ｄ・・・・・・スロット、１１
・・・・・・拡張メ草リポート、１２ａ〜１２ｄ・・・
・・・スロット、１４・・・・・・デバイスコード発生
回路、１５・・・・・・アドレスセレクタ、１６′・・
・・・・拡張ＲにＪ、１９ａ〜１９ｃ・・・・・・排他
的オアゲート、２０・・・・・・アンドゲート、２１−
−−−−−−ｃｐｕ （中央処理装置）、２１ａ・・・
・・・ボードアドレスレジスタ、２１ｂ・・・・・・ス
ロットレジスタ、Ｆ１〜Ｆ４・・・・・・フリップフロ
ップ。
Claims (1)
- 拡張メモリをセット可能な電子機器において、拡張メモ
リがセットされているか否かを検出するメモリ検出手段
と、拡張メモリがセットされていれば当該拡張メモリに
ついての拡張アドレスを設定する拡張アドレス設定手段
と、アクセスにあたっての指定アドレスが上記拡張アド
レス内に存在するか否かを判別するアドレス判別手段と
、指定アドレスが拡張アドレス内にあれば拡張メモリに
対するアクセスを可能とする手段とを具備するメモリア
ドレス指定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19208783U JPS60100850U (ja) | 1983-12-15 | 1983-12-15 | メモリアドレス指定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19208783U JPS60100850U (ja) | 1983-12-15 | 1983-12-15 | メモリアドレス指定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60100850U true JPS60100850U (ja) | 1985-07-09 |
Family
ID=30413470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19208783U Pending JPS60100850U (ja) | 1983-12-15 | 1983-12-15 | メモリアドレス指定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60100850U (ja) |
-
1983
- 1983-12-15 JP JP19208783U patent/JPS60100850U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59192740U (ja) | コンピユ−タ装置 | |
| JPS6034648U (ja) | マイクロコンピユータにおけるメモリ・ページング・システム | |
| JPS60100850U (ja) | メモリアドレス指定回路 | |
| JPS58147050U (ja) | 情報処理装置 | |
| JPS6065843U (ja) | メモリアドレス拡張回路 | |
| JPS59107800U (ja) | コンピユ−タシステムの機能チエツク装置 | |
| JPS595100U (ja) | 主記憶常駐デ−タの格納前における使用防止装置 | |
| JPS59104246U (ja) | パリテイチエツク回路 | |
| JPS5990995U (ja) | 表示装置 | |
| JPS6074297U (ja) | Ｒａｍアクセス回路 | |
| JPS59155639U (ja) | メモリ選択装置 | |
| JPS58140599U (ja) | ダイナミツクランダムアクセスメモリ制御回路 | |
| JPS58118599U (ja) | 記憶装置 | |
| JPS59169632U (ja) | デ−タ転送回路 | |
| JPS59118200U (ja) | バブルメモリ装置 | |
| JPS5920351U (ja) | マイクロコンピユ−タにおける加算回路 | |
| JPS60164258U (ja) | デ−タ転送制御装置 | |
| JPS58176298U (ja) | バブルメモリカセツト装置 | |
| JPS6087050U (ja) | デ−タ転送制御装置 | |
| JPS59122644U (ja) | 基準点座標入力回路 | |
| JPS60164252U (ja) | データ処理装置 | |
| JPS595096U (ja) | メモリアクセス装置 | |
| JPS5963744U (ja) | 情報処理装置 | |
| JPS59134838U (ja) | メモリアクセス記録装置 | |
| JPS6030050U (ja) | デ−タメモリアクセス方式 |