JPS59104246U - パリテイチエツク回路 - Google Patents
パリテイチエツク回路Info
- Publication number
- JPS59104246U JPS59104246U JP19866382U JP19866382U JPS59104246U JP S59104246 U JPS59104246 U JP S59104246U JP 19866382 U JP19866382 U JP 19866382U JP 19866382 U JP19866382 U JP 19866382U JP S59104246 U JPS59104246 U JP S59104246U
- Authority
- JP
- Japan
- Prior art keywords
- bit information
- parity bit
- word
- parity
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
−図は本考案の一実施例を示す回路構成図である。
１〜８・・・下位バイト用ＲＡＭ、９〜１６・・・上位
バイト用ＲＡＭ、１７・・・パリティ用ＲＡＭ、２３・
・・パリティジェネレータ、２４・・・パリティフリッ
プフロップ、２５．２６・・・ＥＸオア回路。
バイト用ＲＡＭ、１７・・・パリティ用ＲＡＭ、２３・
・・パリティジェネレータ、２４・・・パリティフリッ
プフロップ、２５．２６・・・ＥＸオア回路。
Claims (1)
- １ワードが２バイトで構成されている情報処理装置に於
いて、ワードのデータをメモ゛りにバイト単位で書き込
む時及びメモリから読み取る時、各バイト毎にパリティ
ビット情報を作成した後、ワードのパリティビット情報
を作成するワード単位パリティビット情報作成手段と、
上記メモリにワードのデータを書込む時、上記ワード単
位パリティビット情報作成手段が作成したバリテ、イビ
ット情報を記憶するパリティビット情報記憶手段と、上
記メモリからワードのデータを読取る時、上記ワード単
位パリティビット情報作成手段が作成したワードのパリ
ティピット情報と上記パリティビット情報記憶手段に記
憶されているパリティビット情報とを比較するパリティ
ビット情報記憶手段とを具備したことを特徴とするパリ
ティビット情報チェック回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19866382U JPS59104246U (ja) | 1982-12-25 | 1982-12-25 | パリテイチエツク回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19866382U JPS59104246U (ja) | 1982-12-25 | 1982-12-25 | パリテイチエツク回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59104246U true JPS59104246U (ja) | 1984-07-13 |
Family
ID=30424228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19866382U Pending JPS59104246U (ja) | 1982-12-25 | 1982-12-25 | パリテイチエツク回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59104246U (ja) |
-
1982
- 1982-12-25 JP JP19866382U patent/JPS59104246U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59192740U (ja) | コンピユ−タ装置 | |
| JPS59104246U (ja) | パリテイチエツク回路 | |
| JPS5839653U (ja) | キヤラクタデ−タ書込回路 | |
| JPS5973790U (ja) | パタ−ン出力装置 | |
| JPS58118599U (ja) | 記憶装置 | |
| JPS60120563U (ja) | 磁気デイスク記憶装置 | |
| JPS59112400U (ja) | メモリ装置 | |
| JPS59119661U (ja) | 画像メモリ装置 | |
| JPS6457533U (ja) | ||
| JPS5990995U (ja) | 表示装置 | |
| JPS60100850U (ja) | メモリアドレス指定回路 | |
| JPS58174733U (ja) | プロセス入出力制御方式 | |
| JPS5831000U (ja) | 文字フオントの読み出し専用メモリ | |
| JPS60153349U (ja) | コンピユ−タ装置 | |
| JPS59168900U (ja) | プログラムメモリの障害検出回路 | |
| JPS6170243U (ja) | ||
| JPS60100852U (ja) | メモリ障害検出回路 | |
| JPS5928814U (ja) | デイスク装置の代替記録処理回路 | |
| JPS58171563U (ja) | ステ−ジ・シグナル・トレ−サ | |
| JPS58148798U (ja) | メモリ素子 | |
| JPS5889553U (ja) | 磁気カ−ド式解錠装置 | |
| JPS595100U (ja) | 主記憶常駐デ−タの格納前における使用防止装置 | |
| JPS5851361U (ja) | マイクロコンピユ−タ制御回路 | |
| JPS61643U (ja) | デ−タ入力装置 | |
| JPS6047059U (ja) | パソコン接続型電子デイスク装置 |