JPS60100823A - スイツチングトランジスタの駆動回路 - Google Patents
スイツチングトランジスタの駆動回路Info
- Publication number
- JPS60100823A JPS60100823A JP58209585A JP20958583A JPS60100823A JP S60100823 A JPS60100823 A JP S60100823A JP 58209585 A JP58209585 A JP 58209585A JP 20958583 A JP20958583 A JP 20958583A JP S60100823 A JPS60100823 A JP S60100823A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- level
- time
- circuit
- switching transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明はスイッチングトランジスタの駆動回路に関し、
特に、インバータ（直流交流変換装置）、サイクロコン
バータ等のモータドライブエレクトロニクスに適用され
るものである。
特に、インバータ（直流交流変換装置）、サイクロコン
バータ等のモータドライブエレクトロニクスに適用され
るものである。
く解決課題〉
従来のパワートランジスタの保護回路は、コレクタ電流
を検出し、これが過大になると電源を断つ方式が広く用
いられていた。
を検出し、これが過大になると電源を断つ方式が広く用
いられていた。
しかし、例えば毎分敵方回転という超高速モータの駆動
回路をこのような従来方式で保護すると、過電流検出に
より電源回路が断たれたのち、モータが慣性により回転
しつづけ、その間逆起電力を発生しつづけるため、モー
タが完全に停止するまで電源を再投入できないという問
題がある。
回路をこのような従来方式で保護すると、過電流検出に
より電源回路が断たれたのち、モータが慣性により回転
しつづけ、その間逆起電力を発生しつづけるため、モー
タが完全に停止するまで電源を再投入できないという問
題がある。
一般に、トランジスタの過負荷の原因は一瞬に消滅して
しまう場合が多く、過電流を検出するごとに電源回路を
完全に断つことは、装置の使用者にとって決して好まし
いことではない。
しまう場合が多く、過電流を検出するごとに電源回路を
完全に断つことは、装置の使用者にとって決して好まし
いことではない。
また、トランジスタはコレクタ電流の過大のみで破壊す
るものではなく、コレクタ・エミッタ間電圧、活性領域
通過時間を要因として決まる安全動作領域（Ａ Ｓ Ｏ
）から外れると危険な状態になる。そのために、スイッ
チングトランジスタがオフからオンに転するべくベース
電流が増大したとき所定時間内にコレクタ電位が所定の
低電位まで低下することを検出しなければならない。
るものではなく、コレクタ・エミッタ間電圧、活性領域
通過時間を要因として決まる安全動作領域（Ａ Ｓ Ｏ
）から外れると危険な状態になる。そのために、スイッ
チングトランジスタがオフからオンに転するべくベース
電流が増大したとき所定時間内にコレクタ電位が所定の
低電位まで低下することを検出しなければならない。
〈発明の目的〉
本発明の目的は、トランジスタが正常な状態のときは入
力される制御信号に従ってトランジスタをオンオフ駆動
し、何らかの原因でトランジスタが危険状態になれば速
やかにベース電流を断って強制的にオフに戻して破壊を
防止し、次の制御信号到来時に危険状態が消滅しておれ
ば自動的に元のオンオフ制御状態に回復する自己復帰機
能を備えたスイッチングトランジスタの駆動回路を提供
することある。
力される制御信号に従ってトランジスタをオンオフ駆動
し、何らかの原因でトランジスタが危険状態になれば速
やかにベース電流を断って強制的にオフに戻して破壊を
防止し、次の制御信号到来時に危険状態が消滅しておれ
ば自動的に元のオンオフ制御状態に回復する自己復帰機
能を備えたスイッチングトランジスタの駆動回路を提供
することある。
〈発明の構成〉
本発明は、要約すれば、制御信号が到来するごとに所定
時間例えば５μｓだけベース電流を供給し、その間にコ
レクタ電位が所定レベル以下に低下すればトランジスタ
が正常状態にあるとしてベース電流をひきつづき供給し
、もし上記所定時間内にコレクタ電位が上記所定レベル
以下に低下しなければ上記所定時間経過後ベース電流の
供給を断ってトランジスタを強制的にオフにするよう構
成したことを特徴としている。
時間例えば５μｓだけベース電流を供給し、その間にコ
レクタ電位が所定レベル以下に低下すればトランジスタ
が正常状態にあるとしてベース電流をひきつづき供給し
、もし上記所定時間内にコレクタ電位が上記所定レベル
以下に低下しなければ上記所定時間経過後ベース電流の
供給を断ってトランジスタを強制的にオフにするよう構
成したことを特徴としている。
上記所定時間は、スイッチングトランジスタのスイッチ
ング時間よりも長く且つ安全動作領域を進展しない時間
、すなわちトランジスタが破壊しない時間内に選ばれる
。
ング時間よりも長く且つ安全動作領域を進展しない時間
、すなわちトランジスタが破壊しない時間内に選ばれる
。
〈実施例〉
第１図に本発明の一実施例を示す。図において、１は直
流電源を供給するための全波整流器、２は制御信号を導
入するためのホトカブラ、３は例えば５μｓの遅延時間
をもつ遅延回路、４と５はＮＯＴ回路、６と７はＮＡＮ
Ｄ回路、Ｒ１はホトカプラ２の負荷抵抗、Ｒ２とＲ３は
トランジスタのコレクタ・エミッタ電圧を検出するため
の分圧用抵抗、８はトランジスタＱ、、Ｑ２よりなる相
補形増幅回路、９はトランジスタＱ３．Ｑ４よりなる相
補形電流増幅回路、１０は本発明により駆動されるスイ
ッチング用パワートランジスタである。
流電源を供給するための全波整流器、２は制御信号を導
入するためのホトカブラ、３は例えば５μｓの遅延時間
をもつ遅延回路、４と５はＮＯＴ回路、６と７はＮＡＮ
Ｄ回路、Ｒ１はホトカプラ２の負荷抵抗、Ｒ２とＲ３は
トランジスタのコレクタ・エミッタ電圧を検出するため
の分圧用抵抗、８はトランジスタＱ、、Ｑ２よりなる相
補形増幅回路、９はトランジスタＱ３．Ｑ４よりなる相
補形電流増幅回路、１０は本発明により駆動されるスイ
ッチング用パワートランジスタである。
次に作用を説明する。この実施例はホトカプラ２がオン
のときパワートランジスタ１０がオフになるよう構成さ
れている。すなわち、ホトカブラ２がオンのとき、その
出力点ＡはＬｏＳＮＯＴ回路４の出力ＢはＨ１ＳＮＡＮ
Ｄ回路６の一方の入力線ＣはＨｌである。いま、パワー
トランジスタ１０はオフであるから、抵抗Ｒ１，Ｒ２に
よる分圧点りはＬｏであってＮＡＮＤ回路６の他方の入
力線ＥはＨｌ、従ってＮＡＮＤ回路６の出力Ｆはり。
のときパワートランジスタ１０がオフになるよう構成さ
れている。すなわち、ホトカブラ２がオンのとき、その
出力点ＡはＬｏＳＮＯＴ回路４の出力ＢはＨ１ＳＮＡＮ
Ｄ回路６の一方の入力線ＣはＨｌである。いま、パワー
トランジスタ１０はオフであるから、抵抗Ｒ１，Ｒ２に
よる分圧点りはＬｏであってＮＡＮＤ回路６の他方の入
力線ＥはＨｌ、従ってＮＡＮＤ回路６の出力Ｆはり。
になる。また、後段のＮＡＮＤ回路７の一方の入力に前
述したＢ点のＨｌが入力されているからＮＡＮＤ回路７
の出力点Ｇもｌ、ｏ、２個の相補形増幅回路８，９を通
った後の出力点Ｇ′すなわちパワートランジスタ１０の
ベースはＬＯレベルになる。
述したＢ点のＨｌが入力されているからＮＡＮＤ回路７
の出力点Ｇもｌ、ｏ、２個の相補形増幅回路８，９を通
った後の出力点Ｇ′すなわちパワートランジスタ１０の
ベースはＬＯレベルになる。
これと反対に、ホトカプラ２がオフであってパワートラ
ンジスタ１０のコクフタ・エミッタ電圧が所定電圧以下
であれば、分圧点りが依然としてＬｏ、ＮＡＮＤ回路６
の他方の入力線ＥはＨｌである。ホトカブラ２のオフに
より点ＡがＨ１１点Ｂ及び点ＣがＬｏとなってもＮＡＮ
Ｄ回路６の出力はＬＯのままである。しかし、後段のＮ
ＡＮＤ回路７は２人力がＬＯｌＬｏであるから出力Ｇは
Ｈｌとなり、パワートランジスタ１０のベース端子はＨ
ｉになってオン状態が維持される。
ンジスタ１０のコクフタ・エミッタ電圧が所定電圧以下
であれば、分圧点りが依然としてＬｏ、ＮＡＮＤ回路６
の他方の入力線ＥはＨｌである。ホトカブラ２のオフに
より点ＡがＨ１１点Ｂ及び点ＣがＬｏとなってもＮＡＮ
Ｄ回路６の出力はＬＯのままである。しかし、後段のＮ
ＡＮＤ回路７は２人力がＬＯｌＬｏであるから出力Ｇは
Ｈｌとなり、パワートランジスタ１０のベース端子はＨ
ｉになってオン状態が維持される。
しかし、この状態において、何らかの原因でパワートラ
ンジスタ１０のコレクタ・エミッタ電圧が上昇して所定
値、例えば７■をこえると、ＮＡＮＤ回路６の入力線Ｅ
がＨｉからＬＯに反転してその出力点ＦはＬｏからＨｉ
に反転し、その結果、ＮＡＮＤ回路７の出力ＧはＨｉか
らＬＯに反転し、パワートランジスタ１０のベース電流
の供給が断たれる。
ンジスタ１０のコレクタ・エミッタ電圧が上昇して所定
値、例えば７■をこえると、ＮＡＮＤ回路６の入力線Ｅ
がＨｉからＬＯに反転してその出力点ＦはＬｏからＨｉ
に反転し、その結果、ＮＡＮＤ回路７の出力ＧはＨｉか
らＬＯに反転し、パワートランジスタ１０のベース電流
の供給が断たれる。
パワートランジスタ１０のコレクタ・エミノタ電圧が、
低下しないまま、ホトカプラ２がオンからオフに変わる
と、第２図にタイムチャートで示すように、点Ａがｌ、
ｏからＨｌに反転し、点ＢはＨｌからＬＯに反転し、点
Ｃは所定の遅延時間遅れてＨｌからＬＯに反転する。前
段のＮＡＮＤ回路６の入力Ｅはｌ、ｏであるからその出
力Ｆは入力ＣがＬｏに反転したｔｌｔＨｉに転する。そ
の結果、後段のＮＡＮＤ回路７の入力は遅延時間Δｔの
間だけ２人力ともＬＯｌＬｏになって出力ＧはΔｔの間
だけＨｉになるが、その後は再びＬｏに戻る。そのため
、パワートランジスタは破壊に至ることなくオフ状態に
戻される。
低下しないまま、ホトカプラ２がオンからオフに変わる
と、第２図にタイムチャートで示すように、点Ａがｌ、
ｏからＨｌに反転し、点ＢはＨｌからＬＯに反転し、点
Ｃは所定の遅延時間遅れてＨｌからＬＯに反転する。前
段のＮＡＮＤ回路６の入力Ｅはｌ、ｏであるからその出
力Ｆは入力ＣがＬｏに反転したｔｌｔＨｉに転する。そ
の結果、後段のＮＡＮＤ回路７の入力は遅延時間Δｔの
間だけ２人力ともＬＯｌＬｏになって出力ＧはΔｔの間
だけＨｉになるが、その後は再びＬｏに戻る。そのため
、パワートランジスタは破壊に至ることなくオフ状態に
戻される。
〈発明の効果〉
本発明によれば、コレクタ・エミッタ電圧を分圧回路で
検出し直接に論理回路へ導入しているので、従来のよう
にコレクタ電流検出手段が不要になって構成が簡素化さ
れ、しかもベース電流の多少にかかわらずスイッチング
トランジスタの安全領域の逸税を検出していることにな
り、確実にパワートランジスタが保護される。
検出し直接に論理回路へ導入しているので、従来のよう
にコレクタ電流検出手段が不要になって構成が簡素化さ
れ、しかもベース電流の多少にかかわらずスイッチング
トランジスタの安全領域の逸税を検出していることにな
り、確実にパワートランジスタが保護される。
また、本発明によれば、パワートランジスタの危険状態
が消滅すると自動的かつ直ちに正常なオンオフ制御状態
に戻るので、監視や復帰操作が不要であり、使用上至便
である。
が消滅すると自動的かつ直ちに正常なオンオフ制御状態
に戻るので、監視や復帰操作が不要であり、使用上至便
である。
第１図は本発明実施例の回路図、第２図はその作用説明
図である。 ２−・・ホトカプラ ３−遅延回路 ４．５−・Ｎ０７回路 ６．７・・−ＮＡＮＤ回路 Ｒ２，Ｒ３−・・分圧抵抗 １０・−スイッチングトランジスタ 特許出願人 日本インバータ株式会社 代理人 弁理士西１）新 手続補正書 昭和６０年 １月Σ）日 特許庁長官 殿 ２、 発明の名称 スイッチングトランジスタの駆動回路 ３、？ｉｌｉ正をする者 事件との関係 特許出願人 住所 大阪府寝屋川市太間２番３号（本日訂正）氏名
日本インバータ株式会社 代表者 横井弥寿雄 ４、代理人 住所 大阪市北区兎我野町１５番１３号ミユキビル 電
話（０６） ３１５−７４８１〜２７、補正の内容
図である。 ２−・・ホトカプラ ３−遅延回路 ４．５−・Ｎ０７回路 ６．７・・−ＮＡＮＤ回路 Ｒ２，Ｒ３−・・分圧抵抗 １０・−スイッチングトランジスタ 特許出願人 日本インバータ株式会社 代理人 弁理士西１）新 手続補正書 昭和６０年 １月Σ）日 特許庁長官 殿 ２、 発明の名称 スイッチングトランジスタの駆動回路 ３、？ｉｌｉ正をする者 事件との関係 特許出願人 住所 大阪府寝屋川市太間２番３号（本日訂正）氏名
日本インバータ株式会社 代表者 横井弥寿雄 ４、代理人 住所 大阪市北区兎我野町１５番１３号ミユキビル 電
話（０６） ３１５−７４８１〜２７、補正の内容
Claims (1)
- 制御対象であるスイッチングトランジスタのコレクタ・
エミッタ間電圧を検出してＬｏ又はＨｌの２値レベルを
得る検出手段と、入力された制御信号に関連してレベル
変化する２値信号を、上記スイッチングトランジスタの
スイッチング時間よりも長く且つトランジスタが破壊し
ない時間内に選ばれた所定時間遅延させる遅延回路と、
上記検出信号が所定値以下のＬｏレベルであって且つ上
記スイッチングトランジスタをオンにすべき制御信号が
入力されているときのみ上記所定時間経過後上記スイッ
チングトランジスタにベース電流を供給し、且つ、上記
検出信号が所定値以上のＨｉレベルであって且つ上記制
御信号がオフにすべき信号からオンにすべき信号に反転
したとき上記所定時間のみ上記スイッチングトランジス
タにベース電流を供給する論理回路を有する、スイッチ
ングトランジスタの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58209585A JPS60100823A (ja) | 1983-11-07 | 1983-11-07 | スイツチングトランジスタの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58209585A JPS60100823A (ja) | 1983-11-07 | 1983-11-07 | スイツチングトランジスタの駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60100823A true JPS60100823A (ja) | 1985-06-04 |
| JPH0560283B2 JPH0560283B2 (ja) | 1993-09-02 |
Family
ID=16575267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58209585A Granted JPS60100823A (ja) | 1983-11-07 | 1983-11-07 | スイツチングトランジスタの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60100823A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4906876A (en) * | 1988-10-25 | 1990-03-06 | Msi Corporation | Base drive circuit |
| EP0361211A2 (de) * | 1988-09-28 | 1990-04-04 | Siemens Aktiengesellschaft | Schutzschaltung für einen Leistungshalbleiterbaustein |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5140263A (ja) * | 1974-09-28 | 1976-04-03 | Hitachi Maxell | Shindoshikidenkikamisorinochibatai no seizoho |
-
1983
- 1983-11-07 JP JP58209585A patent/JPS60100823A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5140263A (ja) * | 1974-09-28 | 1976-04-03 | Hitachi Maxell | Shindoshikidenkikamisorinochibatai no seizoho |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0361211A2 (de) * | 1988-09-28 | 1990-04-04 | Siemens Aktiengesellschaft | Schutzschaltung für einen Leistungshalbleiterbaustein |
| US4906876A (en) * | 1988-10-25 | 1990-03-06 | Msi Corporation | Base drive circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0560283B2 (ja) | 1993-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3919611A (en) | Braking device for a small DC motor | |
| JP2862591B2 (ja) | 突入電流防止回路 | |
| JPS60100823A (ja) | スイツチングトランジスタの駆動回路 | |
| JP2001242947A (ja) | 安定化電源回路および安定化電源用デバイス | |
| US3899718A (en) | Method and arrangement for limiting the power dissipated in electronic components | |
| US4445160A (en) | Fault-powered low-level voltage clamp circuit | |
| JPS63105518A (ja) | 半導体集積回路 | |
| JPH02256551A (ja) | ワイパ制御装置 | |
| JP3263883B2 (ja) | 電源装置 | |
| JPH0139118Y2 (ja) | ||
| JPH0546097Y2 (ja) | ||
| JPH0844401A (ja) | ディジタル出力装置 | |
| KR940012092A (ko) | 바람직하지 않은 입력 오버슈트 전압으로부터 프로그램가능 논리소자를 보호하는 보호장치 및 방법 | |
| JPH0614384Y2 (ja) | ラッチングリレーの駆動回路 | |
| JPH087831Y2 (ja) | 過電流防止回路 | |
| JPS6129574B2 (ja) | ||
| JPH0139303B2 (ja) | ||
| JPH01303053A (ja) | 低電圧検出回路 | |
| JPH0122367Y2 (ja) | ||
| JPS6264120A (ja) | トランジスタの保護回路 | |
| JPS59175325A (ja) | 過電流遮断回路 | |
| JPH0727840Y2 (ja) | 過電流検出装置 | |
| JPH0473326B2 (ja) | ||
| JPS5815484A (ja) | 直流電動機の過負荷保護装置 | |
| JPS63236111A (ja) | 電源装置の遮断回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |