JPS60100225A - 周波数加減算装置 - Google Patents
周波数加減算装置Info
- Publication number
- JPS60100225A JPS60100225A JP20789683A JP20789683A JPS60100225A JP S60100225 A JPS60100225 A JP S60100225A JP 20789683 A JP20789683 A JP 20789683A JP 20789683 A JP20789683 A JP 20789683A JP S60100225 A JPS60100225 A JP S60100225A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- data
- output
- signal
- frequency signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/605—Additive or subtractive mixing of two pulse rates into one
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/68—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
孜亙分国
本発明は、周波数信号の加減算を行なわせる周波数加減
算装置に関する。
算装置に関する。
皿米侠皇
従来、例えば周波数信号の加算を行なわせるには、第１
図に示すように、周波数−電圧変換器（またはＤＡ変換
器）■、２を用いることに・よって周波数信号Ｆｌ、Ｆ
２をそれぞれ電圧値Ｖｌ。
図に示すように、周波数−電圧変換器（またはＤＡ変換
器）■、２を用いることに・よって周波数信号Ｆｌ、Ｆ
２をそれぞれ電圧値Ｖｌ。
ｖ２に変換し、その変換された各電圧信号Ｖｌ。
ｖ２を加算器３によってアナログ的に加算し、その加算
信号Ｖ１＋Ｖ２を電圧−周波数変換器（またはＡＤ変換
器）４によって周波数信号に変換すを得るようにしてい
る。しかしてこのような従来の周波数加算手段では、周
波数−電圧変換器１゜２および電圧−周波数変換器４に
おける変換誤差または加算器３におけるドリフト誤差が
問題となり、また各構成回路がアナログ素子からなって
いるために回路定数の設定誤差または温度誤差などの種
々の誤差要因を有するものとなっており、回路の調整が
大変であるばかりでなく、信頼性が悪いものになってし
まっている。
信号Ｖ１＋Ｖ２を電圧−周波数変換器（またはＡＤ変換
器）４によって周波数信号に変換すを得るようにしてい
る。しかしてこのような従来の周波数加算手段では、周
波数−電圧変換器１゜２および電圧−周波数変換器４に
おける変換誤差または加算器３におけるドリフト誤差が
問題となり、また各構成回路がアナログ素子からなって
いるために回路定数の設定誤差または温度誤差などの種
々の誤差要因を有するものとなっており、回路の調整が
大変であるばかりでなく、信頼性が悪いものになってし
まっている。
１■
本発明は以上の点を考慮してなされたもので。
周波数信号の加減算をデジタル的に高精度に行なわせる
ことができるようにした周波数加減算装置を提供するも
のである。
ことができるようにした周波数加減算装置を提供するも
のである。
Ｗ威
以下、添４４図面を参照して本発明の一実施例について
詳述する。
詳述する。
本発明による周波数加減算装置にあっては、第２図に示
すように、基準周波数信号Ｆｓを発生する発振器５と、
その発振周波数Ｆｇを１７ＮＯに分周する分周器６と、
その分周出力を予め設定された微少時間だけ遅延させる
遅延回路７と、分周出力Ｆｓ／ＮＯに応じて入力周波数
信号ｚ、ｒｒ２の各パルス数を一定のＮ ｏ ／ Ｆ
ｓ秒の間それぞれカウントするカウンタ８，９と、その
各ｎビットのカウント出力Ｎｌ、Ｎ２をデジタル的に加
算する加算器１０と、基準周波数信号Ｆｓを加算出力Ｎ
１＋Ｎ２を分周比として分周する分周器１１と、その分
周出力Ｆｓ／（Ｎ１＋Ｎ２）のパルス数を１分周期間す
なわちＮｏ／Ｆｓ秒の間カウントするカウンタＩ２と、
そのカウントされたデータをとり込んで保持させるラッ
チ１３と、基準周波数（目量Ｆｓをそのラッチ内容によ
って分周する分周器１４とによって構成されている。な
お分周器６の出力Ｆ ｓ ／ Ｎ ｏは、加算器１０お
よびラッチ１３における各データの取込信号に用いられ
る。
すように、基準周波数信号Ｆｓを発生する発振器５と、
その発振周波数Ｆｇを１７ＮＯに分周する分周器６と、
その分周出力を予め設定された微少時間だけ遅延させる
遅延回路７と、分周出力Ｆｓ／ＮＯに応じて入力周波数
信号ｚ、ｒｒ２の各パルス数を一定のＮ ｏ ／ Ｆ
ｓ秒の間それぞれカウントするカウンタ８，９と、その
各ｎビットのカウント出力Ｎｌ、Ｎ２をデジタル的に加
算する加算器１０と、基準周波数信号Ｆｓを加算出力Ｎ
１＋Ｎ２を分周比として分周する分周器１１と、その分
周出力Ｆｓ／（Ｎ１＋Ｎ２）のパルス数を１分周期間す
なわちＮｏ／Ｆｓ秒の間カウントするカウンタＩ２と、
そのカウントされたデータをとり込んで保持させるラッ
チ１３と、基準周波数（目量Ｆｓをそのラッチ内容によ
って分周する分周器１４とによって構成されている。な
お分周器６の出力Ｆ ｓ ／ Ｎ ｏは、加算器１０お
よびラッチ１３における各データの取込信号に用いられ
る。
また遅延回路７の出力（Ｆｓ／Ｎｏ）’ は、Ｖ「述の
動作をくり返し行なわせるために各カウンタ８．９．１
２にクリア信号として与えられる。第３図に、各実施例
における各部信号のタイムチャー＋−を示している。
動作をくり返し行なわせるために各カウンタ８．９．１
２にクリア信号として与えられる。第３図に、各実施例
における各部信号のタイムチャー＋−を示している。
しかしてこのように構成されたものにあっては、カウン
タ１２におけるカウント値が次式によって与えられるこ
とになる。
タ１２におけるカウント値が次式によって与えられるこ
とになる。
また、そのカウント値を分周 器１４によって分周した
ときの周波数は次式によって与えられる。
ときの周波数は次式によって与えられる。
しかして、分周器１４がらは入力周波数Ｆ１とＦ２との
加算出力Ｆ１＋Ｆ２が得られることになる。
加算出力Ｆ１＋Ｆ２が得られることになる。
また第２図の構成にあって、加算器１ｏの代わりにＮ１
−Ｎ２のデジタル減算を行なわせる減算器を用いるとと
もに、分周器１１における分周比を１／ （Ｎｌ−Ｎ２
）、分周器Ｉ４における分周比を（Ｎ １−Ｎ ２）
／Ｎ ｏとすることにより、分減算信号Ｆｌ−Ｆ２が得
られることになる。
−Ｎ２のデジタル減算を行なわせる減算器を用いるとと
もに、分周器１１における分周比を１／ （Ｎｌ−Ｎ２
）、分周器Ｉ４における分周比を（Ｎ １−Ｎ ２）
／Ｎ ｏとすることにより、分減算信号Ｆｌ−Ｆ２が得
られることになる。
肱釆
以上、本発明による周波数加減算装置にあっては、全て
の回路をデジタル素子によって構成するようにしている
ために、従来のようにアナログ素子によって構成したも
ののように回路定数の設定誤差や環境温度の変化による
影響を何ら受けることなく高精度な周波数信号の加減算
を行なわせることができ、またＩＣ化が可能になって量
産に適したものとなるなどの種々の優れた利点を有して
いる。
の回路をデジタル素子によって構成するようにしている
ために、従来のようにアナログ素子によって構成したも
ののように回路定数の設定誤差や環境温度の変化による
影響を何ら受けることなく高精度な周波数信号の加減算
を行なわせることができ、またＩＣ化が可能になって量
産に適したものとなるなどの種々の優れた利点を有して
いる。
第１図は従来の周波数加減算装置を示すブロック構成図
、第２図は本発明による周波数加減算装置の一実施例を
示すブロック図、第３図は各実施例における各部信号の
タイムチャートである。 ５・・・発振器 ６．１１．１４・・・分周器 ７ ・
遅延１３・・・ラッチ 出願人代理人 鳥井 清
、第２図は本発明による周波数加減算装置の一実施例を
示すブロック図、第３図は各実施例における各部信号の
タイムチャートである。 ５・・・発振器 ６．１１．１４・・・分周器 ７ ・
遅延１３・・・ラッチ 出願人代理人 鳥井 清
Claims (1)
- 【特許請求の範囲】 １、基準周波数を分周する手段と、複数の入力周波数信
号の各パルス数をそれぞれカウントする手段と、その各
カウントされたデータを加算する手段と、その加算出力
のデータにもとづいて出方周波数を変更する手段とがら
なり、分周手段がパルス信号を出力するまでの間に周波
数変更手段によって周波数変更データを作り、分周手段
が次のパルス信号を出力するまで前記周波数変更データ
にもとづいて周波数変更された周波数信号が出力される
ようにした周波数加減算装置。 ２、基準周波数を分周する手段と、複数の入力周波数信
号の各パルス数をそれぞれカウントする手段と、その各
カウントされたデータを減算する手段と、その減算出力
のデータにもとづいて出方周ス信号を出力するまでの間
に周波数変更手段によって周波数変更データを作り１分
周手段が次のパルス信号を出力するまで前記周波数変更
データにもとづいて周波数変更された周波数信号が出力
されるようにした周波数加減算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20789683A JPS60100225A (ja) | 1983-11-04 | 1983-11-04 | 周波数加減算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20789683A JPS60100225A (ja) | 1983-11-04 | 1983-11-04 | 周波数加減算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60100225A true JPS60100225A (ja) | 1985-06-04 |
Family
ID=16547364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20789683A Pending JPS60100225A (ja) | 1983-11-04 | 1983-11-04 | 周波数加減算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60100225A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63118645U (ja) * | 1987-01-23 | 1988-08-01 |
-
1983
- 1983-11-04 JP JP20789683A patent/JPS60100225A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63118645U (ja) * | 1987-01-23 | 1988-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4564918A (en) | Method and apparatus for measuring the time difference between two sampling times | |
| US2665411A (en) | Double interpolation method and apparatus for measuring time intervals | |
| US4544884A (en) | Period and frequency measuring instrument | |
| GB1481257A (en) | Signal processing circuit | |
| JPS60100225A (ja) | 周波数加減算装置 | |
| US3553582A (en) | Method and apparatus for measuring a time interval | |
| US4230991A (en) | Digital frequency process and method using frequency shifting techniques, especially for low frequency measurements | |
| JPH07280857A (ja) | パルス幅測定回路 | |
| JPH01124773A (ja) | 周波数測定装置 | |
| RU2007839C1 (ru) | Устройство термокомпенсации кварцевого генератора | |
| US3820032A (en) | Digital circuit for use as a frequency-to-dc transducer | |
| JPS6327476Y2 (ja) | ||
| JP2541109B2 (ja) | Ｐｌｌ方式オフセット周波数合成回路 | |
| JP2563366B2 (ja) | 信号周期計測装置 | |
| JPH0694853A (ja) | 時間測定回路 | |
| JPS6013615B2 (ja) | アナログ・デジタル変換器 | |
| JPH03235527A (ja) | Ａ／ｄ変換器 | |
| JPH0430813Y2 (ja) | ||
| SU1665491A2 (ru) | Цифровой умножитель частоты следовани импульсов | |
| SU1385228A1 (ru) | Умножитель частоты | |
| JPS61104233A (ja) | 測温回路 | |
| SU714673A1 (ru) | Резервированный генератор импульсов | |
| SU1167736A1 (ru) | Преобразователь код-частота | |
| JPH0257015A (ja) | Ａｄ変換器 | |
| SU1647845A1 (ru) | Преобразователь частоты следовани импульсов |