JPH0430813Y2 - - Google Patents
Info
- Publication number
- JPH0430813Y2 JPH0430813Y2 JP7194987U JP7194987U JPH0430813Y2 JP H0430813 Y2 JPH0430813 Y2 JP H0430813Y2 JP 7194987 U JP7194987 U JP 7194987U JP 7194987 U JP7194987 U JP 7194987U JP H0430813 Y2 JPH0430813 Y2 JP H0430813Y2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- pulse generator
- sweep
- pulses
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000010408 sweeping Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Description
【考案の詳細な説明】
「産業上の利用分野」
この考案はデジタル型の掃引回路に関し、特に
掃引信号の分解能が上記掃引回路を構成している
各回路の分解能に制約されることのない掃引回路
を実現しようとするものである。
掃引信号の分解能が上記掃引回路を構成している
各回路の分解能に制約されることのない掃引回路
を実現しようとするものである。
「従来技術の説明」
第５図に従来のデジタル掃引回路のブロツク図
を示す。ここでDA変換器１４から出力される電
圧の分解能は1mVであるとする。
を示す。ここでDA変換器１４から出力される電
圧の分解能は1mVであるとする。
この回路で、掃引パルス発生器１１から100回
パルスを発生して0Vから1Vまで掃引させる場
合、Ｎパルス発生器１２は掃引パルス発生器１１
から１つのパルスが供給された時、10回パルスを
発生するように設定する。この時掃引パルス発生
器１１から１回パルスが発生する毎に、DA変換
器１４から出力する電圧は10mVずつ増加し、
0Vから1Vまで掃引される。
パルスを発生して0Vから1Vまで掃引させる場
合、Ｎパルス発生器１２は掃引パルス発生器１１
から１つのパルスが供給された時、10回パルスを
発生するように設定する。この時掃引パルス発生
器１１から１回パルスが発生する毎に、DA変換
器１４から出力する電圧は10mVずつ増加し、
0Vから1Vまで掃引される。
0Vから0.98Vまで掃引させたい場合、掃引パル
ス発生器１１が１回パルスを発生する毎に、DA
変換器１４から発生する電圧が9.8mVずつ増加す
るように設定しなければならない。しかしDA変
換器１４の分解能は1mVなので、四捨五入して
10mVと設定する。従つて掃引パルス発生器１１
から100回パルスを発生した時に、DA変換器１
４の出力電圧は1Vになり、20mVの誤差を発生
するという問題がある。
ス発生器１１が１回パルスを発生する毎に、DA
変換器１４から発生する電圧が9.8mVずつ増加す
るように設定しなければならない。しかしDA変
換器１４の分解能は1mVなので、四捨五入して
10mVと設定する。従つて掃引パルス発生器１１
から100回パルスを発生した時に、DA変換器１
４の出力電圧は1Vになり、20mVの誤差を発生
するという問題がある。
「問題点を解決するための手段」
この考案によるデジタル掃引回路は、掃引パル
ス発生器と、該掃引パルス発生器から１回パルス
が供給された時所定数のパルスを発生するＮパル
ス発生器と、該Ｎパルス発生器から発生するパル
スを分周する分周器と、該分周器の出力信号に応
じて上記Ｎパルス発生器から発生するパルスに１
つのパルスを付加、又は取り消すゲート手段と、
該ゲート手段から出力されるパルスを計数するカ
ウンタとにより構成される。そして掃引範囲に応
じて掃引パルス発生器から１回パルスが供給され
た時にＮパルス発生器から発生するパルス数、分
周器の分周率を設定することにより、各回路の分
解能に制約されることなく、高精度に掃引でき
る。
ス発生器と、該掃引パルス発生器から１回パルス
が供給された時所定数のパルスを発生するＮパル
ス発生器と、該Ｎパルス発生器から発生するパル
スを分周する分周器と、該分周器の出力信号に応
じて上記Ｎパルス発生器から発生するパルスに１
つのパルスを付加、又は取り消すゲート手段と、
該ゲート手段から出力されるパルスを計数するカ
ウンタとにより構成される。そして掃引範囲に応
じて掃引パルス発生器から１回パルスが供給され
た時にＮパルス発生器から発生するパルス数、分
周器の分周率を設定することにより、各回路の分
解能に制約されることなく、高精度に掃引でき
る。
「実施例」
第１図にこの考案の一実施例であるデジタル掃
引回路のブロツク図を示す。図中、第５図と同じ
ものは同一符号で示す。
引回路のブロツク図を示す。図中、第５図と同じ
ものは同一符号で示す。
Ｎパルス発生器１２から出力されるパルスは、
ゲート回路１７及び分周器１６に供給される。ゲ
ート回路１７は分周器１６からパルスが供給され
ない時、開に制御されてＮパルス発生器１２の出
力パルスをカウンタ１３に供給する。分周器１６
からパルスが供給された時、閉に制御されてＮパ
ルス発生器１２の出力パルスをカウンタ１３に供
給しない。
ゲート回路１７及び分周器１６に供給される。ゲ
ート回路１７は分周器１６からパルスが供給され
ない時、開に制御されてＮパルス発生器１２の出
力パルスをカウンタ１３に供給する。分周器１６
からパルスが供給された時、閉に制御されてＮパ
ルス発生器１２の出力パルスをカウンタ１３に供
給しない。
掃引パルス発生器１１から100回パルスを発生
して0Vから0.98Vまで掃引させる場合、Ｎパルス
発生器１２は掃引パルス発生器１２からパルスが
供給される毎に、INT（980／100）＋１＝10回パ
ルスを発生するように設定する。また分周器１６
の分周率は、1.00／（1.00−0.98）＝50に設定す
る。この時の第１図の回路の動作を説明するため
のタイミング・チヤートを第２図に示す。Ａ，
Ｂ，Ｃ，Ｄはそれぞれ掃引パルス発生器１１、Ｎ
パルス発生器１２、分周器１６、ゲート回路１７
から出力されるパルス、ＥはDA変換器１４の出
力電圧、ＦはDA変換器１４の出力電圧の期待値
に対する誤差である。Ｎパルス発生器１２は、掃
引パルス発生器１１からパルスを受け取る毎に10
個のパルスを発生し、ゲート回路１７及び分周器
１６に供給する。分周器１６は50個のパルスを受
け取る毎に１つのパルスを発生し、ゲート回路１
７に供給する。ゲート回路１７は分周器１６から
パルスが供給されない時、Ｎパルス発生器１２か
ら出力される10個のパルスをそのままカウンタ１
３に供給する。分周器１６からパルスが供給され
た時、10個のパルスの内、９個のパルスをカウン
タ１３に供給する。カウンタ１６からパルスが発
生しない時、掃引パルス発生器１１からパルスが
発生する毎にカウンタ１３に10個のパルスが供給
され、DA変換器１４の出力電圧は10mVずつ増
加していく。従つてDA変換器１４の出力電圧の
期待値に対する誤差は、10−9.8＝0.2mVずつ増
加していく。この動作が４回繰り返された後、分
周器１６からパルスが発生する。この時、カウン
タ１３に９個のパルスしか供給されないので、
DA変換器１４の出力電圧は9mVしか変化しな
い。従つてDA変換器１４の出力電圧の期待値に
対する誤差は0mVに戻る。以上の動作が繰り返
されるので、DA変換器１４の出力電圧に誤差が
蓄積されず、精度良く掃引することができる。
して0Vから0.98Vまで掃引させる場合、Ｎパルス
発生器１２は掃引パルス発生器１２からパルスが
供給される毎に、INT（980／100）＋１＝10回パ
ルスを発生するように設定する。また分周器１６
の分周率は、1.00／（1.00−0.98）＝50に設定す
る。この時の第１図の回路の動作を説明するため
のタイミング・チヤートを第２図に示す。Ａ，
Ｂ，Ｃ，Ｄはそれぞれ掃引パルス発生器１１、Ｎ
パルス発生器１２、分周器１６、ゲート回路１７
から出力されるパルス、ＥはDA変換器１４の出
力電圧、ＦはDA変換器１４の出力電圧の期待値
に対する誤差である。Ｎパルス発生器１２は、掃
引パルス発生器１１からパルスを受け取る毎に10
個のパルスを発生し、ゲート回路１７及び分周器
１６に供給する。分周器１６は50個のパルスを受
け取る毎に１つのパルスを発生し、ゲート回路１
７に供給する。ゲート回路１７は分周器１６から
パルスが供給されない時、Ｎパルス発生器１２か
ら出力される10個のパルスをそのままカウンタ１
３に供給する。分周器１６からパルスが供給され
た時、10個のパルスの内、９個のパルスをカウン
タ１３に供給する。カウンタ１６からパルスが発
生しない時、掃引パルス発生器１１からパルスが
発生する毎にカウンタ１３に10個のパルスが供給
され、DA変換器１４の出力電圧は10mVずつ増
加していく。従つてDA変換器１４の出力電圧の
期待値に対する誤差は、10−9.8＝0.2mVずつ増
加していく。この動作が４回繰り返された後、分
周器１６からパルスが発生する。この時、カウン
タ１３に９個のパルスしか供給されないので、
DA変換器１４の出力電圧は9mVしか変化しな
い。従つてDA変換器１４の出力電圧の期待値に
対する誤差は0mVに戻る。以上の動作が繰り返
されるので、DA変換器１４の出力電圧に誤差が
蓄積されず、精度良く掃引することができる。
第３図にこの考案の他の実施例を示す。これは
分周器１６がパルスを発生した時、遅延回路１８
で遅延させてオア回路１９の一方の入力端子に供
給する。そしてＮパルス発生器１２から発生する
パルスに附加して、カウンタ１３で計数させるよ
うにしたものである。遅延回路１８の遅延時間
は、例えばＮパルス発生器１２から連続して発生
するパルスの周期の1/2に設定される。これはオ
ア回路１９の２つの入力端子に供給されるパルス
信号が時間的に重ならないようにするためであ
る。掃引パルス発生器１１から100回パルスを発
生して0Vから1.2Vまで掃引させる場合、Ｎパル
ス発生器１２は、掃引パルス発生器１１からパル
スが供給される毎に、INT（1020／100）＝10回パ
ルスを発生するように設定する。また分周器１６
の分周率は、1.00／（1.02−1.00）＝50に設定す
る。この時、Ｎパルス発生器１２は、掃引パルス
発生器１１からパルスを受け取る毎に10個のパル
スを発生し、カウンタ１３で計数される。そして
DA変換器１４の出力電圧は10mVずつ増加し、
期待値から10.2−10＝0.2mVずつ減少していく。
この動作が４回繰り返される。５回目に掃引パル
ス発生器１１からパルスが発生した時、Ｎパルス
発生器１２から10個のパルスが発生すると共に、
分周器１６からもパルスが発生する。従つてカウ
ンタ１３は11回パルスを計数し、DA変換器１４
の出力電圧は、11mV増加する。従つてDA変換
器１４の出力電圧の期待値に対する誤差は0mV
に戻る。以上の動作が繰り返されて、0Vから
1.2Vまで掃引される。
分周器１６がパルスを発生した時、遅延回路１８
で遅延させてオア回路１９の一方の入力端子に供
給する。そしてＮパルス発生器１２から発生する
パルスに附加して、カウンタ１３で計数させるよ
うにしたものである。遅延回路１８の遅延時間
は、例えばＮパルス発生器１２から連続して発生
するパルスの周期の1/2に設定される。これはオ
ア回路１９の２つの入力端子に供給されるパルス
信号が時間的に重ならないようにするためであ
る。掃引パルス発生器１１から100回パルスを発
生して0Vから1.2Vまで掃引させる場合、Ｎパル
ス発生器１２は、掃引パルス発生器１１からパル
スが供給される毎に、INT（1020／100）＝10回パ
ルスを発生するように設定する。また分周器１６
の分周率は、1.00／（1.02−1.00）＝50に設定す
る。この時、Ｎパルス発生器１２は、掃引パルス
発生器１１からパルスを受け取る毎に10個のパル
スを発生し、カウンタ１３で計数される。そして
DA変換器１４の出力電圧は10mVずつ増加し、
期待値から10.2−10＝0.2mVずつ減少していく。
この動作が４回繰り返される。５回目に掃引パル
ス発生器１１からパルスが発生した時、Ｎパルス
発生器１２から10個のパルスが発生すると共に、
分周器１６からもパルスが発生する。従つてカウ
ンタ１３は11回パルスを計数し、DA変換器１４
の出力電圧は、11mV増加する。従つてDA変換
器１４の出力電圧の期待値に対する誤差は0mV
に戻る。以上の動作が繰り返されて、0Vから
1.2Vまで掃引される。
第４図にこの考案の更に他の実施例を示す。こ
れは分周器１６からパルスが発生した時、Ｎパル
ス発生器から発生したパルスに１つのパルスを付
加してカウンタ１３に供給するか、又は１つのパ
ルスを消してカウンタ１３に供給するかを選択で
きるようにしたものである。制御端子２０に論
理”０”の信号を供給した時、ゲート回路１７は
閉に、アンド回路２２は開に制御される。この時
分周器１６で発生したパルスは遅延回路１８で遅
延され、オア回路１９でＮパルス発生器１２で発
生したパルスに付加される。そしてアンド回路２
２、オア回路２３を通じてカウンタ１３に供給さ
れる。制御端子２０に論理”１”の信号を供給し
た時、ゲート回路１７は開に、アンド回路２２は
閉に制御される。この場合、分周器１６でパルス
が発生した時、Ｎパルス発生器１２で発生したパ
ルスの内１つのパルスが消され、オア回路２３を
通じてカウンタ１３に供給される。
れは分周器１６からパルスが発生した時、Ｎパル
ス発生器から発生したパルスに１つのパルスを付
加してカウンタ１３に供給するか、又は１つのパ
ルスを消してカウンタ１３に供給するかを選択で
きるようにしたものである。制御端子２０に論
理”０”の信号を供給した時、ゲート回路１７は
閉に、アンド回路２２は開に制御される。この時
分周器１６で発生したパルスは遅延回路１８で遅
延され、オア回路１９でＮパルス発生器１２で発
生したパルスに付加される。そしてアンド回路２
２、オア回路２３を通じてカウンタ１３に供給さ
れる。制御端子２０に論理”１”の信号を供給し
た時、ゲート回路１７は開に、アンド回路２２は
閉に制御される。この場合、分周器１６でパルス
が発生した時、Ｎパルス発生器１２で発生したパ
ルスの内１つのパルスが消され、オア回路２３を
通じてカウンタ１３に供給される。
次に第４図の回路の使用方法について説明す
る。DA変換器１４の出力電圧の分解能が1mV
で、掃引パルス発生器１１から100回パルスを発
生して０（mV）からV0（mV）まで掃引させるも
のとする。V0／100の小数部分が0.5以上の時、制
御端子２０に論理”１”の信号を供給してゲート
回路１７を開に、アンド回路２２を閉に制御す
る。そしてＮパルス発生器１２は掃引パルス発生
器１１からパルスが供給される毎に、｛INT
（V0／100）＋１｝回パルスを発生するように設定
する。分周器１６の分周率は、｛（INT（V0／100）
＋１）／（INT（V0／100）＋１−V0／100）｝に設
定する。V0／100の小数部分が0.5より小さい時は
制御端子２０に論理”０”の信号を供給してゲー
ト回路１７を閉に、アンド回路２２を開に制御す
る。そしてＮパルス発生器１２は掃引パルス発生
器１１からパルスが供給される毎に、｛INT
（V0／100）｝回パルスを発生するように設定す
る。分周器１６の分周率は、｛INT（V0／100）／
（V0／100−INT（V0／100））｝に設定する。以上
のように制御端子２０に供給する信号と、Ｎパル
ス発生器１２、分周器１６を設定することによ
り、０（mV）からV0（mV）まで精度良く掃引す
ることができる。
る。DA変換器１４の出力電圧の分解能が1mV
で、掃引パルス発生器１１から100回パルスを発
生して０（mV）からV0（mV）まで掃引させるも
のとする。V0／100の小数部分が0.5以上の時、制
御端子２０に論理”１”の信号を供給してゲート
回路１７を開に、アンド回路２２を閉に制御す
る。そしてＮパルス発生器１２は掃引パルス発生
器１１からパルスが供給される毎に、｛INT
（V0／100）＋１｝回パルスを発生するように設定
する。分周器１６の分周率は、｛（INT（V0／100）
＋１）／（INT（V0／100）＋１−V0／100）｝に設
定する。V0／100の小数部分が0.5より小さい時は
制御端子２０に論理”０”の信号を供給してゲー
ト回路１７を閉に、アンド回路２２を開に制御す
る。そしてＮパルス発生器１２は掃引パルス発生
器１１からパルスが供給される毎に、｛INT
（V0／100）｝回パルスを発生するように設定す
る。分周器１６の分周率は、｛INT（V0／100）／
（V0／100−INT（V0／100））｝に設定する。以上
のように制御端子２０に供給する信号と、Ｎパル
ス発生器１２、分周器１６を設定することによ
り、０（mV）からV0（mV）まで精度良く掃引す
ることができる。
以上電圧を掃引させる場合について説明した
が、この考案は周波数掃引にも利用できる。例え
ば、電圧制御発振器、可変分周器、から成るフエ
イズ・ロツク・ループにおいて、カウンタ１３の
計数値を可変分周器に供給してその分周率を順次
変化させるようにすれば良い。この時、電圧制御
発振器の発振周波数は掃引される。
が、この考案は周波数掃引にも利用できる。例え
ば、電圧制御発振器、可変分周器、から成るフエ
イズ・ロツク・ループにおいて、カウンタ１３の
計数値を可変分周器に供給してその分周率を順次
変化させるようにすれば良い。この時、電圧制御
発振器の発振周波数は掃引される。
「考案の効果」
以上説明したようにこの考案によるデジタル掃
引回路は、掃引パルス発生器と、該掃引パルス発
生器がパルスを発生した時所定数のパルスを発生
するＮパルス発生器と、該Ｎパルス発生器から発
生するパルスを分周する分周器と、該分周器の出
力信号に応じて上記Ｎパルス発生器から発生する
パルスに１つのパルスを付加、又は１つのパルス
を消して出力するゲート手段と、該ゲート手段か
ら出力されるカウンタとにより構成される。そし
て掃引範囲に応じて掃引パルス発生器がパルスを
発生した時にＮパルス発生器から発生するパルス
の数、及び分周器の分周率を設定することによ
り、精度良くデジタル掃引することができる。
引回路は、掃引パルス発生器と、該掃引パルス発
生器がパルスを発生した時所定数のパルスを発生
するＮパルス発生器と、該Ｎパルス発生器から発
生するパルスを分周する分周器と、該分周器の出
力信号に応じて上記Ｎパルス発生器から発生する
パルスに１つのパルスを付加、又は１つのパルス
を消して出力するゲート手段と、該ゲート手段か
ら出力されるカウンタとにより構成される。そし
て掃引範囲に応じて掃引パルス発生器がパルスを
発生した時にＮパルス発生器から発生するパルス
の数、及び分周器の分周率を設定することによ
り、精度良くデジタル掃引することができる。
第１図はこの考案の一実施例であるデジタル掃
引回路のブロツク図、第２図は第１図の回路の動
作を説明するためのタイミング・チヤート、第３
図及び第４図はこの考案によるデジタル掃引回路
の他の実施例を示すブロツク図、第５図は従来の
デジタル掃引回路のブロツク図である。
引回路のブロツク図、第２図は第１図の回路の動
作を説明するためのタイミング・チヤート、第３
図及び第４図はこの考案によるデジタル掃引回路
の他の実施例を示すブロツク図、第５図は従来の
デジタル掃引回路のブロツク図である。
Claims (1)
- 【実用新案登録請求の範囲】 Ａ 掃引パルス発生器と、 Ｂ 該掃引パルス発生器からパルスが供給される
毎に所定数のパルスを発生するＮパルス発生器
と、 Ｃ 該Ｎパルス発生器から発生するパルスを分周
する分周器と、 Ｄ 該分周器からパルスが出力された時、上記Ｎ
パルス発生器から発生するパルスに１つのパル
スを付加、又は取り消して出力するゲート回路
と、 Ｅ 該ゲート回路から出力するパルスを計数する
カウンタと、 を具備して成ることを特徴とするデジタル掃引回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7194987U JPH0430813Y2 (ja) | 1987-05-14 | 1987-05-14 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7194987U JPH0430813Y2 (ja) | 1987-05-14 | 1987-05-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63181023U JPS63181023U (ja) | 1988-11-22 |
| JPH0430813Y2 true JPH0430813Y2 (ja) | 1992-07-24 |
Family
ID=30914959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7194987U Expired JPH0430813Y2 (ja) | 1987-05-14 | 1987-05-14 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0430813Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011055477A (ja) * | 2009-08-07 | 2011-03-17 | Rohm Co Ltd | スイープ機能付きオシレータ回路およびそれを用いたモータ駆動装置 |
-
1987
- 1987-05-14 JP JP7194987U patent/JPH0430813Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63181023U (ja) | 1988-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3983481A (en) | Digital intervalometer | |
| US4164733A (en) | Quantized feedback analog to digital converter with offset voltage compensation | |
| JPH0430813Y2 (ja) | ||
| JPS5636234A (en) | Frequency following type voltage control oscillating unit | |
| JP3311208B2 (ja) | 電圧／周波数変換器 | |
| US4266147A (en) | Circuit arrangement for forming a speed-proportional output voltage from a speed-proportional pulse sequence | |
| JPS6165529A (ja) | デイジタル・アナログ変換回路 | |
| US4150436A (en) | First order sample and hold | |
| SU752797A1 (ru) | Программируемый преобразователь код-временной интервал | |
| SU1115215A1 (ru) | Устройство дл задержки импульсов | |
| SU1233283A1 (ru) | Аналого-цифровой преобразователь интегральных характеристик напр жений | |
| SU434593A1 (ru) | Следящий интегрирующий аналого-цифровойпреобразователь | |
| SU805207A1 (ru) | Измеритель нелинейности импульсовпилООбРАзНОгО НАпР жЕНи | |
| SU886235A1 (ru) | Преобразователь цифровых кодов в скважность импульсов | |
| SU1352653A1 (ru) | Преобразователь частоты в напр жение | |
| SU1200200A1 (ru) | Преобразователь отношени сопротивлений в частоту | |
| SU1277101A1 (ru) | Устройство дл воспроизведени квадратичной зависимости | |
| JPH0441354Y2 (ja) | ||
| SU840854A1 (ru) | Генератор функций уолша | |
| SU894844A1 (ru) | Устройство дл формировани серии импульсов | |
| SU1278717A1 (ru) | Цифровой измеритель скорости | |
| SU917172A1 (ru) | Цифровой измеритель временных интервалов | |
| SU1297226A1 (ru) | Преобразователь переменного напр жени в код | |
| SU1511706A1 (ru) | Цифровой фазометр | |
| SU520565A1 (ru) | Программное задающее устройство |