JPS5999744A - プラスチックカプセルに封入された電力用半導体デバイスとその製造方法 - Google Patents

プラスチックカプセルに封入された電力用半導体デバイスとその製造方法

Info

Publication number
JPS5999744A
JPS5999744A JP58210689A JP21068983A JPS5999744A JP S5999744 A JPS5999744 A JP S5999744A JP 58210689 A JP58210689 A JP 58210689A JP 21068983 A JP21068983 A JP 21068983A JP S5999744 A JPS5999744 A JP S5999744A
Authority
JP
Japan
Prior art keywords
terminal
mold
semiconductor die
substrate
terminal member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58210689A
Other languages
English (en)
Other versions
JPH027186B2 (ja
Inventor
マ−チン・ア−ロン・カルフス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPS5999744A publication Critical patent/JPS5999744A/ja
Publication of JPH027186B2 publication Critical patent/JPH027186B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 発明の技術分野 本発明は、一般に改良された半導体デバイスに係シ、特
に改良されたプラスチック・カプセル封入された電力用
デバイス及びこのようなデバイスの製造方法に関する。
背景技術 高電力半導体デバイスは広く使用されるが、それにも拘
らず高価格でおる。その高価格の原因は。
主として高価格の小部品の使用と複雑な組立手段に基因
するものである。同じ電力用デバイスの密閉ケース内に
1個以上の半導体ダイを設置することが望ましい場合に
は9価格は急激に増加する。
したがって、特に多端子(multiply)半導体ダ
イを同じパッケージ内に備えねばならない場合に、簡単
な構造の低価格で堅牢な電力用半導体デバイスについて
の必要が継続して存在する。
したがって2本発明の目的は、一定の性能の定格に対し
て低価格の改良された半導体デバイスを提供することに
ある。
この発明の別の目的は、特にダイが電気的に並列接続さ
れ得る場合に、1個以上の半導体ダイを容易に収容し得
る改良された半導体デバイスを与えることにある。
この発明のもう一つの目的は、1個以上の半導体ダイを
収容し、比較すべき従来技術のデバイスよシ少い数の小
部品を有する改良された半導体電力素子を得ることにあ
る。
この発明の別の目的は、堅牢にして大型の電力用端子を
有し、また鋳型内に設置されプラスチックで射出される
場合に、予め設定された端子間隔が達成され、かつ端子
の外、部接触部分がカプセル封入なしで存続し得るよう
に鋳型面に対しセルファラインでオ見 セルフシール(
漏止愉、)である内部小部品を有する改良されたプラス
チック封入電力素子を得ることにある。
本発明のもう一つの目的は、半導体デバイスの改良され
fcjR造方法全方法ことにある。
本発明の別の目的は1組立てられた小部品の寸法上の変
化が調監され、かつプラスチック成型用コンパウンドの
型密閉および射出の間の成型面に対して、小部品がセル
ファラインし、また端子が自己@qJするプラスチック
封入の半導体電力素子の改良された製造方法を与えるこ
とにある。
発明の狭約 上記のおよび他の目的の達成と利点とは次の如き本発明
によって達成される。即ち本発明では接触部と、半導体
ダイを支持する絽1の面および鋳型の第1の面に対して
密閉する如く用いられる第2の面とを有する基板部材と
、鋳型の第2.0面に対して密封する如く用いられる第
1の面を有する端子部材と、端子部材を支持し、かつ端
子部材を半導体ダイの接触部に結合させる。従動(at
3rnpliant’)コネクタ部材を備えた半導体ダ
イか得られるものである。従動コネクタ部材は2半、導
体ダイもしくはダイ組立に接触する変形可能な接触手段
を含んでいる。従動コネクタ部材は、対・応する鋳型面
に対し基板部材と端子部材の外向、きの面を押圧する如
く用いら・れる。接着手段2代表、的にはろう付けは、
基板部材、半導体ダイ、従動コネクタ、部材および端子
部材を結合するように使用される。従動コネクタ部材は
、アセンブリを構成する若干の部品とそれらの部品を結
合する接着手段・との組合□せによる厚さの許容範囲の
変化よシ大きな変□形範囲を有している。変形は実、質
的に接触・手段にお・いて生ずる。         
 ・。
従動コネクタ部材、端子部材および基板部材は。
鋳型内に設置された場合に、・端子部材と基□板部、材
の外表面は@型の対応する面に向い合って・位置を占め
、また更に成型の間に射出・液状化されたプラスチック
は、従動コネクタ部材、端子部材および基板部材に及ぼ
す正味の外側に向けられたカをつくシ出し、この力によ
シ対応する成型された面に対して端子部材と基板部材の
外側面を密封し。
従ってプラスチックが実質的にこれらの外向面に侵食す
ることが防止されるようにする□。半導体ダイを含むダ
イアセンブリ(組立物)と1個又はそれ以上の電極円板
とはダイのみの代]に使用することが可能で・ある。
予め設定された高さをもつプラスチック封入の半導体デ
バイスの製造方法が完成されるのは次の段階によるもの
である。即ち基板部材、端子部材。
従動接続手段および上記したように接着用に適した1個
又はそれ以上の半導体ダイ(もしくはダイアセンブリ)
を与える段階、とれらの幾つかの構成要素を2代表的に
ははんだ付けによシ粕互に接着して、その高さが予め設
定された高さを超える可撓性変形可能なアセンブリ、を
形成す□る段階一基板部材の外向き面と端子部材の外向
き面とを係合させるのに適合した鋳型内に、変形可能ガ
アセンブリを挿入する段階;これらの外向き面を鋳型の
整合面に対向して配置させ、端子部材と基板部材を所定
の関係に配列し、カプセル封□人材に対してこれらの外
向き面の鱈出を禁止□し、他方、基□板部材及び端子部
材、従動コネクタ手段の内側部分をカプセル封人材に露
出することを可能にし、成形中に端子部材と基板部材に
作用する力の外側に向いた不平・衡を与えるようにする
段階、鋳型を閉じ。
台座を隅める・ようにコネクタ手段を圧縮するとともに
、変形可能なアセンブリの高さを予め設定した高さにま
で減少する段階;およびこれ・らの外向き面上のカプセ
ル封人材の侵食を実質的に避けるように、この・外側に
向いた力の不平衡を達成し。
端子および基板部材の外向き面を整合する成型された面
に対し維持するように、カプセル封人材を圧力を受けな
がら鋳型に射出□す□る段階とによシ達成されるのであ
る。
好適な実施例の、詳細説明 第1図は従来技術の代表的な電力用半導体デバイスの立
′体分解図を示している。電力用半導体デバイス10は
銅基板11.プラスチックハウジング12およびカバー
16を有している。端子15α−Cはデバイスへの外部
接続を可能にするように与えられている。基板11に取
付けられたのは内部小部品組立16α−bである。小部
品組立16αは下部電極組立17.中間ストラップ19
.半導体ダイ組立20.および上部接触組立21を含ん
でいる。下部電極組立17はセラミック絶縁体17a、
と銅電極パッド17bを備えている。電極パッド(当て
金)17b上に取付けられたのは鋼中間ストラップ19
と半導体ダイ組立20である。鋼中間ストラップ19は
隣接する小部品組立16bと接光虫するラグ(耳)部分
19(7,と。
端子15αと接触する接続柱Cpost) 1qbとを
含んでいる。半導体ダイ組立20は下部接触電極20c
をもった半導体ダイ20cよシ構成される。モリブデン
電極円板21αと編組銅導線21bを備えた上部接触組
立21.は、半導体ダイ組立20の上面に付着し。
端子15bに接続する。任意の制御導線21cはまた上
部接触組立21の一部として備えることができる。
このような小部品は代表的にはろう付けにより −緒に
付着される。
小部品組立16bは一般には組立16aに類似している
が、ラグ部分19αがないものである。導線26はまた
編組銅線を有している。
小部品組立16a−bが基板11上で組立てられた後に
、ハウジング12は組立16(1,−b上をすベシ落ち
て。
接着剤によシ基板11に固着される。電極15α−Cは
ハウジング12内の開孔12α−Cを通って突出する。
開孔13a−cを有するカバー16は電極15a−c上
に設置され、ハウジング12とカバー16の間で、ハウ
ジング12のTj−x上部に外、っている小さな空胴内
に入れられた接着剤と密閉剤によって密閉される。
小部品組立16a−bを取巻くハウジング12内の空間
はそれから引続いて密閉される注入管14を通って璧素
ガスによシ埋戻される。
デバイス10を製作するためには多数の小部品が必要で
あシ、また組立方法もそれに対応して複雑となることは
当該技術の専門家には容易に自明のことと思われる。そ
の上、小部品自身が高価なものである。第1図の半導体
デバイス1oは2個の相互接続された半導体ダイを含む
ものとして図示されている。これらはダイオード、トラ
ンジスタ。
サイリスタ、他の半導体デバイス、もしくはそれらの組
合せとすることができる。ダイか電気的に基板11に接
続されることが望まれる場合に、セラミック絶縁体17
αと電極17bとは省略することかできる。
第2A図は本発明の改良された半導体デバイスの上面図
で、第2 B−C図は1部分的側面図と断面図を示して
いる。半導体デバイス30は、取付は用開孔31α−b
を有する2代表的には銅製の基板部材61を備えている
。外部接続用で、その中に螺合接続用開孔34α−bを
有する端子部材66α−すはプラスチ・ツク本体52内
に部分的に封入されている。第2B−C図の右半分にお
いて、プラスチック本体62は切断されて端子部材66
α−すの内部構造を示し。
また基板31上に取付けられ、従動コネクタ部材又は手
段69によシ端子太素35bに接続された半導体ダイ組
立61の存在を示している。ダイ組立61の詳細は後で
説明することにする。端子部材35a−bをフラスチツ
ク本体62内で良好に保持するためには、端子部材33
a−bはき゛ざぎざのついた表面領域40を有すること
が便利である。端子部材56bの内面42は2代表的に
はろう付けによって従動コネクタ部材39に結合されて
いる。従動コネクタ部材69はねじ接続の開孔34bの
内部端を密封することによシ、成型中にプラスチックの
入ってくるのを防止する。端子部材33bの外面41は
、基板部材31の外■146と同様に、都合のよいこと
に実質的に平坦である。端子部材66aは同様に配列さ
れている。
第2C図は、プラスチック本体62が2個の部品に形成
される別の実施例を示し2部品32αは端子36αと関
連する半導体ダイと小部品をおおい、また部品32bは
端子33bと関連するダイと部品とをおおっている。こ
れは本体62か連続的に端子360−6間に伸長してい
る場合に発生の可能性のある。
成型の結果としてグラスチック本体62の差動収縮によ
シ、基板部材61の受ける曲は応力を減少する利点を有
している。
第6図は第2A−C図のデバイス6oを製作する場合に
便オリに使用される小部品の分解図を示している。第6
図の小部品60は基板部材31.半導体り゛イ組立61
.端子部材もしくは手段φ3および従動コネクタ手段6
2を具質している。基板部材61はその中にノツチ65
と1.プラスチック本体62を保持スる手助けをする変
形部分66とを有している。
イメント及び保持を容易にし、他方、小部品60は1体
に結合される。半導体ダイアセンブリ(組立て)61は
、各々が2個又はそれ以上の接勢領域或は電極を1その
上にもつ円形も、シ<は方形の半導体ダイよシ選択自申
に構成され得る。半導体ダイ組立61は半導体ダイのい
ずれかの面に接着された金属電極および/もしくは接触
円板奪合むことができ、る。これについてはもつと詳、
細に後で論することにしよう1、基板部材61は下部(
外向き)興Qを有する。
第3図は、ダイ組立61が2対の整流器(2端子の)ダ
イ組立50α−すと51cc−bとを具備する状態を図
示している。当畔技術の専門家によって1例え、ば、ト
ランジスタやサイリス・り、および付加的な導岬が与え
られれば、他の型式のダイを使、用することも可能″’
c′、sること々S認識されるであろう。
コネクタ部材69αと39bを具備した従動コネクタ手
段、6.2畔、夫々半導体ダイ組立51α−すと50 
a =、bを端子部拐4神と41bK接続ブ゛るために
使用される。従動コネクタ部材69αは半導体ダイ組立
51a。
を接触するだめの接触手段54αと半導体ダイ組立51
bを接触するための接触手段54.bとを有している。
接触手段’54aと54bとは都合のよいことに。
コネクぞ部材59a内に、形感され、半導体ダイアセン
ブIJ(Mi立て)51α−bに対向する凹部領域もし
くは小くぼみの脚状を有している。従動;ネクタ部材3
9aはまた選択自由な付加的接触用中子(tank)、
64a、を肩し、これはプラスチック本体62内に封止
される目的の付加的成分、もしくは外部信号導線に接続
する如く便、川し得る。中子64a−b 、特に小部品
、600組立て及び結合中に従動コネクタ部材62の配
列を助けるためにアシイメントキイとして作用するのが
便利でらp、従って接触部材54α−すは2例えば半導
体ダイアセンブリ(組立て)、50α−すの上に、か?
−触手、段50α−を及びアセンブリ50cL−bに対
して対応6して整列する。従動コネクタ部材59bは、
半堺叶ダイ組立50α−tに接弊するための接触手段5
6α−bと、接触およU/もしくは整列(アラインメン
ト)用の選択、自由な実子64bとを有している。整列
の特、性と接触?特性とは。
別個のものであυ、および/もしくは多声接触を可能に
するように、1個以上の中子全使用することdfできる
。端子部材33αの面42αは従動コネクタ部材39c
Lの面55αに接続されて臂る。端子部材55bの面4
2bはコネクタ部材’59bの面55bに接続されてい
る。基板部材31.半導体−゛イ煕音、6i、従動コネ
クタ手段62.および端す部1’6BUK率的にはろう
付けによシー緒に接薫されている。端子部材33α−b
は、ねじ、接続ホノ、レダ34α−すを有し、基板31
は取付は開孔31α−bを有する。、。
第4A−B図は、デバイ、ス30の製作の手柊と方法と
を図示することによシ、紹立てられた小部品60のほぼ
半分を構成す、る部分80を示している。
第4A図は小部品60が一緒にろう付けされた後の状態
、即ち組立てられ、モールド81内に挿入された。しか
しモールド(鋳型、2. a、1で完舎r密閉す、る前
の状態を示している。組立てら9だ小部品部分80.は
基板部旧61.半導体、ダイ、組立51α−す、従動コ
ネクタ部材69αおよび端子部材5F、at=備えてい
る?本発明の重9...fz よqは2個々の小部品の
製造の途中で生じ得る。厚みの変、化、即ち小部品60
が一緒に接着、される時竺生じ得る変化ケ補償し得るよ
うに、従動−ネ、クイ部セー39α;A; −1−9な
デンプライアンス(compliance>をもつこと
である。
第4A図にセいて、半尋隼タ゛イ忰立51cL−bの構
成か極めて詳細に図委され千いる。半導体ダづ組立51
α悼!u 、えは矩形、も、シ<は円形の形状をと9得
るもので、矩形9円彎も1くは他の型、状を勺シ得るゝ
す、パテ″′%−極71“と72“間に挿入し得る半導
、体ダイア0“を備えて′″や・半導体夕゛イアθ“と
電極71°と、72“、とは代表的、に恍は今だの接着
i74“と75aによシー緒に接!市れ否。半導体ダイ
組立S1bは同様の構成を有し、ダイア’Obを夫々電
極72bと71bK接続するために、接着層74bと7
5bを用いて同様の方法で一緒に接着される。半導体ダ
イ組立51α−すは夫々従動コネクタ部材39αの接触
手段54α−すと基板部材31に対し接着手段76α−
b及び75a−bによシ接着される。鉛−錫(95:5
)  のはんだ(軟ろう)は接着用手段76α−b、7
4α−す、75α−b および76α−b用に便利に使
用される。端子部材66αはまた代表的には同じはんだ
の接着手段77によシ従動コネクタ部材69αに結合さ
れている。
小部品を一緒にはんだ伺けする方法は従来技術で公知で
ある。個別の電極71α−bおよび/もしくは72α−
すは、半導体ダイア0α−bと共に使用されるのが便利
であるに拘わらず、それは本質的に重要でない。電極7
1α−すと72a−bとは直接にダイアoα−す上の接
点として形成することができ、また接着層74α−b、
75α−bは除去することができる。
組立てられた小部品部分8oは、下部鋳型半分81αと
上部鋳型半分81bの間の鋳型81内に設置された。型
部分81CLの面82は基板部材61の外面43に一致
もしくは対応するように設計さ東ている。
上部型部分81bの成型面84は端子36αの外面41
αに一致もしくは対応するように設計されている。組立
てられた小部品部分8oの高さと型81の寸法とは2面
82と46が接触している場合に、型81が完全に閉鎖
する前に2面41αと84とはまた接触するように選ば
れている。
第4A図の図示する状態は、製造プロセスにおける正規
の変化によって、端子部材36αが基板部材61に関し
て少し傾斜するように接着領域73bが接着領域73a
よシ大きな厚みを有し、かつ端子部材66αの外面41
αは対応する成型面84に対し平行でないということで
ある。当該技術の専門家にょシ理解されることは、厚み
の変化が接着層75b内で生じているように図示されて
いるが、厚みの変化は若干の接着層のいずれかにおいて
、および/もしくは部分80を備えだ若干の小部品のい
ずれかにおいて、換言すれは端子部材33cLにおいて
従動コネクタ部材59aにおいて、接着用手段76α−
b或は77において、もしくはダイ組立51αおよび/
もしくは51bを形成する部材或は層のいずれかにおい
て生じ得るものであるということである。
これらの変化は型部分81bの面84に関して外面41
αの等価的不船列を生じ得るし、および/または組立て
られた部分80を公称値よシ高く或は短くさせることが
できる。同様にして9組立てられた小部品60の(第4
A図に図示されてない)他の半分における変化は、相互
および/もしくは基板61に関して端子63α−すのい
ずれかもしくは両方の不整列を生ずることができる。第
4A−B図は、これらの可能性のすべてを例証すること
を意図するものである。
本発明の特徴は、従動コネクタ部材59a−bは。
製作中にどのような厚みの変化が合理的に生じようとも
対応するような十分のコンプライアンスもしくは破砕性
を有することである。このことによシ確認できることは
2組立てられた部分80の高さの変化や不整列があるに
も拘わらず、また型81もしくは組立てられた部分80
に対する永続性の損害なしに、特に半導体ダイア0α−
bに損害を与えることなく、型81は閉鎖し得るもので
ある。
第4B図は第4A図に示したと同じ構造を示すが、しか
し型81 を密閉した後を示す。第4B図において、外
面46と41αとはし合している型面82と84に対し
しつかシと位置されている。組立てられた部分80の不
整列と、型面84に関する端子部材66αの匍41αの
不整列とが消滅され、また組立てられた部分80の最大
高さ85は、礼・閉された型の距離により決定される所
定の最終テバイス寸法にまで減少された。第4B図にお
いて、従動コネクタ部材39αは2組立てられた部分8
0の最大高さの変化に十分に適応し、かつこの例におい
ては接着層73(ltと73bの不等の厚さに帰因する
差分高さを補正する工うに十分に変形した。当該技術の
専門家は、成型後にその部分を冷却中にプラスチックの
少量の収縮が生じ得ることを認識するであろう。これは
容易に測定されて、所定の寸法値(例えは高さ)が達成
できるように型の設計において補償され得るものである
端子部月33cLO面42αは、半導体ダイ組立51α
−bの電極もしくは接点71α−すの距離87を超える
基体領域もしくは範囲89を有することは重要でおる。
□端子要素63αの面42aの範囲89は半導□体ダイ
組立5′1α−すの中′心線88α−bを益離する距離
9゜に近似的に対応することは都合のよいことで□あ□
る。
これにiって確証しイMることは、成型操作中に従動コ
ネクタ部材39α内においておとる正相jは、従動コネ
クタ部材69αの主本体部分91のたわみによって発生
するのに対向するように、接触手段54α−bにおいて
主として生じるものである。その結果として、型の密閉
に起因し、コネクタ33aがら接触手段54a−bを介
して半導体ダイア0a−bに伝送される力は実質的に半
導体ダイ””70 a −bにおいて完全に圧部的であ
る。これらの力はまたダイア’0a−bcy)IQ裂を
防ぎ、および/または例えは点92・−b において接
着層76α−bの亀裂をひきおこす傾向のある著しい曲
げモーメントを避けるように。
ダイア0α−bの面を超えて十分な均一性をもって分布
されねばならない。□ 第4B図に図示したように、従動コネクタ部i゛59a
の接触手段54cLと54bは2組立てられた部分80
の層73αと75bの高さの差に適合するように種々の
量によって圧縮したもの□を示す。高さの追及組立てら
れた部分8oもし□くは組立てられた小部品60の他の
位置から生じるならば、類似の結果が発生する。′ 接触手段54α−すは内側に傾斜する側壁93α−b(
第41図参照)をもった樽状の四本もしくはへこみをも
った形状を有することが好ましい。接触手段54a’−
’bの側壁96α−すは、  9o”よジ少い角度モ夫
々電極もしくは接点71α−bめ表面に近接もしくは接
触することが望ましい。このような条件の乍で、接着(
結合)手段76α−b用にほんだが使用される場合に、
′接触手段54α−bが半導体ダイ接点71a−bに接
着される接触手段54α−すの周辺部にはんだすみ肉(
7i’1ltt) 99a’−bが形成される。これは
接触手段54α−bと接触部71α−すとの間ではんだ
の流出及び/又は抽出に順応させる。接触部71α−b
は、若しそうでなければ、ダイアoα−b上で或いはそ
の間で短絡を起すであろう。
接触手段54α−bの初期の高さ95ta−bは2期待
された全体の偏向或は以下の必要なコンプライアンスを
超過するものである。即ち (1)小部品及び/又は結合手段の厚さの期待される変
化及び/又は不均一性に適合させ、著しい曲げ又は変形
が、従動コネクタ部材69αの本体部分91 に要求さ
れないようにすること。
(2)組立てられた部分80および(組立てられた)小
部品60の圧縮を最終的な所定の高さまで見越しておく
こと、である。
第5.(laは、螺着された開孔101゛を有し、接触
部分もしくは手段103α−Cを有する従動コネクタ部
材102に結合された端子部材100の上面図を示□し
ている。端子部材100は第2A−C図の端子部材33
α−bt6機能に類似して、そのデバイスを外部接続す
る手段として用いることを意図している。実施例によれ
ば、第5A図は、6個の半一体ダイ組立が、共通の端子
に固着された単一の従動コネクタ部材によって一緒に結
合される唸き萩態を回春している□。明確にするために
、半導体ダイ組立の訃細は第5A図からは省略されてい
る。ダイ組立の実例は11.5B−C図に含まれている
。コネクタ部材102の接触手段’IO’5a−’bは
、2端子デバイス。
例えば形流器にとって有用な′構成を示している。
従動コネクタ部材102の接触手段103Cは、6端子
デバイス、例えばサイリスタに対する接触構成を示し、
す□イリスタは、絶縁用スリーブ126によシ包囲され
る中心制舅ゲート導線125が接触手段103Cの中心
開孔127を通過するサイリスタに対して有用カ接触構
成を示して伝る。多くの□半導体ダイは、この形式にて
一□緒に結合し得ることは。
尚業技術者にとって容易に明らかになるであろう、。
多数のり一ド紛とまた適合できる。
第5B爾は、接触手段103αの近傍で第5A図め端子
部材100と従動コネクタ部材102の側面の一部を示
し、半導体ダイ′111及び接触部(即ち円板) 11
’2a”bがら成る2端子半導体ダイアセンブリ(組立
て)iio門具える。接着(結合)手段115cL’−
cは□、接触部分112b、半導体ダイ111.接触部
112α、および従動コネクタ部拐102ア接触手段1
06αを一緒に結合させる。接着(結合)手段114は
、従動コネクタ部材102と端子部羽100を結合する
。ここに図示されてない別の接着手段は。
例えは第4A図の層76αのように、接触部112bを
基板部材61に結合する。
第5B図は、端子部月100の基板部分108の周辺1
00αの幾つかの可能な位置を更に示している。
位置105は接触部112αの内部端116の右に、即
ちコネクタ部材102の中心に更に向かって配置されて
いる;位置106は、概略的には半導体ダイ組立110
の中心線に対応している;また位置107は従動コネク
タ部材102の外部周辺もしくは境界117を超えて位
置している。周辺100αが位置105にある時に、そ
の従動コネクタ部材102は。
近似的に位置121において、もしくは層11ろa−b
における対応する位置において接着層113Cの故障に
帰着する位置120において曲がる傾向を有することが
見出された。故障はまた半導体ダイ111のひび割れに
よってもおこDnるものである。周辺I DOcLが位
置105から外方に放射状に移動される場合に、即ち第
5B図において左方に移動される場合に、接触手段10
6α上の荷重は増加的に均一になる。領域120におい
て従動コネクタ部材102が曲がる傾向はなくなり、接
触手段106αの変形によりコンプライアンスは実質的
に得られる。
半導体ダイ接触部112αの周辺116の実質的に一番
外側のいかなる位置も有用である。しカムしな妙;ら、
境界100a、が1例えは位置106の一般的な近傍に
おけるように、接触手段103αを超えて一層中心的に
位置するならば、もつとよい結果75−得られることが
見出された。周辺117を越えて1秒1」えば位置10
7まで境界100αを伸長することは、それが荷重の均
一性を更に増加し得る力1ぎり、接着(結合)の完全性
、信頼性、および/もしくは製造上の歩留シにはそれ以
上の著しい改良を生じないで、材料の価格を増加させる
結果になるのである。
第5C図は、接触手段103Cの近傍にて第5A図の端
子部材100及び従動コネクタ部材102の断面、側面
の一部を示し、更に6端子半導体タ°イアセンブリ(組
立て)160を具えている。タ゛イ組立160は、半導
体ダイ161.下方接触部112bおよび上部浬金状の
接触部162を備えている。絶縁スリーブによシ被われ
ている制御用導線125は、接触手段106C内の開孔
127αと接触部分162内の開孔127b を通過す
る。導線125は接着手段166b によりダイ161
の中心部分161αに固九している。
座金状の接触部162は接着層133aによシダイ13
1の周縁部分161bに固着している。接着手段164
は座金状接触部152を接触手段103Cに結合するの
に便利なように使用される。他の霜1気的に導電性の接
着手段を使用することが可能であるけれども2層133
G−b及び164は、はんだから成るのが便利である。
端子部材100は、140において周辺の囲みが省略さ
れている。第5B−C図から更に明らかなことは、接触
手段103α、C上で傾斜した側壁104α、Cを与え
ることによp、はんだすみ肉121.141の形成を増
進することである。側壁104αもしくは104Gが、
夫々ダイ接触部分112αもしくは162に結合する場
合、隅部150a或いは150bは、接触部分112a
又は132の周辺内にあるようにし、ダイ111又は1
61間で夫々短路を引き起すはんだ又は他の接着(結合
)手段の流出を避けるようにすることが望ましい。
再び第4B図を参照ずれば、液状化プラスチックカプセ
ル月入剤が型81内に射出される場合に。
型81上のプラスチックによって実質的に外向きの力が
作用される。圧力は屡々極めて高く1代表的には150
4007)8i (12,8MPa)であシ、かつ波状
プラスチック材料を例えば面41Gと面84の間、およ
び面82と46の間のように合わせ面(matingt
uγface)間をつき進む著しい傾向がある。型内の
尖頭(ピーク)圧力は2例えは面41αと84を一緒に
保持する従動コネクタ部材39aの供給する機械的力を
抑圧するのに十分といえる。これはプラスチックが端子
部材33αの外側面41α上およびタップ付開孔64α
内に浸入することを可能にするもので、その両方とも望
1しくないものである。しかしながら端子部材35(L
、従動コネクタ部材69α、半導体ダイ組立51α−b
、および基板部材61の配置は。
カプセル刺入剤それ自身が面41aと84.および面4
3と82とを緊密に接触して保持す、る傾向におる正味
の外向きの力86!−Cを生ずるように、従動コネクタ
部材69α、基板部埜31および端子、、部材66σに
対して不平衡な静水圧力86aを及ばずようになってい
る。これらの正味の外向きの力は従動コネクタ部材69
αにより与えられた外向きの機械力に加えられるもので
ある。組合せられた時に、これらの整合面(即ち面41
aと84;および面43と82は、成型中に一緒にしつ
かシと固定状態を維持し。
かつどのようなプラスチックもそれらの間に侵入するこ
とがないことを保証する。ここで使用されるように、「
正味の力」或は「外向きの力」の意図する所は、5組合
わせて整合面を、7緒に保持する機械的力と静水圧力の
和を云わんとすることである。
以下は本発明の方法の実際上の実施例である。
基板311第3図)は薄いニッケルめっきを適用した代
春的には0.125インチ(3,,2rnm )の銅板
か6形成される。。取付けυi〕孔61α−す、ノツチ
65.変形部分もしくはボス36.および任意選択のく
ぼみ52は。
ある槻械墓形手段によシ形成するととができる。
スタンビン、グ(圧縮成形)・は特に便第1」である。
このような手段は尚該技術分野で周知で:ある。半導体
ダイ組立16jj;Ji必要な数、の半導体接合と適当
な接触領域を有する1代表的にはシリコンの矩形半導体
ダイを取上け、ニッケルめっきした化リブテン円板を挿
入することに、よυ便利に形成される。
これらは鉛−錫はんだを用いることによシ半導体ダイに
便利に結合される。金属電極を半導体ダイに固着する手
段は尚該技術分野で周知である。従動コネク、り部材3
9α−すは、20ミル(0,5、mm、 )厚の銅製の
ものでおることが便利であ、る。
、第6図、第4図の従動コネクタ手段62の接、触手段
53α−÷、54α−す又は第5図の106α−Cは都
合のよ39α−bの厚みの、eIは1ないし3倍、即ち
部材39α−bか20ミ、ル(、、D、5 rnJ厚で
ある場合に近似的に20〜60ミル(0,5〜1.57
717X)であることが見出された。好適゛々ものとし
で厚みの1ないし1,5倍を遠んだのに対して、コネク
タ部材39a−bの厚みの1ないし2倍の厚みの狭い領
域が便利である。圧縮成形加工はこれらの鉢形接触手段
を形成する便利な手段である。また半導体ダイ、ダイ接
触および/もしくは、接着手段に損傷を与えることなく
成型動作中に接触部分の変形成は型ずれを促進す□るよ
うに、極軟条件に対して接触手段53α−す、54α−
すおよび/もしくは103α−Cの形成に引続いて、従
動コネクタ手段62(例えば69α−b)が焼なまiシ
(ann、aσl)されることが望ましい。端子部材6
6又は100  は便利なことに薄いニッケル板でおお
われた真鍮から形成されている。側面はローレット切シ
されてプラスチックカプセル封入剤をよくつかむことが
でき、外部接続に便利な手段を与えるようにタップ付け
された中心貫通穴が得られる。この設計:の特徴は、端
子部材内の螺合接続穴(例えば部材63内の穴’!r4
a−b )は端子部材を完全に通過し得るが。
成型プロセス中はプラスチック・カプセル封入1剤で閉
塞、されていないということである。これは二つの事情
に起因する;(1)小部品60の組立後に従動コネクタ
部材62は完全に端子部材63の内面42α−b。
をおおうこと、および(2)成型中は外面41α−bに
対し屋智なシール(密封)が維持されることである。
貫通穴はめ・・くら穴よシも開孔をねじ山に対してはる
かに安匹ので、端子部材63と100:において貫通穴
を使用することは特に望ましいことである。
したがって本発明における部品の配置は小部品の低い価
格を与えるもの・である。
基板31.半導体ダ・イ・組立61.従動コネクタ部材
62、および端子部材63は、配置されたり、んだの−
吹成型のように、その間の接着手段と積層関係で組立て
られる。積層された組立は、水素炉を通過して1部1’
 31.61 、/)2および63から形成されだ/ト
部品を一緒に接着(・□結合)する。この組・立の全長
はデバイスの所望の仕上は高さよシ大きいように配列さ
れる。型内において組立の圧縮の間に差□が縮められる
ことになる。従動コネクタ部材は、小部品を結合するの
に使用される個別の小部品と接着(結合)手段における
正規のルIみの変化と1組立および接着(結合・)プロ
セスにおける位かの不規則性とを補正するのに必要な程
度にまで1組立て体(アセンブリ)が圧縮可能であシ偏
向可能であることを保証する。
接着(結合)された組立は、基板部材31の外面46と
端子部材33iz−6の外面41α−b(第6図および
第4A−B図参照)に螺合するように用いられる型81
に挿入される。外面41a−bと46とは、端子部材5
5a−bと基板部材61とを予め設定した関係に開動さ
せるように、かつまた外面41α−す、46をカプセル
封入剤に露出することを禁止し、他方成型中に端子部材
63α−b及び基板部材61上又はそれを介して作用す
る外向きの不平衡力E36a−cを与えるように、基板
部材61.端子部材36α−すおよび従動コネクタ手段
39α−bをカプセル封入剤に露出させることを可能に
する。鋳型は閉じられ、従動コネクタ手段39α−bを
圧縮し8組立てられた小部品60の高さを予め設定され
た仕上げ高さ85にまで減少させ、外面41α−bと4
6の座を成型面84と82に対して高めるようにする。
プラスチック・カプセル封入剤は2組立°Cられた小部
品60を密閉し。
製合用鋳型面84と82に対して、夫々端子33α−b
と基板部材31との外面41α−bと43を維持するの
に必要な外向きの力86b−cを達成するように、加圧
状態でシ、J型内に射出され、したがってカプセル封入
剤の外面41aJと46上での侵食は実質的に阻止され
る。半導体デバイスをカプセル封入するのに適当な射出
成型材料は当該技術分野で周知である。使用される材料
に依存し、かつ実験によシ容易に決定され得る適当な硬
化時間の後に、@型は開放され、仕上げられたデバイス
が取シ出される。
したがって1本発明に従って改良さ扛た半導体デバイス
、特に1個以上の半導体ダイを適応する如く用いた電力
素子が得られ、これは比較すべき従来技術の素子よシも
少い小部品を有するものであることは明瞭である。その
上2本発明によれば。
このような素子の改良された製造方法において。
最小数の小部品を使用し2組立てられ接着された小部品
が型の閉鎖中に鋳型面に対し自動的に整列して自動密封
するように小部品が配列され、またプラスチックの成型
用コンパウンドの射出中に生じた力の正味の不平衡によ
シ、自動密封が強化されるような改良された製造方法が
得られることになる。
本発明はある推奨された材料と形状によって説明された
にも拘わらす、当該技術の専門家にとって容易に明白と
思われることは2発明された構造と方法とは他の材料と
形状に対しても、また詳細には異なっても1種々の部材
間の中心の関係を維持し得る相異なる構成の広範囲の半
導体ダイに対しても有用であるということである。した
がって。
本発明の特許請求の範囲にはいるすべてのこのような変
形を包含することが意図されるものである。
【図面の簡単な説明】
第1図は、従来技術に係る電力用半導体デバイスの立体
分解図を示す。 第2A図は1本発明に係る改良された半導体デバイスの
上面図である。 第2B図は、第2A図のデバイスの側面図の部分断面図
である。 第2C図は、第2B図と同様の、側面図の一部断面図で
あるが2本発明の別の実施例を示している。 第6図は2本発明の半導体デバイスの好適な実施例にお
ける小部品の立体分着図を示す。 第4A図は2本発明のデバイスの小部品組立の一部を極
めて詳細に、かつ鋳型内に配置され、しかも鋳型の閉鎖
前の状態を示す。 第4B図は、第4A図と同じ部分であるが、しかし鋳型
閉鎖後の場合を示している。 第5A図は8本発明の別の実施例に係る端子と従動コネ
クタ部材の上面図を示す。 第5B図は、第5A図の端子とコネクタ部材の第1の部
分の側面図を示し、史に半導体ダイの組立て(アセンブ
リ)を含んでいる。 第5C図は、第5A図の端子とコネクタ部材の第2の部
分の側面図を示し、更に半導体ダイの組立を含んでいる
。 図において、60・・・半導体デバイス、31・・・基
板部材、61α、61b・・・取付は用開孔、32・・
・プラスチック本体、63α、b・・・端子部材、34
α、b・・・螺合接続用開孔、65・・・ノツチ、36
・・・ボス、  39,39α、b・・・従動コネクタ
部材、40.・・・表面の領域、41・・・端子部材の
外面、  a1a+b・・・端子部材、42α、b・・
・内面(端子部材の)、46・・・基板部材の外面、 
 50arb・・・ダイ組61・・・半導体ダイ組立、
62・・・従動コネクタ部材(手触用中子、70α、b
・・・半導体ダイ、71α、b・・・モリブ   □着
領域、74α、b・・・はんだの接着層、75α、b・
・・はんだの接着層、  76a、b・・・接着手段、
77・・・接着手段。 80・・・小部品部分、81α、b・・・鋳型部分、′
82・・・鋳型面、84・・・鋳型面、85・・・組立
部分の最大Q′!。 87・・・電極又は接点の距離、89・・・基体領域、
90・・・半導体ダイの中心線分離距離、91・・・主
本体部分。 54の初期の高さ、99α、b・・・はんだすみ肉。

Claims (1)

  1. 【特許請求の範囲】 16接触部盆を有する半導体ダイ; 上記半導体ダイを支持する第1の面と、鋳型の第1の面
    に対し密封する如く適合する第2の面とを有する基板部
    材; 上記鋳型の第2の面に対し密封する如く適合する第1の
    面を有する端子部材;    。 上記端子部材を支持し、かつ前記端子部材を上記半導体
    ダイの上記接触部分に結合させ、上記鋳型の上記第1.
    の面に対し上記基板部材の上記第2の兜を押圧し、、か
    つ上記鋳型、の上記第2の面に対し上記端子部、、材の
    :上記第1の面を、抑圧う゛る如く適合する従動コネク
    タ部材り、。 上記基板部材、上記半導体ダイ、上記従動コネクタ部材
    およ、び上記端子部材、を、積層関係にて結、合する結
    合手段、; とを具備す、ることを特徴とする成形に適合した半導体
    テバイス。 2、上起プラネチックカプセル制人を把持する14囮も
    しくはそれ以上のプラスチック係合手段を内部に有する
    基板部材; 第1の結合手段によフ離隔した関係にて上記基板部材に
    結合された2個もしくはそれ以上の半導体ダイ; 実質的に上記基板部材に垂直に配列された軸と。 上記軸に実知的に垂直であシ、上記基板部材に対向して
    位置する基部部分とを有する少くとも1個の端子部材;
    。 」二記離隔した半導体ダイと2.上記端子部側の上記基
    部部分とを結合させ、第2の結合用手段により上記基体
    部分に固着され、上記離隔した半導体ダイの上に整列さ
    せ、また第3の結合手段によシ上記半導体ダイに結合さ
    れた変形可能な、部分を、具備し1.また:煎、記変形
    可能々部分は圧縮可能なくほみを具備、する少くとも1
    個の従動接続用手段、どを具え、: 上記基部部分は上記離隔した半導体ダイの間で少くとも
    延長するのに十分々横方向の広さを有し。 かつ上記基板部材、上記束くとも1個の従動接続手段お
    よび上記束くとも1個の端子部材は液状化し加圧された
    プラスチックカプセル封入剤に露出する如く適合し、従
    って上記基板部材、上記束くとも1個の端子部材および
    上記基板ならびに端子部材を保持する如く用いられる鋳
    型との間で、外向きの力が上記加圧されたプラスチック
    カプセル封入剤によシつくシ出されることを%徴とする
    プラスチックカプセル封入を用いた半導体デバイス。 6、所定の高さを有するプラスチックカプセル封入され
    た半導体デバイスの製造方法において:結合するのに適
    合した基板部材、端子部材および半導体ダイを付与する
    段階と。 結合するのに適合し、かつ結合後に上記基板部材、上記
    半導体ダイ、上記従動へコネクタ手段および上記端子部
    材の組合せによる厚み公差の変化ヲ超えた最小のコンプ
    ライアンス範囲を有する従動接続用手段を付与する段階
    と。 上記基板部材、上記半導体ダイ、上記従動コネクタ手段
    および上記端子部材をat )@ Z係にて一緒に結合
    し、その高さが上記所定の高さを超える可撓性ある変形
    可能な組立を形成する段階と。 上記基板部材の外面を第1の鋳型面に係合させ。 上記端子部材の外面を対向する第2の鋳型面に係合させ
    る如く適合した鋳型内に上記組立を挿入する段階と。 上記第1の鋳型面に対し上記基板部材を位置させ、また
    上記第2の鋳型面に対し上記端子部材を位置させること
    によシ、上記端子部材と上記基板部材を所定の関係に整
    列させ、かつ、前記基板部材と前記端子部材の外面をカ
    プセル封入剤に露出することを禁止し、他方、成型中に
    上記端子部材と上記基板部材に及ぼす力の外向きの不平
    衡を与えるように、上記基板部材の内面、上記端子部材
    の内面の緒部分と上記従動コネクタ部材を上記カプセル
    封入剤に露出することを可能にする段階と。 上記従動接続用手段を圧縮するように上記鋳型を閉鎖す
    ることによシ、上記台座を増加し、かつ上記組立の上記
    高さを実質的に前記所定の高さに減少する段階と、およ
    び 上記外向きの力の不平衡を達成し、かつ上記鋳型面に対
    して上記外面を維持するように、圧力下において上記カ
    プセル封入剤を上記鋳型内に射出する段階。 とを具備することを特徴とする所定の高さのプラスチッ
    ク封入された半導体デバイスの製造方法。
JP58210689A 1982-11-08 1983-11-08 プラスチックカプセルに封入された電力用半導体デバイスとその製造方法 Granted JPS5999744A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US440117 1982-11-08
US06/440,117 US4568962A (en) 1982-11-08 1982-11-08 Plastic encapsulated semiconductor power device means and method

Publications (2)

Publication Number Publication Date
JPS5999744A true JPS5999744A (ja) 1984-06-08
JPH027186B2 JPH027186B2 (ja) 1990-02-15

Family

ID=23747511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58210689A Granted JPS5999744A (ja) 1982-11-08 1983-11-08 プラスチックカプセルに封入された電力用半導体デバイスとその製造方法

Country Status (5)

Country Link
US (1) US4568962A (ja)
EP (1) EP0108646B1 (ja)
JP (1) JPS5999744A (ja)
DE (1) DE3379620D1 (ja)
HK (1) HK102889A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3508456A1 (de) * 1985-03-09 1986-09-11 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungshalbleitermodul
DE3521572A1 (de) * 1985-06-15 1986-12-18 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungshalbleitermodul mit keramiksubstrat
US5378928A (en) * 1993-04-27 1995-01-03 Motorola, Inc. Plastic encapsulated microelectronic device and method
US5344296A (en) * 1993-07-06 1994-09-06 Motorola, Inc. Method and apparatus for forming a runner in a mold assembly
JP2991010B2 (ja) * 1993-09-29 1999-12-20 富士電機株式会社 半導体装置およびその製造方法
US6078103A (en) * 1998-10-29 2000-06-20 Mcdonnell Douglas Corporation Dimpled contacts for metal-to-semiconductor connections, and methods for fabricating same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3723836A (en) * 1972-03-15 1973-03-27 Motorola Inc High power semiconductor device included in a standard outline housing
GB1506735A (en) * 1975-03-21 1978-04-12 Westinghouse Brake & Signal Semiconductor devices
DE7512573U (de) * 1975-04-19 1975-09-04 Semikron Gesellschaft Fuer Gleichri Halbleitergleichrichteranordnung
US4106052A (en) * 1975-04-19 1978-08-08 Semikron Gesellschaft Fur Gleichrichterbau Und Elektronik M.B.H. Semiconductor rectifier unit having a base plate with means for maintaining insulating wafers in a desired position
DE2603813C2 (de) * 1976-02-02 1982-11-18 Brown, Boveri & Cie Ag, 6800 Mannheim Spannvorrichtung für ein thermisch und elektrisch druckkontaktiertes Halbleiterbauelement in Scheibenzellenbauweise
US4332537A (en) * 1978-07-17 1982-06-01 Dusan Slepcevic Encapsulation mold with removable cavity plates
US4249034A (en) * 1978-11-27 1981-02-03 General Electric Company Semiconductor package having strengthening and sealing upper chamber
DE2930760A1 (de) * 1979-07-28 1981-02-12 Itt Ind Gmbh Deutsche Verfahren zum umhuellen von halbleiterbauelementen mittels spritzgiessens
DE2942401C2 (de) * 1979-10-19 1984-09-06 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement mit mehreren Halbleiterkörpern
DE2942409A1 (de) * 1979-10-19 1981-04-23 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement mit mehreren halbleiterkoerpern

Also Published As

Publication number Publication date
JPH027186B2 (ja) 1990-02-15
HK102889A (en) 1990-01-05
EP0108646A2 (en) 1984-05-16
US4568962A (en) 1986-02-04
DE3379620D1 (en) 1989-05-18
EP0108646A3 (en) 1985-07-03
EP0108646B1 (en) 1989-04-12

Similar Documents

Publication Publication Date Title
CN101268548B (zh) 微电子封装及其方法
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
CN104425471B (zh) 半导体装置及半导体装置的制造方法
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
JP4294161B2 (ja) スタックパッケージ及びその製造方法
KR100338910B1 (ko) 전기상호접속어셈블리및이의형성방법
TWI611535B (zh) 半導體裝置
US20140262460A1 (en) Connection Component with Posts and Pads
US20050001145A1 (en) Solid-state imaging device and method for manufacturing the same
JP2001144218A (ja) 半導体装置及び半導体装置の製造方法
US20080036071A1 (en) High Density Electronic Packages
JPH0786477A (ja) 回路パッケージおよびその形成方法
JPH11186337A (ja) リワーク可能なマイクロエレクトロニックマルチチップモジュール
JPS5999744A (ja) プラスチックカプセルに封入された電力用半導体デバイスとその製造方法
JPH09232341A (ja) 半導体装置
US4611389A (en) Low-cost power device package with quick-connect terminals and electrically isolated mounting means
US7069653B2 (en) Method for electrically connecting a semiconductor component to an electrical subassembly
JP2002368159A (ja) 半導体装置およびその製造方法
US6583511B2 (en) Semiconductor device and a method of producing the same
US5726490A (en) Semiconductor device
US6111315A (en) Semiconductor package with offset die pad
JP3335834B2 (ja) 圧接型半導体装置
TWI277184B (en) Flip-chip leadframe type package and fabrication method thereof
WO2021226799A1 (zh) 一种封装结构及其制作方法、通信设备
JPH07321285A (ja) 半導体装置およびその組立方法