JPS5999519A - 初期プログラムロ−ド方法 - Google Patents
初期プログラムロ−ド方法Info
- Publication number
- JPS5999519A JPS5999519A JP57209558A JP20955882A JPS5999519A JP S5999519 A JPS5999519 A JP S5999519A JP 57209558 A JP57209558 A JP 57209558A JP 20955882 A JP20955882 A JP 20955882A JP S5999519 A JPS5999519 A JP S5999519A
- Authority
- JP
- Japan
- Prior art keywords
- program
- dll
- loading
- memory
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4416—Network booting; Remote initial program loading [RIPL]
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Between Computers (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はシステム制御方法に係り、特に複数のワークス
テーションを接続して構成されるシステムで制御プログ
ラムの初期ロードを効率的に行うに好適な初期プログラ
ムロード方法に関する。
テーションを接続して構成されるシステムで制御プログ
ラムの初期ロードを効率的に行うに好適な初期プログラ
ムロード方法に関する。
第１図は従来のシステム制御方法を適用されるシステム
のブロック図を示すものである。同図にも示す如く、シ
ステム制御部（以下、ＳＣと称する）１０には接続線３
０ヲ介して複数のワークステーション部（以下、ＷＳと
称する） ２０ 、２１．・・・・が接続される。５Ｃ
ＩＯは内部にメモリ１０１を有し、ＷＳ２０゜２１、・
・−・は内部にメモリ２０１ 、２１１．・・・・を備
えている。
のブロック図を示すものである。同図にも示す如く、シ
ステム制御部（以下、ＳＣと称する）１０には接続線３
０ヲ介して複数のワークステーション部（以下、ＷＳと
称する） ２０ 、２１．・・・・が接続される。５Ｃ
ＩＯは内部にメモリ１０１を有し、ＷＳ２０゜２１、・
・−・は内部にメモリ２０１ 、２１１．・・・・を備
えている。
一方、５ｃｌＱにはデづスフ、フロッピディスク等の外
部記憶装置１０２が接続される。
部記憶装置１０２が接続される。
この様なシステムに於いて、ＷＳ２０，２１．・・・・
の電源投入時にＷＳ２０，２１．・・・・内のメモリ２
０１ 、２１１ 、・・・・にその制御プログラムを初
期ロードする場合、従来はダウンラインロード（以下、
ＤＬＬと称する）方式がよく用いられていた。例えば、
ＷＳ２１が電源投入されたとすると、ＷＳ２１は図示し
ないＲＯＭ等の不揮発性のメモリに格納された初期化プ
ログラムの制御により、ｓ ｃ ｉｏに対して接続線３
０を介してＤＬ］−の要求を送る。これを受けた８Ｃ１
０はその内部のメモリ１０１あるいはディスク、フロッ
ピディスク等の外部記憶装置１０２内に格納されている
ＷＳ２１のプログラムを読み出し、接続線３０を介して
ＷＳ２１に送る。これを受けたＷＳ２１は初期化プログ
ラムに基いて、ＳＣ］０より伝送されてきたプログラム
をメモリ２１１に格納する。全てのプログラムの格納が
終了すると、ＷＳ２１のコントロールは初期化プログラ
ムから伝送されたメモリ２１１内のプログラムに移され
、Ｗ８２１本来の制御プログラムが始動し初期プログラ
ムロードは完了する。
の電源投入時にＷＳ２０，２１．・・・・内のメモリ２
０１ 、２１１ 、・・・・にその制御プログラムを初
期ロードする場合、従来はダウンラインロード（以下、
ＤＬＬと称する）方式がよく用いられていた。例えば、
ＷＳ２１が電源投入されたとすると、ＷＳ２１は図示し
ないＲＯＭ等の不揮発性のメモリに格納された初期化プ
ログラムの制御により、ｓ ｃ ｉｏに対して接続線３
０を介してＤＬ］−の要求を送る。これを受けた８Ｃ１
０はその内部のメモリ１０１あるいはディスク、フロッ
ピディスク等の外部記憶装置１０２内に格納されている
ＷＳ２１のプログラムを読み出し、接続線３０を介して
ＷＳ２１に送る。これを受けたＷＳ２１は初期化プログ
ラムに基いて、ＳＣ］０より伝送されてきたプログラム
をメモリ２１１に格納する。全てのプログラムの格納が
終了すると、ＷＳ２１のコントロールは初期化プログラ
ムから伝送されたメモリ２１１内のプログラムに移され
、Ｗ８２１本来の制御プログラムが始動し初期プログラ
ムロードは完了する。
ところが、このようなりＬＬ方式による制御プログラム
の初期化ロード方式をとるシステム制御方法では、５０
１０が常時ＷＳ２０，２１．・・・・のプログラムを保
持していることが不可欠のため以下に列挙するような問
題点があった。
の初期化ロード方式をとるシステム制御方法では、５０
１０が常時ＷＳ２０，２１．・・・・のプログラムを保
持していることが不可欠のため以下に列挙するような問
題点があった。
（１）ＷＳ２０ 、２１ 、・・・・用の制御プログラ
ムがＳ Ｃ１０のメモリ１０１内に格納されている場合
、このメモリ領域はＳ Ｃ１０の業務のためには使用で
きず、５Ｃ１０にとってはオーバーヘッドとなる。すな
わち５ＣＩＱのメモリ１０１で斜線で示す部分がＷＳ２
０゜２１・・・・用の制御プログラムの格納部であると
するならば、５Ｃ１０の業務はそれ以外のメモリ領域で
実行せねばならず、この結果メモリ容量不足によ、ｐ
ｓ ｃ ｉｏの機能低下あるいはこれを補うだめのシス
テム全体のメモリ容量増大によるコスト上昇を招く。
ムがＳ Ｃ１０のメモリ１０１内に格納されている場合
、このメモリ領域はＳ Ｃ１０の業務のためには使用で
きず、５Ｃ１０にとってはオーバーヘッドとなる。すな
わち５ＣＩＱのメモリ１０１で斜線で示す部分がＷＳ２
０゜２１・・・・用の制御プログラムの格納部であると
するならば、５Ｃ１０の業務はそれ以外のメモリ領域で
実行せねばならず、この結果メモリ容量不足によ、ｐ
ｓ ｃ ｉｏの機能低下あるいはこれを補うだめのシス
テム全体のメモリ容量増大によるコスト上昇を招く。
（２）Ｗ Ｓ ２０ 、２１・・・・用の制御プログラ
ムが外部記憶装置１０２に格納されている場合、ディス
ク装置のような固定型の外部記憶装置では上記メモリと
同様の記憶容量に対するオーバーヘッド問題を招く。
ムが外部記憶装置１０２に格納されている場合、ディス
ク装置のような固定型の外部記憶装置では上記メモリと
同様の記憶容量に対するオーバーヘッド問題を招く。
（３）一方、非固定ディスク、フロッピディスク装置の
ような非固定型の外部記憶装置１０２では、ＷＳ２０
、２１ 、・・・・のＤＬＬｉ求に常時対応するために
、ＤＬＬ用の駆動装置をひとつ占有するかあるいはＤＬ
Ｌｉ求毎にオペレータの介在が必要になるという不具合
が発生する。
ような非固定型の外部記憶装置１０２では、ＷＳ２０
、２１ 、・・・・のＤＬＬｉ求に常時対応するために
、ＤＬＬ用の駆動装置をひとつ占有するかあるいはＤＬ
Ｌｉ求毎にオペレータの介在が必要になるという不具合
が発生する。
従って、本発明の目的は上記従来技術の欠点を解消し、
ＳＣ側にＷＳの制御プログラムを格納しておく事なくＷ
Ｓの制御プログラムの初期ロードを行なわせる事により
システム効率を向上する事を可能ならしめた初期プログ
ラムロード方法を提供するにある。
ＳＣ側にＷＳの制御プログラムを格納しておく事なくＷ
Ｓの制御プログラムの初期ロードを行なわせる事により
システム効率を向上する事を可能ならしめた初期プログ
ラムロード方法を提供するにある。
上記目的を達成するために、本発明はシステム制御部に
対して接続線を介して複数台接続されるワークステーシ
ョン部の第１のワークステーション部の立上けにおける
制御プログラムの初期ロードを行うに当って、この第１
のワークステーション部からの要求に基づき、システム
制御部が初期プログラムロードの既に終了している第２
のワークステーション部を検索し、第２のワークステー
７３７部より第１のワークステーション部に対する制御
プログラムの伝送を行う初期プログラムロード方法を提
供するものである。
対して接続線を介して複数台接続されるワークステーシ
ョン部の第１のワークステーション部の立上けにおける
制御プログラムの初期ロードを行うに当って、この第１
のワークステーション部からの要求に基づき、システム
制御部が初期プログラムロードの既に終了している第２
のワークステーション部を検索し、第２のワークステー
７３７部より第１のワークステーション部に対する制御
プログラムの伝送を行う初期プログラムロード方法を提
供するものである。
以下、図面を参照しながら本発明の詳細な説明する。
第２図は本発明の一実施例に係るシステム制御方法を適
用されるシステムのブロック図である。
用されるシステムのブロック図である。
一方、第３図は第２図のシステムの動作を説明するタイ
ムチャートで、同図（Ａ） ｉｊ： Ｓ Ｃ１０の動作
タイミング、（Ｂ）はＷＳ２１の動作タイミング、ＣＣ
）はＷＳ２０の動作タイミングをそれぞれ示すものであ
る。
ムチャートで、同図（Ａ） ｉｊ： Ｓ Ｃ１０の動作
タイミング、（Ｂ）はＷＳ２１の動作タイミング、ＣＣ
）はＷＳ２０の動作タイミングをそれぞれ示すものであ
る。
かかる構成に於いて、次にその制御動作を説明する０
いま、５Ｃ１０とＷＳ２０は既に初期プログラムローｒ
が終了しているものとする。つまり、ＷＳ２０に注目す
れば、その内部のメモリ２０１には既に斜線で示した様
に制御プログラムがロードされ、そのプログラムを実行
することにより通常の業務に供されているものとする。
が終了しているものとする。つまり、ＷＳ２０に注目す
れば、その内部のメモリ２０１には既に斜線で示した様
に制御プログラムがロードされ、そのプログラムを実行
することにより通常の業務に供されているものとする。
なお、この場合８Ｃ１ＯとＷＳ２０に対する初期のプロ
グラムロードは任意の方法によればよく、Ｓ Ｃ１０の
外部記憶装置１０２、あるいは図示はしないがＷＳ２１
Ｊに接続されたフロッピディスク装置等の外部記憶装置
等から行なわれる。
グラムロードは任意の方法によればよく、Ｓ Ｃ１０の
外部記憶装置１０２、あるいは図示はしないがＷＳ２１
Ｊに接続されたフロッピディスク装置等の外部記憶装置
等から行なわれる。
さて、ここでもう１台のＷＳ２１の電源が投入されると
、ＷＳ２１内部の図示しないＲＯＭ内の初期化プログラ
ムが起動されるが、以降の動作を第３図のタイムチャー
）を用いて説明する。
、ＷＳ２１内部の図示しないＲＯＭ内の初期化プログラ
ムが起動されるが、以降の動作を第３図のタイムチャー
）を用いて説明する。
先ず、電源を投入されたＷＳ２１は動作期間Ｔ１に於い
て、接続線３０ｉ介して５ＣＩＯにＤＬＬ要求を出す。
て、接続線３０ｉ介して５ＣＩＯにＤＬＬ要求を出す。
ＤＬＬ！求を受は取った５ＣＩＯは動作期間Ｔ２に於い
てシステム中の既に初期プログラムロードが完了してい
るＷＳ２０１捜し、それに対しＤＬＬメモリ伝送要求を
出す。ＤＬＬメモリ伝送要求を受は取ったＷ Ｓ ２０
は動作期間Ｔ３に於いて自身のプログラムの一部を読み
出し、アドレス情報を付加して情報フレームを形成して
８ Ｃ１０に送る。Ｓ Ｃ１０は動作期間Ｔ４に於いて
、この情報フレームをＤＬＬの要求元であるＷ Ｓ ２
１に伝送する。ｗ Ｓ ２１の初期化プログラムはこの
情報フレームを解読してメモリ２１１の所定の位置にプ
ログラムを格納する。
てシステム中の既に初期プログラムロードが完了してい
るＷＳ２０１捜し、それに対しＤＬＬメモリ伝送要求を
出す。ＤＬＬメモリ伝送要求を受は取ったＷ Ｓ ２０
は動作期間Ｔ３に於いて自身のプログラムの一部を読み
出し、アドレス情報を付加して情報フレームを形成して
８ Ｃ１０に送る。Ｓ Ｃ１０は動作期間Ｔ４に於いて
、この情報フレームをＤＬＬの要求元であるＷ Ｓ ２
１に伝送する。ｗ Ｓ ２１の初期化プログラムはこの
情報フレームを解読してメモリ２１１の所定の位置にプ
ログラムを格納する。
なお、上に述べた動作期間Ｔ２．Ｔ３．Ｔ４の動作はＳ
ＣＩＯ、ＷＳ２０ 、２１に於いてＷＳ２０のプログ
ラムの伝送が終了するまで繰り返し実行される。
ＣＩＯ、ＷＳ２０ 、２１に於いてＷＳ２０のプログ
ラムの伝送が終了するまで繰り返し実行される。
上述の如くしてプログラムの伝送が完了すると、動作期
間Ｔ５に於いてＷＳ２０は終了ステータスを５Ｃ１０に
返す。Ｓ Ｃ１０は動作期間Ｔ６に於いてＤＬＬ完了を
ＷＳ２１に通知する。
間Ｔ５に於いてＷＳ２０は終了ステータスを５Ｃ１０に
返す。Ｓ Ｃ１０は動作期間Ｔ６に於いてＤＬＬ完了を
ＷＳ２１に通知する。
ＤＬＬの完了を通知されたＷＳ２１はコントロールを初
期化プログラムから伝送されてきたメモ１Ｊ２１１内の
制御プログラムに移し、ＷＳ２１としての本来の制御プ
ログラムの実行を開始する。
期化プログラムから伝送されてきたメモ１Ｊ２１１内の
制御プログラムに移し、ＷＳ２１としての本来の制御プ
ログラムの実行を開始する。
以上述べた如き動作を通じて、ＷＳ２１は電源投入時点
からの初期化プログラムの実行により 、ＷＳ加から８
０１０を介して制御プログラムの初期化ロードを受け、
しかる後に制御プログラムの実行による本来の業務に入
る事となる。
からの初期化プログラムの実行により 、ＷＳ加から８
０１０を介して制御プログラムの初期化ロードを受け、
しかる後に制御プログラムの実行による本来の業務に入
る事となる。
なお、第４図はデータ伝送の手順としてＨＤＬＣ（Ｈｉ
ｇｈ １ｅｖｅｌ Ｄａｔａ Ｌｉｎｋ Ｃｏｎｔｒｏ
ｌ） 手順が用いられた場合の情報フレームの一例を示
す説明図である。図面からも明らかな如く、情報フレー
ムはフラグＦ、ＷＳアドレスＡ、制御フィールドＣ９情
報の長さＬＥＮ 、３バイトで示されるプログラム情報
が格納されるアドレスＡＤＤＲ，プログラム情報Ｉ、フ
ィールドチェックシーケンスＦＣ８から構成される。ち
なみに、情報フレームの構造はこれ以外にも各種のもの
が考えられ、適宜適用可能である。
ｇｈ １ｅｖｅｌ Ｄａｔａ Ｌｉｎｋ Ｃｏｎｔｒｏ
ｌ） 手順が用いられた場合の情報フレームの一例を示
す説明図である。図面からも明らかな如く、情報フレー
ムはフラグＦ、ＷＳアドレスＡ、制御フィールドＣ９情
報の長さＬＥＮ 、３バイトで示されるプログラム情報
が格納されるアドレスＡＤＤＲ，プログラム情報Ｉ、フ
ィールドチェックシーケンスＦＣ８から構成される。ち
なみに、情報フレームの構造はこれ以外にも各種のもの
が考えられ、適宜適用可能である。
また、第３図のタイムチャートに於いて、ＨＤＬＣの手
順に従えば、当然ポーリング等の付加応答が必要である
が、説明の簡略の為にこれらは省略しである。
順に従えば、当然ポーリング等の付加応答が必要である
が、説明の簡略の為にこれらは省略しである。
一方、上記実施例ではＨＤＬＣ手順に従ったデータの伝
送方法を例示した為、ＷＳ２０からＷ Ｓ ２１への情
報伝送は５ｃｉｏを一担介しているが、本発明の実施は
これに限定されるものではなく、ＷＳ２０からｗ ｓ
２１へ直接伝送してもよい。
送方法を例示した為、ＷＳ２０からＷ Ｓ ２１への情
報伝送は５ｃｉｏを一担介しているが、本発明の実施は
これに限定されるものではなく、ＷＳ２０からｗ ｓ
２１へ直接伝送してもよい。
以上述べた如く、本発明のシステム制御方法に於いては
、ＷＳに対する初期プログラムロードをＳＣ等に特別に
設定したプログラム格納領域から行う代わりに１既に稼
動しているシステム内の同等のＷＳ内で既に業務に供さ
れているプログラムを移送することにより行うため、Ｓ
Ｃ内のメモリまたは外部メモリに於けるＷＳ用のプログ
ラムの格納領域が不要となり、その分をＳＣの業務の実
行のだめのメモリ領域拡大あるいはメモリの縮小という
形で合理化する事が可能となる。なお、複数のＷＳＯ中
でプログラムを共用出来るＷＳとは、全く同一のハード
ウェア構成のものは勿論、多少構成の異なるものでもプ
ログラム実行開始時に於けるプログラム初期化処理等に
よるソフトウェア処理によって同一のプログラムを使用
する事が可能であり、従ってその応用範囲は極めて広い
。
、ＷＳに対する初期プログラムロードをＳＣ等に特別に
設定したプログラム格納領域から行う代わりに１既に稼
動しているシステム内の同等のＷＳ内で既に業務に供さ
れているプログラムを移送することにより行うため、Ｓ
Ｃ内のメモリまたは外部メモリに於けるＷＳ用のプログ
ラムの格納領域が不要となり、その分をＳＣの業務の実
行のだめのメモリ領域拡大あるいはメモリの縮小という
形で合理化する事が可能となる。なお、複数のＷＳＯ中
でプログラムを共用出来るＷＳとは、全く同一のハード
ウェア構成のものは勿論、多少構成の異なるものでもプ
ログラム実行開始時に於けるプログラム初期化処理等に
よるソフトウェア処理によって同一のプログラムを使用
する事が可能であり、従ってその応用範囲は極めて広い
。
以上述べた如く、本発明によれば、ＳＣのメモリにＷＳ
用の制御プログラムを格納しておく必要がなくなるため
、ＳＣのメモリ領域や同等機能を有する外部メモリの縮
少または使用可能メモリ領域の拡大によるＳＣの機能向
上が可能となり、更に、全体システム的に見た場合も遊
休部分が削減されシステム効率の向上を図る上で効果的
な初期プログラムロード方法を実現することが出来るも
のである。
用の制御プログラムを格納しておく必要がなくなるため
、ＳＣのメモリ領域や同等機能を有する外部メモリの縮
少または使用可能メモリ領域の拡大によるＳＣの機能向
上が可能となり、更に、全体システム的に見た場合も遊
休部分が削減されシステム効率の向上を図る上で効果的
な初期プログラムロード方法を実現することが出来るも
のである。
第１図は従来の初期プログラムロード方法を適月される
システムのブロック図、 第２図は本発明の一実施例に係る初期プログラムロード
方法が適用されるシステムのブロック図、第３図は第２
図のシステムの動作を説明するだめのタイムチャート、 第４図はデータ伝送の手順としてＨＤＬＣ手順が用いら
れた場合の情報フレームの一例を示す説明図である。５ １０・・・システム制御部、加、２１・・・ワークステ
ーション部、１０１．２０１ 、２１１・・・メモリ、
関・・・接続線、１０２・・・外部記憶装置。
システムのブロック図、 第２図は本発明の一実施例に係る初期プログラムロード
方法が適用されるシステムのブロック図、第３図は第２
図のシステムの動作を説明するだめのタイムチャート、 第４図はデータ伝送の手順としてＨＤＬＣ手順が用いら
れた場合の情報フレームの一例を示す説明図である。５ １０・・・システム制御部、加、２１・・・ワークステ
ーション部、１０１．２０１ 、２１１・・・メモリ、
関・・・接続線、１０２・・・外部記憶装置。
Claims (1)
- システム制御部に対して接続線を介して複数台接続され
るワークステーション部の第１のワークステーション部
の立上げ時に制御プログラムの初期ロードを行うに当っ
て、この第１のワークステーション部からの要求に基づ
き、システム制御部が初期プログラムロードの既に終了
している第２のワークステーション部を検索し、第２の
ワークステーション部より第１のワークステーション部
に対する制御プログラムの伝送を行う事を特徴とする初
期プログラムロード方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57209558A JPS5999519A (ja) | 1982-11-30 | 1982-11-30 | 初期プログラムロ−ド方法 |
| DE8383109489T DE3374964D1 (en) | 1982-09-29 | 1983-09-23 | Decentralized information processing system and initial program loading method therefor |
| EP83109489A EP0106213B1 (en) | 1982-09-29 | 1983-09-23 | Decentralized information processing system and initial program loading method therefor |
| US07/004,774 US4752870A (en) | 1982-09-29 | 1987-01-09 | Decentralized information processing system and initial program loading method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57209558A JPS5999519A (ja) | 1982-11-30 | 1982-11-30 | 初期プログラムロ−ド方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5999519A true JPS5999519A (ja) | 1984-06-08 |
| JPH0115097B2 JPH0115097B2 (ja) | 1989-03-15 |
Family
ID=16574807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57209558A Granted JPS5999519A (ja) | 1982-09-29 | 1982-11-30 | 初期プログラムロ−ド方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5999519A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6476350A (en) * | 1987-09-18 | 1989-03-22 | Fujitsu Ltd | Down-load system |
-
1982
- 1982-11-30 JP JP57209558A patent/JPS5999519A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6476350A (en) * | 1987-09-18 | 1989-03-22 | Fujitsu Ltd | Down-load system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0115097B2 (ja) | 1989-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0106213B1 (en) | Decentralized information processing system and initial program loading method therefor | |
| JPS63292257A (ja) | 複数の端末局へのデ−タまたはプログラムのロ−デイング方法 | |
| US20090063726A1 (en) | Implementing bufferless direct memory access (dma) controllers using split transactions | |
| JPS5999519A (ja) | 初期プログラムロ−ド方法 | |
| JPS61165170A (ja) | バス制御方式 | |
| JPH06295289A (ja) | 複数計算機におけるブート方法 | |
| JPS626361A (ja) | 複数プロセツサ間デ−タ転送方式 | |
| JP3029445B2 (ja) | 起動受付装置及び方法 | |
| JPH0962642A (ja) | 並列計算機のプログラムロード方式 | |
| CN109885508A (zh) | 高速外设组件互连标准总线系统及其数据传输方法、装置 | |
| JPH03246654A (ja) | データ転送制御方法 | |
| JPH05173936A (ja) | データ転送処理装置 | |
| JPS6162957A (ja) | 通信制御方式 | |
| JPH01314351A (ja) | ２つのメモリ領域を１つのデータプロセツサで制御する方法 | |
| JPH11110364A (ja) | 異種ｃｐｕ系機器間のデータ転送方法 | |
| JPS6118789B2 (ja) | ||
| JPH0484350A (ja) | ローカルエリアネットワークシステムとデータ転送制御方法及びデータ処理装置 | |
| JPH01248207A (ja) | 数値制御装置 | |
| JPS61237159A (ja) | サブル−チンのロ−デイング処理方法 | |
| JPH1019995A (ja) | 試験パターン発生器 | |
| JPS6231386B2 (ja) | ||
| JPH06242931A (ja) | ワークステーション立上げ方式 | |
| JPS5846737B2 (ja) | 並列処理計算機 | |
| JPH04151759A (ja) | プログラムローデイング方式 | |
| JPS6188351A (ja) | プログラムロ−ド方式 |