JPS599925B2 - Priority processing method - Google Patents

Priority processing method

Info

Publication number
JPS599925B2
JPS599925B2 JP9510378A JP9510378A JPS599925B2 JP S599925 B2 JPS599925 B2 JP S599925B2 JP 9510378 A JP9510378 A JP 9510378A JP 9510378 A JP9510378 A JP 9510378A JP S599925 B2 JPS599925 B2 JP S599925B2
Authority
JP
Japan
Prior art keywords
processing
control device
request signal
accepted
processing request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9510378A
Other languages
Japanese (ja)
Other versions
JPS5523534A (en
Inventor
勇二 寺内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9510378A priority Critical patent/JPS599925B2/en
Publication of JPS5523534A publication Critical patent/JPS5523534A/en
Publication of JPS599925B2 publication Critical patent/JPS599925B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Description

【発明の詳細な説明】 この発明は優先処理方式に係り、特に制御装置と該制御
装置により制御される多数の被制御装置とからなるシス
テムであつて、制御装置が1台の15被制御装置に対す
る処理実行中には、他の被制御装置は制御装置へ処理要
求信号を送つても待たされ後刻、改めて処理要求信号を
送りなおさなければならないシステムにおける要求受付
けの優先処理方式に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a priority processing system, and in particular to a system comprising a control device and a large number of controlled devices controlled by the control device, in which the control device has 15 controlled devices. The present invention relates to a priority processing method for request acceptance in a system in which other controlled devices are forced to wait even if they send a processing request signal to a control device and must resend the processing request signal later.

20制御装置とその制御装置へ処理要求信号を発信する
多数の被制御装置からなり、被制御装置からの処理要求
信号に基いて制御装置がその被制御装置の処理を開始す
る装置系の場合、多数の被制御装置が前後して同時に処
理要求信号を発すると、25制御装置が処理受付可能の
時は最も早く信号を送つた被制御装置への処理が開始さ
れ、制御装置が処理受付け可能でなければ、処理受付け
可能となるまで他の要求は待たされる。
20 In the case of a device system consisting of a control device and a large number of controlled devices that transmit processing request signals to the control device, the control device starts processing of the controlled device based on the processing request signal from the controlled device, When a large number of controlled devices simultaneously issue processing request signals one after the other, if the 25 control devices are able to accept processing, the processing for the controlled device that sent the signal earliest is started; If not, other requests will have to wait until processing can be accepted.

装置系により、待たされた要求は、待行列を作30り処
理要求を発信した順又は逆順に処理を開始する手法や、
持ち行列を作り持ちの中の処理優先度の高い順に処理を
開始する手法や、持ち行列を作らず後刻再び処理要求を
発信する手法が〒般に行なわれている。
Depending on the device system, requests made to wait can be handled by creating a queue and starting processing in the order in which the processing requests were sent or in the reverse order;
Commonly used methods include creating a queue and starting processing in order of priority among the queues, and a method of not creating a queue and transmitting a processing request again at a later time.

35さて、電子計算機の入出力装置系は、数台のチャネ
ル処理装置と多数の入出力装置、特に多数の大記憶装置
から成り、チャネル処理装置は入出力装置を制御、すな
わち入出力装置の選択、入出力命令の発信、入出力装置
の状態監視、入出力装置のデータ転送要求取出、入出力
装置へのデータ転送等を行なう。
35 Now, the input/output device system of a computer consists of several channel processing devices and a large number of input/output devices, especially a large number of large storage devices.The channel processing device controls the input/output devices, that is, selects the input/output devices. , sends input/output commands, monitors the status of input/output devices, retrieves data transfer requests from input/output devices, transfers data to input/output devices, etc.

チヤネル処理装置が大記憶装置、例えばドラム装置やデ
イスク装置を制御する場合、まずこれら装置にデータの
読出/書込命令を発信する。この命令発信により、チャ
ネル処理装置とその大記憶装置は一時的に接続が切られ
、以下チャネル処理装置は他の処理に入る。読出/書込
命令を受けた大記憶装置は回転する記憶媒体上のデータ
を読出/書込する円周上のアドレスが、読出/書込用の
磁気ヘツドの直前に回転して来ると、データ転送開始の
処理要求信号を発信する。この時チヤネル処理装置が要
求受付可能でなければ大記憶装置は再び待たされ、媒体
上の読出/書込部分が一回転して次にまたデータ転送を
開始出来る位置に来ると処理要求信号をチヤネル処理装
置に送る。データ転送要求が受付けられると改めてチヤ
ネル処理装置と大記憶装置が接続され、データの転送が
開始される。ところで電子計算機においては数台のチヤ
ネル処理装置によりオンライン用のデータを格納する大
記憶装置とバツチ用のデータを格納する大記憶装置が多
数制御されている。
When a channel processing device controls a large storage device, such as a drum device or a disk device, it first issues data read/write commands to these devices. By issuing this command, the channel processing device and its large storage device are temporarily disconnected, and the channel processing device then starts other processing. When the large storage device receives the read/write command, the address on the circumference from which data is to be read/written on the rotating storage medium rotates just before the magnetic head for reading/writing, and the data is read/written. Sends a processing request signal to start transfer. At this time, if the channel processing device is not able to accept the request, the large storage device is made to wait again, and when the read/write portion on the medium rotates once and is in a position where it can start data transfer again, the processing request signal is sent to the channel. Send to processing equipment. When the data transfer request is accepted, the channel processing device and the large storage device are connected again, and data transfer is started. By the way, in an electronic computer, a large number of large storage devices that store online data and large storage devices that store batch data are controlled by several channel processing devices.

オンライン用の大記憶装置のデータ転送は短時間で終わ
らなければならず、一方バツチ用の大記憶装置のデータ
転送は遅れても許される。従来、オンライン用の大記憶
装置も、バツチ用の大記憶装置も共に優先度を設けて、
処理要求信号を選び分けたりする手法が開発されていな
かつ (たために、バツチ用のデータ転送の頻度と量に
よつてはオンライン用大記憶装置のデータ転送時間が長
くなる欠点や、バツチ用のデータ転送のためにオンライ
ンのデータ転送時間の設計が不十分となる欠点があつた
Data transfer in a large online storage device must be completed in a short time, while data transfer in a batch storage device can be delayed. Traditionally, both online and batch large storage devices have been given priority.
A method for selectively selecting processing request signals has not been developed. There was a drawback that the online data transfer time was insufficiently designed for transfer.

jこの発明は以上の欠
点を克服することを目的とし、この目的はこの発明にお
いて、制御装置とその制御装置に処理要求信号を発信し
て処理開始の契機とする多数の被制御装置とから成り、
被制御装置が処理要求信号を発信した時点で制御装置が
4処理受付可能でなければ、後刻再び処理要求信号を
発信する装置系において、時間計数手段を設け、一定時
間以上待たされた被制御装置は以後、制御装置が要求受
付可能となり、処理要求が受付けら》れるまで連続して
処理要求信号を送り続け、一定時間以上待つた処理要求
を優先的に処理開始することにより持ち時間の上限を規
定する、優先処理方式により達成される。
jThe purpose of this invention is to overcome the above-mentioned drawbacks, and this purpose is to provide a control device comprising a control device and a large number of controlled devices that transmit processing request signals to the control device to trigger the start of processing. ,
If the control device is not capable of accepting four processes at the time the controlled device sends the processing request signal, a time counting means is installed in the device system that sends the processing request signal again later, and the controlled device that has been kept waiting for a certain period of time is From then on, the control device becomes able to accept requests and continues to send processing request signals until the processing request is accepted, and starts processing processing requests that have been waiting for a certain period of time with priority, thereby reducing the upper limit of the processing time. This is achieved through a priority processing method as specified.

以下この発明を図により詳しく説明する。This invention will be explained in detail below with reference to the drawings.

第1図は電子計算機システムにおける大記憶装置の接続
例を示す図であり、第2図はこの発明に基づく大記憶装
置の一実施例構成図である。
FIG. 1 is a diagram showing an example of the connection of a large storage device in a computer system, and FIG. 2 is a diagram showing the configuration of an embodiment of the large storage device based on the present invention.

第1図において、11は中央処理装置、12はチヤネル
処理装置、13は主記憶装置、21〜23および31〜
33は磁気ドラム、デイスク等の大記憶装置である。第
2図において12はチャネル処理装置、21は大記憶装
置である。
In FIG. 1, 11 is a central processing unit, 12 is a channel processing unit, 13 is a main storage device, 21-23 and 31-
33 is a large storage device such as a magnetic drum or a disk. In FIG. 2, 12 is a channel processing device, and 21 is a large storage device.

51はインターフエイス制御部、52はシーケンスレジ
スタ、53は読出/書込回路、54は読出/書込用磁気
ヘツド、55はターゲツトレジスタ、56はセンス回路
、57は一致回路、58は割込回路である。
51 is an interface control unit, 52 is a sequence register, 53 is a read/write circuit, 54 is a read/write magnetic head, 55 is a target register, 56 is a sense circuit, 57 is a match circuit, and 58 is an interrupt circuit. It is.

61は本発明に基づく回数計数回路であり、71は減数
発生回路、72は最大持ちカウンタ、73は演算回路、
74は判定回路である。
61 is a number counting circuit based on the present invention, 71 is a subtraction generation circuit, 72 is a maximum counter, 73 is an arithmetic circuit,
74 is a determination circuit.

第1図において中央処理装置11が入出力命令をチャネ
ル処理装置にて発信するとチヤネル処理装置12はその
入出力命令の対象となつている大記憶装置例えば大記憶
装置21が使用可能状態であれば、その入出力命令を受
取り、大記憶装置21にその入出力命令を発信する。
In FIG. 1, when the central processing unit 11 sends an input/output command to the channel processing unit, the channel processing unit 12 sends the input/output command if the large storage device, for example, the large storage device 21 that is the target of the input/output command, is available. , receives the input/output command, and transmits the input/output command to the large storage device 21.

大記憶装置21がこの命令を受入れるとチヤネル処理装
置と大記憶装置21の接続は切断され、チャネル処理装
置は他の大記憶装置への処理を開始する。大記憶装置2
1はチヤネル処理装置12から受けた入出力命令を判読
し、読出/書込対象となる大記憶媒体上のアドレスを求
め、大記憶装置21に付けられた大記憶媒体上の指定さ
れたアドレスすなわち大記憶媒体上の指定された円周上
の弧が読出/書込ヘツド位置に米るのを持ち、その読出
書込対象の弧が読出/書込へツド位置に来るとチヤネル
処理装置12に処理要求信号を発信する。この時チヤネ
ル処理装置が他の大記憶装置の処理中で要求受付不可能
な時は、大記憶装置21は回転持ちとなり、再び読出/
書込対象の弧が読出/書込ヘツド位置に来ると処理要求
信号をチヤネル処理装置12に送る。この要求がチヤネ
ル処理装置に受付けられると主記憶装置13とチヤネル
処理装置12と大記憶装置21が接続され、読出/書込
のデータ転送が開始される。データの転送が終わると再
び主記憶装置13、チヤネル処理装置12、犬記憶装置
21の接続は切断され、チヤネル処理装置12は中央処
理装置に入出力命令終了の割込みを発信する。第2図に
おいてチヤネル処理装置12から入出力命令を大記憶装
置21が受けると、インターフエイス制御部51はター
ゲツトレジスタ55にその読出/書込アドレスをセツト
する。
When the large storage device 21 accepts this command, the connection between the channel processing device and the large storage device 21 is severed, and the channel processing device starts processing to another large storage device. Large storage device 2
1 reads the input/output command received from the channel processing device 12, determines the address on the large storage medium to be read/written, and reads the specified address on the large storage medium attached to the large storage device 21, that is, When an arc on a specified circumference on the large storage medium reaches the read/write head position, and when the arc to be read or written reaches the read/write position, the channel processing device 12 Sends a processing request signal. At this time, if the channel processing device is processing another large storage device and cannot accept the request, the large storage device 21 becomes rotary and reads/writes again.
When the arc to be written is at the read/write head position, a processing request signal is sent to the channel processor 12. When this request is accepted by the channel processing device, the main storage device 13, channel processing device 12, and large storage device 21 are connected, and read/write data transfer is started. When the data transfer is completed, the connection between the main storage device 13, channel processing device 12, and dog storage device 21 is again disconnected, and the channel processing device 12 issues an interrupt to the central processing unit to indicate the end of the input/output command. In FIG. 2, when the large storage device 21 receives an input/output command from the channel processing device 12, the interface control section 51 sets its read/write address in the target register 55.

センス回路56の出力とターゲツトレジスタ55の値が
、一致回路57で検出され、一致が取れると割込回路5
8がチヤネル処理装置へ処理要求信号を発信する。この
処理要求がチャネル処理装置12に受付けられると、主
記憶装置との転送データが、インターフエイス制御部5
1、シーケンスレジスタ52、読出/書込回路53、磁
気ヘツド54経由で図示されない回転媒体土に読出/書
込される。以上の機能に対してこの発明に基づく、時間
計数手段は、この装置が―度処理要求を発信すると、そ
の後この発信要求がチャネル処理装置に受付けられるま
で、記録媒体の回転速度から定まる一定問毎に処理要求
信号を発信する性格を利用し、回転待の最大数を計数す
る回数計数回路61を設けた。インターフエイス制御部
は入出力命令受付け時に最大持ちカウンタ72をセツト
し、一致回路57が処理要求信号を発信する毎に減数発
生回路71に信号を送る。ここで減数発生回路71は7
一1,,の値を演算回路73に送り、最大持ちカウンタ
72の値から1を減する。判定回路74は最大持ちカウ
ンタの値が零になるかを判定し、零でなければその値を
再び最大持ちカウンタ72にセツトし、減算結果が零に
なると、割込回路58に信号を送る。この信号により割
込回路58は以下処理要求がチヤネル処理装置12に受
付けられるまで連続して処理要求信号を送り続け一定時
間以上待つた処理要求が優先的に処理されることになる
。なお、上記最大持ちカウンタの値は大記憶装置に固定
することが可能であり、この手法を用いれば大記憶装置
毎に、その最大持ち時間を設定することが可能となる。
The output of the sense circuit 56 and the value of the target register 55 are detected by the match circuit 57, and when a match is found, the interrupt circuit 5
8 sends a processing request signal to the channel processing device. When this processing request is accepted by the channel processing device 12, the data transferred to and from the main storage device is transferred to the interface control unit 5.
1. The data is read/written to a rotating medium (not shown) via the sequence register 52, read/write circuit 53, and magnetic head 54. For the above functions, the time counting means according to the present invention, when this device sends a processing request, performs a fixed number of checks determined from the rotational speed of the recording medium until the sending request is accepted by the channel processing device. A frequency counting circuit 61 is provided to count the maximum number of waiting rotations by utilizing the characteristic of transmitting a processing request signal. The interface control unit sets a maximum capacity counter 72 when receiving an input/output command, and sends a signal to the subtraction generation circuit 71 every time the matching circuit 57 issues a processing request signal. Here, the subtraction generating circuit 71 is 7
The value of -1, , is sent to the arithmetic circuit 73, and the value of the maximum holding counter 72 is subtracted by 1. The determining circuit 74 determines whether the value of the maximum holding counter becomes zero, and if it is not zero, it sets that value again in the maximum holding counter 72, and when the result of the subtraction becomes zero, it sends a signal to the interrupt circuit 58. In response to this signal, the interrupt circuit 58 continues to send processing request signals until the processing request is accepted by the channel processing device 12, and processing requests that have waited for a certain period of time or longer are processed preferentially. Note that the value of the maximum duration counter can be fixed to the large storage device, and by using this method, it is possible to set the maximum duration for each large storage device.

またこの最大持ちカウンタの値はチヤネル処理装置側で
、自由に変更出来るように設計することも可能であり、
この手法を用いればチヤネル処理装置は入出力命令の発
信状況に応じて各大記憶装置の優先度を動的に変更可能
となる。さらに、この最大持ちカウンタの値は中央処理
装置からチャネル装置に発信される入出力命令の中に指
定可能に設計することもでき、この手法を用いれば入出
力命令毎にその最大持ち時間を設定することが可能とな
る。実際の電子計算機システムにおいては、数台のチヤ
ネル処理装置に多数の大記憶装置が、クロス接続されて
いるため、どのチヤネル処理装置も要求受付不可能な時
に回転持ちが発生する。
Also, the value of this maximum counter can be designed so that it can be changed freely on the channel processing device side.
Using this method, the channel processing device can dynamically change the priority of each large storage device depending on the transmission status of input/output commands. Furthermore, the value of this maximum counter can be designed so that it can be specified in the input/output command sent from the central processing unit to the channel device, and by using this method, the maximum duration can be set for each input/output command. It becomes possible to do so. In an actual computer system, a large number of large storage devices are cross-connected to several channel processing devices, so that rotational locking occurs when none of the channel processing devices is able to accept requests.

しかし、大記憶装置の台数が多いこと、データ転送要求
が多いことのために回転持ちが多発しこの発明手法によ
り、能率的な回転持ちの解決が可能となつた。電子計算
機以外の装置系において、1台の制御装置が同時にn個
の処理可能で一度にm個(n<m)被制御装置を制御し
ている場合は(n+1)個目以降の要求は、この発明に
基づく手法にて優先的に持ちを解決することができる。
However, due to the large number of large storage devices and the large number of data transfer requests, rotational locking occurs frequently, and the method of the present invention has made it possible to efficiently solve the rotational locking problem. In a device system other than a computer, if one control device can process n items at the same time and controls m controlled devices at a time (n<m), requests after the (n+1)th The technique based on this invention can preferentially solve problems.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は電子計算機システムの構成図、第2図はこの発
明に基づく大記憶装置の一実施例構成図である。 第1図において11は中央処理装置、12はチャネル処
理装置、13は大記憶装置、21〜23と31〜33は
大記憶装置である。
FIG. 1 is a block diagram of an electronic computer system, and FIG. 2 is a block diagram of an embodiment of a large storage device based on the present invention. In FIG. 1, 11 is a central processing unit, 12 is a channel processing unit, 13 is a large storage device, and 21-23 and 31-33 are large storage devices.

Claims (1)

【特許請求の範囲】 1 制御装置と、要求が受け付けられるまで間欠的に処
理要求信号を発信し、前記制御装置により要求が受け付
けられた後は、該制御装置の制御に基づいて所定の処理
を開始する多数の被制御装置とを具備したシステムにお
ける優先処理方式において、所定の被制御装置からの最
初の処理要求信号が発生した後所定時間が経過したか否
かを被制御装置にて発生する周期的な信号を計数するこ
とで監視する時間監視手段を設け、該所定時間経過前に
該被制御装置により受け付けられない場合には、要求が
受け付けられるまで、以後該被制御装置より連続して処
理要求信号を発生することを特徴とする優先処理方式。 2 処理要求信号を一度発信開始すると以後、制御装置
により処理要求が受け付けられるまで、一定時間毎に処
理要求信号を送る被制御装置群に対し、前記時間監視手
段を、処理要求信号が発信された回数を計数する回数計
数手段により構成したことを特徴とする特許請求の範囲
第1項記載の優先処理方式。 3 被制御装置毎に上記所定時間の値を設定することを
特徴とする特許請求の範囲第1項または第2項いずれか
記載の優先処理方式。 4 制御装置により上記所定時間の値を変更可能にした
ことを特徴とする特許請求の範囲第1項または第2項い
ずれか記載の優先処理方式。 5 制御装置が被制御装置を起動する毎に上記所定の時
間値を支持することを特徴とした特許請求の範囲第1項
または第2項いずれか記載の優先処理方式。
[Scope of Claims] 1 A processing request signal is intermittently transmitted to a control device until a request is accepted, and after the request is accepted by the control device, a predetermined process is performed based on the control of the control device. In a priority processing method in a system equipped with a large number of controlled devices, the controlled device generates a signal to determine whether a predetermined time has elapsed after the first processing request signal from a predetermined controlled device is generated. A time monitoring means is provided for monitoring by counting periodic signals, and if a request is not accepted by the controlled device before the predetermined period of time has elapsed, the controlled device continuously sends a request until the request is accepted. A priority processing method characterized by generating a processing request signal. 2. Once the processing request signal has started to be transmitted, the time monitoring means is used to send the processing request signal to the group of controlled devices that send the processing request signal at regular intervals until the processing request is accepted by the control device. The priority processing system according to claim 1, characterized in that it is constituted by a number counting means for counting the number of times. 3. The priority processing method according to claim 1 or 2, characterized in that the value of the predetermined time is set for each controlled device. 4. The priority processing method according to claim 1 or 2, wherein the value of the predetermined time can be changed by a control device. 5. The priority processing method according to claim 1 or 2, wherein the predetermined time value is supported each time the control device starts up the controlled device.
JP9510378A 1978-08-04 1978-08-04 Priority processing method Expired JPS599925B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9510378A JPS599925B2 (en) 1978-08-04 1978-08-04 Priority processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9510378A JPS599925B2 (en) 1978-08-04 1978-08-04 Priority processing method

Publications (2)

Publication Number Publication Date
JPS5523534A JPS5523534A (en) 1980-02-20
JPS599925B2 true JPS599925B2 (en) 1984-03-06

Family

ID=14128528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9510378A Expired JPS599925B2 (en) 1978-08-04 1978-08-04 Priority processing method

Country Status (1)

Country Link
JP (1) JPS599925B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2914467B2 (en) * 1992-06-01 1999-06-28 本州インターナショナル・パッケージング株式会社 Molding method of corrugated cardboard

Also Published As

Publication number Publication date
JPS5523534A (en) 1980-02-20

Similar Documents

Publication Publication Date Title
EP0009678B1 (en) Computer input/output apparatus
US6577687B2 (en) Method for transmitting data over a data bus with minimized digital inter-symbol interference
US5584033A (en) Apparatus and method for burst data transfer employing a pause at fixed data intervals
JP2770901B2 (en) Disk control method
US5572684A (en) IEEE 488 interface and message handling method
US5129072A (en) System for minimizing initiator processor interrupts by protocol controller in a computer bus system
JP3481308B2 (en) Interface device, data transfer system and data transfer method
EP0336577A2 (en) Dynamic burst control for data transfers
JPS599925B2 (en) Priority processing method
WO1998054650A1 (en) Communication dma device
JP2570847B2 (en) Data transfer method
JP3110024B2 (en) Memory control system
JPS6161432B2 (en)
JPH05282244A (en) Information processor
JPH04373054A (en) Filing device controller
JPH042981B2 (en)
JPH0235500B2 (en)
JPS6049465A (en) Data transfer method between microcomputers
JPH0581165A (en) Data transfer circuit
JP2803270B2 (en) SCSI host adapter circuit
JPH10116245A (en) Dma controller
JPS6250848B2 (en)
JP2621315B2 (en) Information processing device
JPH05158627A (en) Disk device
JP2793411B2 (en) I / O processor