JPS5997217A - インピ−ダンス変換回路 - Google Patents
インピ−ダンス変換回路Info
- Publication number
- JPS5997217A JPS5997217A JP20716682A JP20716682A JPS5997217A JP S5997217 A JPS5997217 A JP S5997217A JP 20716682 A JP20716682 A JP 20716682A JP 20716682 A JP20716682 A JP 20716682A JP S5997217 A JPS5997217 A JP S5997217A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- pair
- transistor
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/40—Impedance converters
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、負荷インピーダンスに比例する入力インピ
ーダンスを持った電圧入力形のインピーダンス変換回路
に関するもので、集積回路化に適したものである。
ーダンスを持った電圧入力形のインピーダンス変換回路
に関するもので、集積回路化に適したものである。
インピーダンス変換回路は、第１図に西端子回路網とし
て示すように、入力電圧Ｖｌおよび入力電流Ｉ！に対し
て出力電圧Ｖ２ 、出力電流Ｉ２が負荷インピーダンス
ｚＬと比例関係にあ）、その動作は下式（１１で示され
る。
て示すように、入力電圧Ｖｌおよび入力電流Ｉ！に対し
て出力電圧Ｖ２ 、出力電流Ｉ２が負荷インピーダンス
ｚＬと比例関係にあ）、その動作は下式（１１で示され
る。
上式（１）において、Ａ＝）０ 、Ｄ）０ 、Ｂ＝Ｃ＝
０となるものをインピーダンス変換回路と呼ぶ。
０となるものをインピーダンス変換回路と呼ぶ。
図において、ｖ１ｎＦｉ入力電圧源、Ｚｓは入力抵抗で
ある。
ある。
ところで、近年各回路の集積化に伴なって上述したイン
ピーダンス変換回路をバイポーラ集積回路で実現するこ
とが望まれている。
ピーダンス変換回路をバイポーラ集積回路で実現するこ
とが望まれている。
この発明は上記のような事情を鑑みてなされたもので、
その目的とするところは、集積回路化に最適なインピー
ダンス変換回路を提供することである。
その目的とするところは、集積回路化に最適なインピー
ダンス変換回路を提供することである。
すなわち、この発明においては、電圧フォロワから成る
電圧電流変換器に入力電圧を供給するとともに第１のカ
レントミラー回路から電流を供給して入力電圧に対応し
た電流を得、この電流に対応した電流を第１のカレント
ミラー回路から第２のカレントミラー回路に供給し、上
記第２のカレントミラー回路によって得た電流を前記電
圧電流変換器の入力端に帰還することによシ、電圧電流
変換器に接続した負荷インピーダンスに比例した入力イ
ンピーダンスを有するように構成したものである。
電圧電流変換器に入力電圧を供給するとともに第１のカ
レントミラー回路から電流を供給して入力電圧に対応し
た電流を得、この電流に対応した電流を第１のカレント
ミラー回路から第２のカレントミラー回路に供給し、上
記第２のカレントミラー回路によって得た電流を前記電
圧電流変換器の入力端に帰還することによシ、電圧電流
変換器に接続した負荷インピーダンスに比例した入力イ
ンピーダンスを有するように構成したものである。
以下、この発明の一実施例について図面を参照して説明
する。第２図はその構成を示すもので、電圧フォロワか
ら成る電圧電流変換器１１（ＮＰＮ形のトランジスタＱ
ｌ ）と正電源［有］（電源の一方）との間にＰＮＰ
形のトランジスタＱ２１Ｑ３から成る第１カレントミラ
ー回路１２を設けるとともに、上記トランジスタＱ１の
エミッタと接地点間に負荷インピーダンスＺＬを接続し
、トランジスタＱ１のペース側入力端子１３に入力電圧
Ｖ、および入力電流Ｉｌｅ供給する。そして、上記カレ
ントミラー回路１２によって得たトランジスタＱ１のコ
レクタ・エミッタ間電流に対応した電流ＩＣＢ ｋ、一
端が負電源ｅ（’ｔ４η・λの他方）に接続されＮＰＮ
）ランゾスタＱ４〜Ｑ６から成る紀２カレントミラー
回路１４に供給する。このカレントミラー回路ノ４で得
たトランジスタＱ１のコレクタ・エミッタ間電流に対応
した’ｒＬ Ｍ’＋ｔ ｋ ）ランノスタＱ１のペース
に帰還し。
する。第２図はその構成を示すもので、電圧フォロワか
ら成る電圧電流変換器１１（ＮＰＮ形のトランジスタＱ
ｌ ）と正電源［有］（電源の一方）との間にＰＮＰ
形のトランジスタＱ２１Ｑ３から成る第１カレントミラ
ー回路１２を設けるとともに、上記トランジスタＱ１の
エミッタと接地点間に負荷インピーダンスＺＬを接続し
、トランジスタＱ１のペース側入力端子１３に入力電圧
Ｖ、および入力電流Ｉｌｅ供給する。そして、上記カレ
ントミラー回路１２によって得たトランジスタＱ１のコ
レクタ・エミッタ間電流に対応した電流ＩＣＢ ｋ、一
端が負電源ｅ（’ｔ４η・λの他方）に接続されＮＰＮ
）ランゾスタＱ４〜Ｑ６から成る紀２カレントミラー
回路１４に供給する。このカレントミラー回路ノ４で得
たトランジスタＱ１のコレクタ・エミッタ間電流に対応
した’ｒＬ Ｍ’＋ｔ ｋ ）ランノスタＱ１のペース
に帰還し。
このトランジスタＱｌのエミッタ側の出方端子１５から
出力電圧Ｖ２および電流■２を得る。
出力電圧Ｖ２および電流■２を得る。
上記のような構成にお員て動作ｆ：説明する。
入力端子１３に入力電圧Ｖ１が印加されるとトランジス
タＱｌのペース電圧はＶ□となシ、この時の出力電圧Ｖ
２は入力電圧Ｖ１からトランジスタＱ１のペース・エミ
ッタ間電圧ＶｎＥｋ引いた値と等しくなるので、出カ′
亀圧■２および電流ｒｚＦｉ下弐ｆ下式 、 （３１で
示される。
タＱｌのペース電圧はＶ□となシ、この時の出力電圧Ｖ
２は入力電圧Ｖ１からトランジスタＱ１のペース・エミ
ッタ間電圧ＶｎＥｋ引いた値と等しくなるので、出カ′
亀圧■２および電流ｒｚＦｉ下弐ｆ下式 、 （３１で
示される。
Ｖ １ ＝ Ｖ ２ ＋ＶＢＥ −−−（２１
今、トランジスタＱ１のペース接地電流増幅率αが”１
１＋とすると、トランジスタＱ１のコレクタ電流はＩ２
に等しくなる。カレントミラー回路１２．１４の電流伝
達比をそれぞれｒ１２＋ｒ１４とし、トランジスタＱ１
のペース電流を坤；視できるものとすると、入力電流１
１４’ｉ、Ｉｌ＝ Ｉ１２”Ｉ１４ ｍ Ｉ２
・−曲（４）となる。従って、入力電圧Ｖ、がトラ
ンジスタ舶のペース・エミッタ間電圧ＶＢＨに比べて十
分大＠ｌＡ場合には「ｖｌさＶ２Ｊとな夛１人出方電圧
の比例関係が得られる。この場合の伝達行列は下式（５
）で示されるようになる。
今、トランジスタＱ１のペース接地電流増幅率αが”１
１＋とすると、トランジスタＱ１のコレクタ電流はＩ２
に等しくなる。カレントミラー回路１２．１４の電流伝
達比をそれぞれｒ１２＋ｒ１４とし、トランジスタＱ１
のペース電流を坤；視できるものとすると、入力電流１
１４’ｉ、Ｉｌ＝ Ｉ１２”Ｉ１４ ｍ Ｉ２
・−曲（４）となる。従って、入力電圧Ｖ、がトラ
ンジスタ舶のペース・エミッタ間電圧ＶＢＨに比べて十
分大＠ｌＡ場合には「ｖｌさＶ２Ｊとな夛１人出方電圧
の比例関係が得られる。この場合の伝達行列は下式（５
）で示されるようになる。
Ａ＝１ 、 Ｂ＝Ｏ
Ｃ＝０ ＊ Ｄ−＝ｒ１２ ｓ ｒｌ＜’ｉ０上式（５
）は、前式（１）で示したインピーダンス変換回路の定
義に合致している。
）は、前式（１）で示したインピーダンス変換回路の定
義に合致している。
前記第２図においては、カレントミラー回路１２．１４
の伝達比ｒｌｌｓｒ１４はそれぞれｒ ｒ １２ ＝１
＃ ｒ １４ ＝２ Ｊとなっているので伝達行列は
、 となる。
の伝達比ｒｌｌｓｒ１４はそれぞれｒ ｒ １２ ＝１
＃ ｒ １４ ＝２ Ｊとなっているので伝達行列は
、 となる。
上述したインピーダンス変換回路は、第３図に示すブロ
ックダイアダラムで表わせる。この回路は前記第１図に
おける人出方錫の一方の電位を接地電位として共通化し
たものと等価である。
ックダイアダラムで表わせる。この回路は前記第１図に
おける人出方錫の一方の電位を接地電位として共通化し
たものと等価である。
このような構成によれば、負荷インピーダンスに比例し
た入力インピーダンスが得られる。
た入力インピーダンスが得られる。
また、第１カレントミラー回路を形成するトランジスタ
Ｑ２とＱ３とのエミツタ面積比、あるいは第２カレント
ミラー回路１４ｆ形成するトランジスタＱ４とＱｓ＝Ｑ
ａ とのエミツタ面積比を変えることによって電流伝達
比ｒ１２ ａ Ｉ１４を変化させ、入力端子１３に帰還
する電流を自由に設定できるので、所望のインピーダン
ス変換特性を有するインピーダンス変換回路が得られる
。
Ｑ２とＱ３とのエミツタ面積比、あるいは第２カレント
ミラー回路１４ｆ形成するトランジスタＱ４とＱｓ＝Ｑ
ａ とのエミツタ面積比を変えることによって電流伝達
比ｒ１２ ａ Ｉ１４を変化させ、入力端子１３に帰還
する電流を自由に設定できるので、所望のインピーダン
ス変換特性を有するインピーダンス変換回路が得られる
。
上記第２図の回路の動作特性を調べるために纂４図に示
すような回路を形成して実験を行なった。図において、
Ｖｓは可変直流電源（０〜ｌ０Ｖ）。
すような回路を形成して実験を行なった。図において、
Ｖｓは可変直流電源（０〜ｌ０Ｖ）。
Ｒ８は入力抵抗（１にΩ）ｓＲｘ、は負荷抵抗（ｌｋΩ
）、ＰＮＰ形のトランジスタＱ７およびＮＰＮ形のトラ
ンジスタＱ８はそれぞれカレントミラー回路１２．１４
の出力電流の補正用のトランジスタであジ、電源電圧Ｖ
ｃｃ ＝ １０ Ｖｓ カレントミラー回路１２．１４
の電流伝達比ｒｌｆｉｅｒ□４をそれぞれｒ ｒ １２
＝１ ｈ ｒ １４ ＝２Ｊとしている。このインピ
ーダンス変換回路の特性の理論式は下式で示すようにな
る。
）、ＰＮＰ形のトランジスタＱ７およびＮＰＮ形のトラ
ンジスタＱ８はそれぞれカレントミラー回路１２．１４
の出力電流の補正用のトランジスタであジ、電源電圧Ｖ
ｃｃ ＝ １０ Ｖｓ カレントミラー回路１２．１４
の電流伝達比ｒｌｆｉｅｒ□４をそれぞれｒ ｒ １２
＝１ ｈ ｒ １４ ＝２Ｊとしている。このインピ
ーダンス変換回路の特性の理論式は下式で示すようにな
る。
Ｖｓ ＝ Ｒｓ Ｉｓ ＋ ＶＢＩＣ＋ＲＬ Ｉｉ
、・・・・・・・・（７）Ｉ、＝−２Ｉ２
凹・曲（８）抵抗Ｒｓ ｓ ＲＬは共
ＫｌｋΩであるので、ＶＢ＝ ３ ＲＩ ２ ＋ Ｖ
ＢＫ ・”−−＋７５となシ、入力電圧Ｖｌは
、 Ｖ １＝ ＶＳ ＲＩ １ ＝ Ｖｓ ＋２ＲＩ ２
となる。トランジスタＱ１のペース−エミッタ間電圧Ｖ
ＩＫを無視できるものとすると、入力室抗値が図となっ
て入力端子１３に接続されたととに相当する。また、出
力電圧Ｖ２は、となる。第５図に、印加する直流電源Ｖ
ｓの電圧に対する出力電圧ｖ２の実測値を実線で、上式
（１０１による理論値を破線で示す。
、・・・・・・・・（７）Ｉ、＝−２Ｉ２
凹・曲（８）抵抗Ｒｓ ｓ ＲＬは共
ＫｌｋΩであるので、ＶＢ＝ ３ ＲＩ ２ ＋ Ｖ
ＢＫ ・”−−＋７５となシ、入力電圧Ｖｌは
、 Ｖ １＝ ＶＳ ＲＩ １ ＝ Ｖｓ ＋２ＲＩ ２
となる。トランジスタＱ１のペース−エミッタ間電圧Ｖ
ＩＫを無視できるものとすると、入力室抗値が図となっ
て入力端子１３に接続されたととに相当する。また、出
力電圧Ｖ２は、となる。第５図に、印加する直流電源Ｖ
ｓの電圧に対する出力電圧ｖ２の実測値を実線で、上式
（１０１による理論値を破線で示す。
上述した（５）式の伝達行列式において、負荷のインピ
ーダンスｋＺＬとすると、 である。このインピーダンス変換回路を入力側から見た
時の入力インピーダンスＺｉｎは、であシ、入力インピ
ーダンスｚｉｎは負荷インピーダンスに比例している。
ーダンスｋＺＬとすると、 である。このインピーダンス変換回路を入力側から見た
時の入力インピーダンスＺｉｎは、であシ、入力インピ
ーダンスｚｉｎは負荷インピーダンスに比例している。
第６図は、負荷として容量ＣＬを使用した場合の回路図
を示すもので、図において、第２図あるいは第４図と同
一構成部は同じ符号を付してその説明は省略する。負荷
として容量Ｃｔ、ｔ”使用する場合は、この容量ＣＬに
充電された電荷を放電するためにトランジスタＱ１のエ
ミッタ・ペース間にダイオードＤｆ！：接続する。また
、この回路は閉ループを形成しているためトランジスタ
Ｑ！のペースと接地点間に発振防止用のコンデン？Ｃ！
ｔｋ設けている。この場合の入力インピーダンスＺｉｎ
は、 ｚ 、 ｎ＝ （ｊ ＝ｙｒ７Ｖ）
−−＝ ｅｌｌｊωＣＬＸｒｔ２ｒ１４ となるので、負荷容ｆＣｒ、がｒ１□ｒ１４倍になった
ものと等価である。従って、ｒｔｚｒｔｉ＝２とすると
入力側から見て２倍の容量（２ＣＬ）のコンデンサが接
続されているものと等価であシ、小さな容量のコンデン
サで大きな時定数が得られる。
を示すもので、図において、第２図あるいは第４図と同
一構成部は同じ符号を付してその説明は省略する。負荷
として容量Ｃｔ、ｔ”使用する場合は、この容量ＣＬに
充電された電荷を放電するためにトランジスタＱ１のエ
ミッタ・ペース間にダイオードＤｆ！：接続する。また
、この回路は閉ループを形成しているためトランジスタ
Ｑ！のペースと接地点間に発振防止用のコンデン？Ｃ！
ｔｋ設けている。この場合の入力インピーダンスＺｉｎ
は、 ｚ 、 ｎ＝ （ｊ ＝ｙｒ７Ｖ）
−−＝ ｅｌｌｊωＣＬＸｒｔ２ｒ１４ となるので、負荷容ｆＣｒ、がｒ１□ｒ１４倍になった
ものと等価である。従って、ｒｔｚｒｔｉ＝２とすると
入力側から見て２倍の容量（２ＣＬ）のコンデンサが接
続されているものと等価であシ、小さな容量のコンデン
サで大きな時定数が得られる。
第７図に示すように、入力信号ｖＩｎとして・母ルス状
信号を印加すると、コンデンサＣＬの充電過程において
はインピーダンス変換が働き、コンデンサＣＬの放電時
にはインピーダンス変換は１劫かないので、図示するよ
うに出力電圧Ｖ２は立ち上がシが遅く立ち下がシが早く
なる。入出力電圧Ｖｌ 、Ｖ２の立上多時定数は２Ｒｓ
Ｃ’Ｌ、立下が９時定数にＲ８ＣＬである。つまり、小
さな容量のコンデンサで大きな時定数が実現でき、例エ
バｏ −−ｆスフイルタ等のように比較的大きな容量の
コンデンサを使用するものにこの発明を適用すれば、パ
ターン面＠を縮小でき高集積化が可能となる。Ｒｓ＝１
にΩ、Ｃｉ、 ＝ ０．１μＦとした場合の立上りおよ
び立下フ時定数を測定したところ、立上多時定数は０．
２３ ｍ５ｅｃ １立下シ時定数は０．１２ｍ５ｅｃと
なシ、立上し時定数は立下多時定数の略２倍になってい
ることを確認できた。
信号を印加すると、コンデンサＣＬの充電過程において
はインピーダンス変換が働き、コンデンサＣＬの放電時
にはインピーダンス変換は１劫かないので、図示するよ
うに出力電圧Ｖ２は立ち上がシが遅く立ち下がシが早く
なる。入出力電圧Ｖｌ 、Ｖ２の立上多時定数は２Ｒｓ
Ｃ’Ｌ、立下が９時定数にＲ８ＣＬである。つまり、小
さな容量のコンデンサで大きな時定数が実現でき、例エ
バｏ −−ｆスフイルタ等のように比較的大きな容量の
コンデンサを使用するものにこの発明を適用すれば、パ
ターン面＠を縮小でき高集積化が可能となる。Ｒｓ＝１
にΩ、Ｃｉ、 ＝ ０．１μＦとした場合の立上りおよ
び立下フ時定数を測定したところ、立上多時定数は０．
２３ ｍ５ｅｃ １立下シ時定数は０．１２ｍ５ｅｃと
なシ、立上し時定数は立下多時定数の略２倍になってい
ることを確認できた。
第８図は、この発明の他の実施例を示すもので、上記第
２図、第４図および第６図の回路においては、出力電圧
ｖ２に重代（２）に示したようにトランジスタＱ４のペ
ース・エミッタ間゛心圧ＶＢＥによる誤差があるため、
これを補正するものである。すなわち、電圧電流変換器
１１として第１のカレントミラー回路１２と負荷ｚＬと
の間にＮＰＮ形のトランジスタＱｌ全Ｍ続するとともに
、非反転入力端（→→に入力電圧Ｖｉｎが供給され反転
入力端（→に上記トランジスタＱ１のエミッタ側電圧が
供給されその出力でトランジスタＱｌを導通制御するオ
ペアンｆｘ６を設けたものである。このような構成によ
れば、トランジスタＱ１はそのエミッタ電位と入力電圧
ｖｌｎとの比較出力で導通制御されるので、出力にはト
ランジスタＱｌのペース・エミッタ間電圧ＶａＥによる
誤差が現れなｈｏ なお、出力端子１５と接地点間に接続された直流電流源
Ｉ８は負荷インピーダンスｚＬの電荷の放電用であシ、
正電源のと入力端子１３間尾接続された直流電流源より
は上記直流゛電流源工。によって出力電圧ｖ２のレベル
が低下するのを防止するための補正用の電流源である。
２図、第４図および第６図の回路においては、出力電圧
ｖ２に重代（２）に示したようにトランジスタＱ４のペ
ース・エミッタ間゛心圧ＶＢＥによる誤差があるため、
これを補正するものである。すなわち、電圧電流変換器
１１として第１のカレントミラー回路１２と負荷ｚＬと
の間にＮＰＮ形のトランジスタＱｌ全Ｍ続するとともに
、非反転入力端（→→に入力電圧Ｖｉｎが供給され反転
入力端（→に上記トランジスタＱ１のエミッタ側電圧が
供給されその出力でトランジスタＱｌを導通制御するオ
ペアンｆｘ６を設けたものである。このような構成によ
れば、トランジスタＱ１はそのエミッタ電位と入力電圧
ｖｌｎとの比較出力で導通制御されるので、出力にはト
ランジスタＱｌのペース・エミッタ間電圧ＶａＥによる
誤差が現れなｈｏ なお、出力端子１５と接地点間に接続された直流電流源
Ｉ８は負荷インピーダンスｚＬの電荷の放電用であシ、
正電源のと入力端子１３間尾接続された直流電流源より
は上記直流゛電流源工。によって出力電圧ｖ２のレベル
が低下するのを防止するための補正用の電流源である。
（Ｉａ””Ｉｂ）第９図および第１０図はこの発明の他
の実施例を示すもので、上記各実施例では負荷インピー
ダンスＺ、の一端を接地したが、負荷インピーダンスｚ
Ｌを接地電位から開放したものである。
の実施例を示すもので、上記各実施例では負荷インピー
ダンスＺ、の一端を接地したが、負荷インピーダンスｚ
Ｌを接地電位から開放したものである。
第９図の回路においては、前記紀２図の回路を対称配置
したものに相当する。すなわち、入力電圧ＶｉＨ＊ Ｖ
ｉａ’が供給されこの電圧に比例した電流を得る′就圧
フォロワから成る一対の電圧電流変換器１１ 、１１’
（ＮＰＮ形のトランジスタＱｌ。
したものに相当する。すなわち、入力電圧ＶｉＨ＊ Ｖ
ｉａ’が供給されこの電圧に比例した電流を得る′就圧
フォロワから成る一対の電圧電流変換器１１ 、１１’
（ＮＰＮ形のトランジスタＱｌ。
Ｑｔ’）’ｚ設け、この電圧電流変換器１１ 、１１’
と正電源の電源の一方との間にＰＮＰ形のトランジスタ
Ｑ２−Ｑ３およびＱ２’ｌＱ３’から成る第１．第２カ
レントミラー回路ｚｚ、ｘ：１２配設するとともに、電
圧電流変換器１１ 、１１’と負電源ｅ（電源の他方）
との間に一対の第１゜第２定電流源Ｉ８．Ｉａｌ′（ｉ
：配設する。さらに、エミッタが負電源ｅにそれぞれ接
続されたＮＰＮ形トランジスタＱ４ 、ＱＳおよびＱ
４’ ＋ Ｑ ５’から成る一対の第３．ｉ４カレン
トミラー回路１４゜１４′を設け、上記カレントミラー
回路１２ 、１２’の出力全供給し、カレントミラー回
路１４ 、１４’の出力をトランジスタＱＩＩＱＩ’の
ペースに帰還する。また、正電源のから一対の第３．第
４直流定電流源Ｉｂ、 Ｉｂ／’に介して上記トランジ
スタＱｔ＋Ｑｌ’のペースに定電流を供給し、このトラ
ンジスタＱｔ＊Ｑｌ’のエミッタ側出力端子１５ 、１
５’間に負荷Ｚｔ、に接続して成る。
と正電源の電源の一方との間にＰＮＰ形のトランジスタ
Ｑ２−Ｑ３およびＱ２’ｌＱ３’から成る第１．第２カ
レントミラー回路ｚｚ、ｘ：１２配設するとともに、電
圧電流変換器１１ 、１１’と負電源ｅ（電源の他方）
との間に一対の第１゜第２定電流源Ｉ８．Ｉａｌ′（ｉ
：配設する。さらに、エミッタが負電源ｅにそれぞれ接
続されたＮＰＮ形トランジスタＱ４ 、ＱＳおよびＱ
４’ ＋ Ｑ ５’から成る一対の第３．ｉ４カレン
トミラー回路１４゜１４′を設け、上記カレントミラー
回路１２ 、１２’の出力全供給し、カレントミラー回
路１４ 、１４’の出力をトランジスタＱＩＩＱＩ’の
ペースに帰還する。また、正電源のから一対の第３．第
４直流定電流源Ｉｂ、 Ｉｂ／’に介して上記トランジ
スタＱｔ＋Ｑｌ’のペースに定電流を供給し、このトラ
ンジスタＱｔ＊Ｑｌ’のエミッタ側出力端子１５ 、１
５’間に負荷Ｚｔ、に接続して成る。
このよう力構成によれば、任意の負荷インピーダンスを
フローティング状態で入力端子１３゜１３′間に得られ
る。従って、回路網の任意のノード間に接続可能である
。
フローティング状態で入力端子１３゜１３′間に得られ
る。従って、回路網の任意のノード間に接続可能である
。
第１０図はさら【この発明の他の実施例を示すもので、
上記第９図の回路と同様に、前記第８図の回路を対称配
置して負荷インピーダンスＺＬｋ接地電位から解放した
ものである。このような構成においても上記第９図の実
施例と同様な動作を行ない、トランジスタＱｌ ｅＱｔ
’のペース・エミッタ間電圧ＶＢＦｊの誤差がないイン
ピーダンス変換回路が得られる。
上記第９図の回路と同様に、前記第８図の回路を対称配
置して負荷インピーダンスＺＬｋ接地電位から解放した
ものである。このような構成においても上記第９図の実
施例と同様な動作を行ない、トランジスタＱｌ ｅＱｔ
’のペース・エミッタ間電圧ＶＢＦｊの誤差がないイン
ピーダンス変換回路が得られる。
以上説明したようにこの発明によれば、集積回路化に最
適なインピーダンス変換回路が得られる。
適なインピーダンス変換回路が得られる。
第１図はインピーダンス変換回路のブロック図、第２図
はこの発明の一実施例に係るインピーダンス変換回路を
示す図、第３図は上記第２図のインピーダンス変換回路
をブロック化して示す図、紀４図はこの発明によるイン
ピーダンス変換回路の動作を確認するために使用した実
験回路図、第５図は上記第４図の実験回路だおける印加
電圧と出力電圧との特性図、第６図はこの発明の他の実
施例を示す回路図、第７図は上記第６図の回路の動作全
説明するためのタイミングチャート、第８図〜第１０図
はそれぞれこの発明の他の実施例を示す回路図である。 ｖｌ・・・入力電圧、Ｉｌ・・・入力電流、ｖ２・・・
出力電圧、Ｉ２・・・出力電流、１１・・・電圧電流変
換器、ｘ２．ｉ２′、ｉ４．ｘ４’・・・カレントミラ
ー回路、１３・・・入力端子、１５・・・出力端子、１
６゜１６’・・・オペアンプ、Ｑｌ−Ｑｓ ａ Ｑｔ
’〜Ｑｓ’・・・トランジスタ、Ｉ、、Ｉユｔ、 Ｉｂ
、 Ｉｂｚ・・・定電流源、Ｄ・・・ダイオード、ＣＬ
・・・負荷容ｉ、Ｃｘｘ・・・コンデンサ、■・・・正
電源、ｅ・・・負電源。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 ２
はこの発明の一実施例に係るインピーダンス変換回路を
示す図、第３図は上記第２図のインピーダンス変換回路
をブロック化して示す図、紀４図はこの発明によるイン
ピーダンス変換回路の動作を確認するために使用した実
験回路図、第５図は上記第４図の実験回路だおける印加
電圧と出力電圧との特性図、第６図はこの発明の他の実
施例を示す回路図、第７図は上記第６図の回路の動作全
説明するためのタイミングチャート、第８図〜第１０図
はそれぞれこの発明の他の実施例を示す回路図である。 ｖｌ・・・入力電圧、Ｉｌ・・・入力電流、ｖ２・・・
出力電圧、Ｉ２・・・出力電流、１１・・・電圧電流変
換器、ｘ２．ｉ２′、ｉ４．ｘ４’・・・カレントミラ
ー回路、１３・・・入力端子、１５・・・出力端子、１
６゜１６’・・・オペアンプ、Ｑｌ−Ｑｓ ａ Ｑｔ
’〜Ｑｓ’・・・トランジスタ、Ｉ、、Ｉユｔ、 Ｉｂ
、 Ｉｂｚ・・・定電流源、Ｄ・・・ダイオード、ＣＬ
・・・負荷容ｉ、Ｃｘｘ・・・コンデンサ、■・・・正
電源、ｅ・・・負電源。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 ２
Claims (7)
- （１）入力電圧が供給されこの電圧に比例した電流を得
る電圧フォロワから成る電圧電流変換器と、上記電圧電
流変換器に入力電圧に対応した電流全供給する第１カレ
ントミラー回路と、上記カレントミラー回路から供給さ
れる電流で制御されこの電流に対応した電流を電圧電流
変換器の入力端に帰還する第２力ｌ／ントミラ−回路と
を具備し、上記電圧電流変換器と接地点間に接続された
負荷に比例した入力インピーダンスを電圧電流変換器と
負荷との接続点から得るように構成したことを特徴とす
るインピーダンス変換回路。 - （２）上記電圧電流変換器は、コレクタが上記第１カレ
ントミラー回路に接続されエミッタが負荷を介して接地
されるとともに、ベースに入力電圧が供給されるＮＰＮ
形のトランジスタから成シ、とのトランジスタのエミッ
タから出力を得るように構成したことを特徴とする特許
請求の範囲第１項記載のインピーダンス変換回路。 - （３）上記電圧電流変換器は、コレクタが上記第１カレ
ントミラー回路に接続されエミッタが負荷容量を介して
接地されるとともに、ペースに入力電圧が供給されるＮ
ＰＮ形のトランジスタと、上記トランジスタのエミッタ
・ベース間に接続されるダイオードと、このトランジス
タのペースと接地点間に接続される発振防止用のコンデ
ンサとから成シ、上記トランジスタのエミッタから出力
を得るように構成したことを特徴とする特許請求の範囲
第１項記載のインピーダンス変換回路。 - （４）上記電圧電流変換器は、コレクタが上記第１カレ
ントミラー回路に接続されエミッタが負荷を介して接地
されるＮＰＮ形のトランジスタと、非反転入力端に入力
電圧が供給され反転入力端に上記トランジスタのエミッ
タ電圧が供給され出力で上記トランジスタを導通制御す
るオベアンフトから成シ、上記トランジスタのエミッタ
から出力を得るようＦＣ′＃！を成したことを特徴とす
る特許請求の範囲第１項記載のインピーダンス変換回路
。 - （５）差動入力電圧が供給されこの電圧に比例した電流
を得る電圧フォロワから成る一対の電圧電流変換器と、
この電圧電流変換器それぞれと電源の一方との間に接続
され差動入力電圧に対応した電流を上記一対の電圧電流
変換器に供給する一対の第１．第２カレントミラー回路
と、上記一対の電圧電流変換器それぞれと電源の他方と
の間に接続される一対の第１．第２定電流源と、一端が
電源の他方に接続され上記第１゜第２カレントミラー回
路から供給される電流で制御されこの電流に対応した電
流を上記一対の電圧電流変換器の入力端に帰還する一対
の第３゜第４カレントミラー回路と、前記一対の電圧電
流変換器それぞれの入力端に定電流を供給する一対の第
３．第４定電流源とを具備し、上記一対の電圧電流変換
器と第１．第２定電流源との接Ａｈ点間に配設された負
荷に応じてインピーダンス変換された出力をこの負荷の
両端から得るように構成したことを特徴とするインピー
ダンス変換回路。 - （６）上記一対の電圧電流変換器は、コレクタが上記第
１おるいは第２カレントミラー回路に接続されエミッタ
が負荷全弁して共通接続されるとともに差動入力電圧で
導通制御される一対のＮＰＮ形トランジスタから成り、
上記負荷の両端から出力を得るように構成したことを特
徴とする特許請求の範囲第５項記載のインピーダンス変
換回路。 - （７）上記一対の電圧電流変換器は、コレクタが上記第
１あるいは第２カレントミラー回路に接続されエミッタ
が負荷を介して共通接続される一対のＮＰＮ形トランジ
スタと、非反転入力端に差動入力電圧が供給され反転入
力端に上記一対のトランジスタのエミッタ電圧がそれぞ
れ供給され出力で上記一対のトランジスタを導通制御す
る一対のオペアンプとから成シ、上記負荷の両端から出
力を得るように構成したことを特徴とする特許請求の範
囲第５項記載のインピーダンス変換回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20716682A JPS5997217A (ja) | 1982-11-26 | 1982-11-26 | インピ−ダンス変換回路 |
| US06/554,907 US4591739A (en) | 1982-11-26 | 1983-11-25 | Impedance conversion circuit |
| DE19833342735 DE3342735A1 (de) | 1982-11-26 | 1983-11-25 | Impedanzwandlerschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20716682A JPS5997217A (ja) | 1982-11-26 | 1982-11-26 | インピ−ダンス変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5997217A true JPS5997217A (ja) | 1984-06-05 |
| JPH0156566B2 JPH0156566B2 (ja) | 1989-11-30 |
Family
ID=16535316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20716682A Granted JPS5997217A (ja) | 1982-11-26 | 1982-11-26 | インピ−ダンス変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5997217A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6411406A (en) * | 1987-07-03 | 1989-01-17 | Toshiba Corp | Voltage/current converting circuit |
| JPH03113910A (ja) * | 1989-09-27 | 1991-05-15 | Mitsubishi Electric Corp | インピーダンス変換回路 |
| US7364190B2 (en) | 2002-01-25 | 2008-04-29 | Daicel Chemical Industries, Ltd. | Igniter for air bag system |
-
1982
- 1982-11-26 JP JP20716682A patent/JPS5997217A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6411406A (en) * | 1987-07-03 | 1989-01-17 | Toshiba Corp | Voltage/current converting circuit |
| JPH03113910A (ja) * | 1989-09-27 | 1991-05-15 | Mitsubishi Electric Corp | インピーダンス変換回路 |
| US7364190B2 (en) | 2002-01-25 | 2008-04-29 | Daicel Chemical Industries, Ltd. | Igniter for air bag system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0156566B2 (ja) | 1989-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4281377A (en) | Power supply circuits | |
| JPS63227210A (ja) | 特にスイッチ−モード電力供給のための周期信号の発生器 | |
| JPS5997217A (ja) | インピ−ダンス変換回路 | |
| US3803503A (en) | Neutralized driver amplifier circuit | |
| JP3111460B2 (ja) | 電圧／絶対値電流コンバータ回路 | |
| US4051428A (en) | Current control circuit with current proportional circuit | |
| US6911849B2 (en) | Chopper type comparator having input voltage conversion circuit outputting converted input voltage lower than withstand voltage of inverter | |
| US3908170A (en) | Hybrid video amplifier | |
| JPS61224715A (ja) | アクテイブフイルタ−回路 | |
| US3195065A (en) | Temperature stabilization of transistor amplifiers | |
| JP2931701B2 (ja) | クランプ回路 | |
| KR930011682B1 (ko) | 주신호통로와 하이패스필터특성의 보조적인 신호통로를 가지는 노이즈 감소회로 | |
| JP3036756B2 (ja) | 発振回路 | |
| US6744306B2 (en) | Filter circuit | |
| JPS5947396B2 (ja) | ホ−ルド回路 | |
| JPS6318959A (ja) | 正電圧−負電圧変換回路 | |
| KR100253333B1 (ko) | 전압분배를 위한 저항배열의 저항 부정합 보정회로 | |
| JPH0246020A (ja) | エミッタ結合論理回路 | |
| SU1727117A1 (ru) | Стабилизатор посто нного напр жени | |
| SU517115A1 (ru) | Транзисторный конвертор | |
| JPS6229924B2 (ja) | ||
| SU1231578A1 (ru) | Усилитель мощности | |
| SU1467718A1 (ru) | Преобразователь посто нного напр жени | |
| SU1102019A1 (ru) | Дифференциальный усилитель | |
| JPH0139014Y2 (ja) |