JPS5996599A - サンプルホ−ルド回路 - Google Patents
サンプルホ−ルド回路Info
- Publication number
- JPS5996599A JPS5996599A JP57205068A JP20506882A JPS5996599A JP S5996599 A JPS5996599 A JP S5996599A JP 57205068 A JP57205068 A JP 57205068A JP 20506882 A JP20506882 A JP 20506882A JP S5996599 A JPS5996599 A JP S5996599A
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- switching
- source
- pulse
- mo5t
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｉ）Ｊψ業上の利用分野
不発明け、アナログイ、ゴ号全ノ丙宜の同期でサンプリ
ングした後、その丈ングリング値を保持するサンプルホ
ー・レド回路に関する。
ングした後、その丈ングリング値を保持するサンプルホ
ー・レド回路に関する。
■）従来技術
現存する代表的な丈ングルボールド回路ヲ第１図ｔて示
す。同図に於て、（Ｔ１）けドレインにアナログ入力（
ＡＮ）か目］加され、ソースＶＣＶンゾリングバルス（
ｚｌ）が供給されるサンプリングＭ ＯＳ Ｔで、その
ソースにはこのＭ（ＪＳＴ（Ｔ１）でサンプリングした
アナログ値を保持する容量（Ｃ１）が接続されている。
す。同図に於て、（Ｔ１）けドレインにアナログ入力（
ＡＮ）か目］加され、ソースＶＣＶンゾリングバルス（
ｚｌ）が供給されるサンプリングＭ ＯＳ Ｔで、その
ソースにはこのＭ（ＪＳＴ（Ｔ１）でサンプリングした
アナログ値を保持する容量（Ｃ１）が接続されている。
（ＬＭ）はこの容量（Ｃ１）ＶＣ保持されているアナロ
グ値を出力する為に低インピーダンス化する第１のイン
ピーダンス変換回路で、通常は１：１もしくけそれより
高い増巾４を示す増巾器にて構成されている。
グ値を出力する為に低インピーダンス化する第１のイン
ピーダンス変換回路で、通常は１：１もしくけそれより
高い増巾４を示す増巾器にて構成されている。
所る構成に放て、サンプリングパルス＜￥ｊｌ）に依っ
てＭＯ３Ｔ（Ｔｚ）をＯＮＬ、てアナログ人力（ＡＮ）
ｋサンプリングしてその時のアナログ値を容Ｍ（Ｃ１）
ＶＣ貯えた後、ＭＯ８Ｔ＜Ｔｌ）をＯＦＦする。このＯ
ＦＦの期間中は容量（Ｃ１）に依ってサップリングした
アナログ値が保持されるのであるが、現実的にはこの容
量（Ｃ１）と並列に存在するリークパスを経由してアナ
ログ値が徐々に失われてし、まり。従っで所る丈ンプル
ホールド回路ではサンプリング周期を長くする事は困難
で汎用性に欠ける問題があった。
てＭＯ３Ｔ（Ｔｚ）をＯＮＬ、てアナログ人力（ＡＮ）
ｋサンプリングしてその時のアナログ値を容Ｍ（Ｃ１）
ＶＣ貯えた後、ＭＯ８Ｔ＜Ｔｌ）をＯＦＦする。このＯ
ＦＦの期間中は容量（Ｃ１）に依ってサップリングした
アナログ値が保持されるのであるが、現実的にはこの容
量（Ｃ１）と並列に存在するリークパスを経由してアナ
ログ値が徐々に失われてし、まり。従っで所る丈ンプル
ホールド回路ではサンプリング周期を長くする事は困難
で汎用性に欠ける問題があった。
町発明の目的
本発明はこのような問題点に鑑みて為されたものであっ
て、第１図の構成の回路に帰還回路を付加する事に依っ
てプ°ンプリング周期に関係なくサンプリング値全保持
せしめ、以ってサンプルホールド回路の汎用性を同上せ
しめる憂を目的としている。
て、第１図の構成の回路に帰還回路を付加する事に依っ
てプ°ンプリング周期に関係なくサンプリング値全保持
せしめ、以ってサンプルホールド回路の汎用性を同上せ
しめる憂を目的としている。
■）発明の構成
本発明は、第１図に示したサンプルホー１９１回路を構
成しているサンプリングＮｉ ＯＳ Ｔのソースに、こ
のＭＯ３Ｔのサンプリング周期より短い周期でＯＮ、Ｏ
ＦＦする第１のスイッチングＭＯ３Ｔと、げスイッチン
グＭＯ８Ｔ（ｉｌ−介して得られる電位を保持する容量
と５このスイッチングＭＯ８Ｔのソースとサップリング
ＭＯＳＴのソースとの間に挿入接続されたインピーダン
ス変換回路と、第２のスイッチングＭＯ５Ｔと、から成
る帰還回路を関連付けた事を特徴としている。
成しているサンプリングＮｉ ＯＳ Ｔのソースに、こ
のＭＯ３Ｔのサンプリング周期より短い周期でＯＮ、Ｏ
ＦＦする第１のスイッチングＭＯ３Ｔと、げスイッチン
グＭＯ８Ｔ（ｉｌ−介して得られる電位を保持する容量
と５このスイッチングＭＯ８Ｔのソースとサップリング
ＭＯＳＴのソースとの間に挿入接続されたインピーダン
ス変換回路と、第２のスイッチングＭＯ５Ｔと、から成
る帰還回路を関連付けた事を特徴としている。
実施例
不発明の実施例を第２図に示す。この図に於て、（ＡＮ
）、（Ｔ１）、（Ｃ１）並びに（ＩＮＰ）は夫々第１図
と同様にアナログ人力、サンプリングｘｓ＋ ｏ Ｓ
Ｔ、・ｉｌのｇ量並びに＠１のインピーダンス変換回路
を示しており、零−究明はこのサンプリングＭＯ５Ｔ（
Ｔｘ）のソースに帰還回路（ＦＢ）を関連付けたところ
に特徴全何する。この帰還回路（ＦＢ）はサンプリング
ＭＯ３Ｔ（Ｔｌ）のソースにドレインを接続した第１．
のスイッチングＭＯ８Ｔ（Ｔ２）と、該ＭＯ８Ｔ（′ｉ
’ｚ）のソースに接続され、このＭＯ５Ｔ（Ｔ２）を介
して得られる電位を蓄積する第２の等量（Ｃ２）と、第
１のスイッチングＭＯ８Ｔ（Ｔ２）のソースに連った第
２のインピーダンス変換回路（ＩＭＰ）と、この変換回
路（ＩＮＦ）と上記サップリングＭＯ５Ｔ（Ｔｌ）のソ
ースとの間に、ｄけた第２のスイッチングＭＯ５Ｔ（、
Ｔ３）と、から構成されている゛。
）、（Ｔ１）、（Ｃ１）並びに（ＩＮＰ）は夫々第１図
と同様にアナログ人力、サンプリングｘｓ＋ ｏ Ｓ
Ｔ、・ｉｌのｇ量並びに＠１のインピーダンス変換回路
を示しており、零−究明はこのサンプリングＭＯ５Ｔ（
Ｔｘ）のソースに帰還回路（ＦＢ）を関連付けたところ
に特徴全何する。この帰還回路（ＦＢ）はサンプリング
ＭＯ３Ｔ（Ｔｌ）のソースにドレインを接続した第１．
のスイッチングＭＯ８Ｔ（Ｔ２）と、該ＭＯ８Ｔ（′ｉ
’ｚ）のソースに接続され、このＭＯ５Ｔ（Ｔ２）を介
して得られる電位を蓄積する第２の等量（Ｃ２）と、第
１のスイッチングＭＯ８Ｔ（Ｔ２）のソースに連った第
２のインピーダンス変換回路（ＩＭＰ）と、この変換回
路（ＩＮＦ）と上記サップリングＭＯ５Ｔ（Ｔｌ）のソ
ースとの間に、ｄけた第２のスイッチングＭＯ５Ｔ（、
Ｔ３）と、から構成されている゛。
而して上記′第１のスイッチングＭ ＯＳ Ｔ （Ｔ
２）のダートにンま烙３図に示すようにサンプリングパ
ルス（Ω］）より短い周期、具体的には故分の１〜政十
分の１の周期のタイミングパルス（０２）が目Ｊ加され
、また上記第２のスイッチング八４０ＳＴ（Ｔ３）のゲ
ートにはタイミングパルス（■２）の反転パルス（の３
）が印加されており、第２のインピーダンス変換回路（
ＩＭＦ）ｆｄ＠１の変換回路（Ｉ ｂｘ ）と同様に出
力インピーダンスを低下する為のもので、１：１もしく
けそれにより旨い増巾率を持つ増１コ器から成っている
。
２）のダートにンま烙３図に示すようにサンプリングパ
ルス（Ω］）より短い周期、具体的には故分の１〜政十
分の１の周期のタイミングパルス（０２）が目Ｊ加され
、また上記第２のスイッチング八４０ＳＴ（Ｔ３）のゲ
ートにはタイミングパルス（■２）の反転パルス（の３
）が印加されており、第２のインピーダンス変換回路（
ＩＭＦ）ｆｄ＠１の変換回路（Ｉ ｂｘ ）と同様に出
力インピーダンスを低下する為のもので、１：１もしく
けそれにより旨い増巾率を持つ増１コ器から成っている
。
次に、ＪＦｒる構成に於ける動作に就いて説明する。
サンプリングパルス（第１）及びタイミングパルス（褒
２）が得られた時点ではサンプリングＭＯ５Ｔ（Ｔｘ）
及び第１のスイッチングΔ（Ｏ５Ｔ（Ｔ２）がＯＮする
ので、その時のアナログ入力（ＯＮするので、その時の
アナログ入力（ＡＮ）に応じた電位が彊１、第２の等量
（Ｃ１）（Ｃ２）に貯えられる。その後、（ρ］）（θ
２）が反転すると、（Ｔ ］） （′ｒ ２ ）ｌｆｉ
ＯＦ Ｆｊルノテ、サップリングされたアナログ信号は
向容量（Ｃ１）（Ｃ２）の両端電位として保持される事
となる。
２）が得られた時点ではサンプリングＭＯ５Ｔ（Ｔｘ）
及び第１のスイッチングΔ（Ｏ５Ｔ（Ｔ２）がＯＮする
ので、その時のアナログ入力（ＯＮするので、その時の
アナログ入力（ＡＮ）に応じた電位が彊１、第２の等量
（Ｃ１）（Ｃ２）に貯えられる。その後、（ρ］）（θ
２）が反転すると、（Ｔ ］） （′ｒ ２ ）ｌｆｉ
ＯＦ Ｆｊルノテ、サップリングされたアナログ信号は
向容量（Ｃ１）（Ｃ２）の両端電位として保持される事
となる。
第１の等量（Ｃ１）で保持されている信号は、第１のイ
ンピーダンス変換回ｉｊｆ６（ＩＭ、）で低インピーダ
ンス化されて出力される。また第２の容量（Ｃ２）で保
持されている１８号も同様に第２のインピーダンス変換
回路（ＩＭＦ）で低インピーダンス化され、その時反転
パルス（ρ３）にてＯＮしている第２のスイッチングΔ
１０ｓＴ（Ｔ３）を介して第１の容ｆｆ１（Ｃ１）に帰
還される。この時この６景（ＣＩ）に保持されでいるア
ナログ信号に劣化がなければ、第２のインピーダンス変
換回路（ＩＭＦ）の出力と等しく変化はし？Ｉいのであ
るが、実除Ｖｃは第１の容量（Ｃ１）のリークバスに依
って残イトかの電位の低Ｆがあり、その低ド分をこの錫
２のインピーダンス変換回路（ＩＭＰ）の出力に依って
補い、もとのアナログ信号を回復する。ぞの後、反転パ
ルス（口３）が反転して第２のスイッチングＭ ＯＳ
Ｔ （Ｔ ３ ）がｏＦＦ−１−ると再びタイミングパ
ルス（ｚ２）に依って第１のスイッチングｆｖｆ ＯＳ
Ｔ（Ｔ ２ ）をＯＮさせて第２の容′Ｆ！、＜ Ｕ
２ ）のアナログ信号の劣化分を補う。以降はスイッ
チングＭＯ５Ｔ（’１’２ ）（Ｔｓ）の交互のＯＮ％
ＯＦＦ動作を繰り返して次のサンプリング時までサンプ
リングＩ＋１０５ Ｔ（’Ｔ１）にて直前の同期に於て
テンブリングされたアナログ信号を保持する。
ンピーダンス変換回ｉｊｆ６（ＩＭ、）で低インピーダ
ンス化されて出力される。また第２の容量（Ｃ２）で保
持されている１８号も同様に第２のインピーダンス変換
回路（ＩＭＦ）で低インピーダンス化され、その時反転
パルス（ρ３）にてＯＮしている第２のスイッチングΔ
１０ｓＴ（Ｔ３）を介して第１の容ｆｆ１（Ｃ１）に帰
還される。この時この６景（ＣＩ）に保持されでいるア
ナログ信号に劣化がなければ、第２のインピーダンス変
換回路（ＩＭＦ）の出力と等しく変化はし？Ｉいのであ
るが、実除Ｖｃは第１の容量（Ｃ１）のリークバスに依
って残イトかの電位の低Ｆがあり、その低ド分をこの錫
２のインピーダンス変換回路（ＩＭＰ）の出力に依って
補い、もとのアナログ信号を回復する。ぞの後、反転パ
ルス（口３）が反転して第２のスイッチングＭ ＯＳ
Ｔ （Ｔ ３ ）がｏＦＦ−１−ると再びタイミングパ
ルス（ｚ２）に依って第１のスイッチングｆｖｆ ＯＳ
Ｔ（Ｔ ２ ）をＯＮさせて第２の容′Ｆ！、＜ Ｕ
２ ）のアナログ信号の劣化分を補う。以降はスイッ
チングＭＯ５Ｔ（’１’２ ）（Ｔｓ）の交互のＯＮ％
ＯＦＦ動作を繰り返して次のサンプリング時までサンプ
リングＩ＋１０５ Ｔ（’Ｔ１）にて直前の同期に於て
テンブリングされたアナログ信号を保持する。
■）発明の効果
不発明は以上の説明から明らかな如く、８董に依って保
持している、アナログ値を帰属回路を用いて補償してい
るので、サンプリング周期に間係なく任意の周期でサン
プリングする事が川床、サンプリング回路としての汎用
性が増す。またその為の回路千ル成も非常に簡単で、集
積回路化に何等障害とｆＳらず、コストアップの要因と
にならない。
持している、アナログ値を帰属回路を用いて補償してい
るので、サンプリング周期に間係なく任意の周期でサン
プリングする事が川床、サンプリング回路としての汎用
性が増す。またその為の回路千ル成も非常に簡単で、集
積回路化に何等障害とｆＳらず、コストアップの要因と
にならない。
第１図は従来のサンプルホールド回路の回路図、第２図
は不発Ｆ３Ａ＋ｊンズルホールド回路の鴫気回路図、第
６図は本発明回路に用いるパルス波形図であって、（Ｔ
ｓ）はサンプリングＭＯ８Ｔ、（Ｔ２）（Ｔｓ）ｔｄス
イッチング１′ｖｉＯ８Ｔ、（Ｃ）は容量、（ＩＭ）（
ＩＭＦ）はインピーダンス変換回路、を犬々示している
。
は不発Ｆ３Ａ＋ｊンズルホールド回路の鴫気回路図、第
６図は本発明回路に用いるパルス波形図であって、（Ｔ
ｓ）はサンプリングＭＯ８Ｔ、（Ｔ２）（Ｔｓ）ｔｄス
イッチング１′ｖｉＯ８Ｔ、（Ｃ）は容量、（ＩＭ）（
ＩＭＦ）はインピーダンス変換回路、を犬々示している
。
Claims (1)
- １）ドレインにアナログ入力が印〃１１され、ソースに
サンプリングパルスが供給されるサンプリングＭＯ５Ｔ
と、このＭＯ３Ｔのソースに法統され、該ＭＯ５Ｔでサ
ンプリングしたアナログ値を保持する第１の容量よ、上
記ＭＯ５Ｔのソースに関連付けられた帰還回路とから戎
り、この帰還回路は、上記サンプリングＭＯＳ Ｔのソ
ースに連り、上記丈ングリング同期より短い周期でＯＮ
、ＯＦ Ｆする第１のスイッチングＭＯ３Ｔと、該スイ
ッチングＭＯ５Ｔを介して得られる電位を保持する刀２
の容量と、このスイッチングＭＯ５Ｔのソースに接続し
たインピーダンス変換手段と−５このインピーダンス狭
換手段と上記サンプリングＭＯ３Ｔのソースとの間に没
けられた＠２のスイッチングＭＯ８Ｔと、に依って構成
されているπを特徴としたサンプルホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57205068A JPS5996599A (ja) | 1982-11-22 | 1982-11-22 | サンプルホ−ルド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57205068A JPS5996599A (ja) | 1982-11-22 | 1982-11-22 | サンプルホ−ルド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5996599A true JPS5996599A (ja) | 1984-06-04 |
Family
ID=16500891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57205068A Pending JPS5996599A (ja) | 1982-11-22 | 1982-11-22 | サンプルホ−ルド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5996599A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0632466A2 (en) * | 1993-06-02 | 1995-01-04 | Canon Kabushiki Kaisha | Signal processing apparatus |
| US5479121A (en) * | 1995-02-27 | 1995-12-26 | Industrial Technology Research Institute | Compensating circuit for MOSFET analog switches |
-
1982
- 1982-11-22 JP JP57205068A patent/JPS5996599A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0632466A2 (en) * | 1993-06-02 | 1995-01-04 | Canon Kabushiki Kaisha | Signal processing apparatus |
| US5479121A (en) * | 1995-02-27 | 1995-12-26 | Industrial Technology Research Institute | Compensating circuit for MOSFET analog switches |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960012801B1 (ko) | 2개의 샘플 홀드 회로를 사용한 리플 제거 위상 검출기 | |
| KR0170410B1 (ko) | 마스터슬레이브형 플립플롭회로 | |
| US4255715A (en) | Offset correction circuit for differential amplifiers | |
| KR970004350A (ko) | 시간계수회로, 표본화회로, 스큐조정회로 및 논리판정회로 | |
| ATE72913T1 (de) | Ladungsverstaerkerschaltung. | |
| GB1370934A (en) | Electrical delay devices | |
| US4329599A (en) | Switched-capacitor cosine filter | |
| JPS61121608A (ja) | 緩衝回路 | |
| JPS5996599A (ja) | サンプルホ−ルド回路 | |
| WO1981001779A1 (en) | Switched-capacitor elliptic filter | |
| US4725748A (en) | High speed data acquisition utilizing multiple charge transfer delay lines | |
| US4130766A (en) | Bucket brigade circuit | |
| JPS58124317A (ja) | 一次ハイパスフイルタ | |
| KR910001977A (ko) | 동기화된 비교기 회로를 구비한 반도체 집적 회로 | |
| GB1427911A (en) | Bucket brigade circuit | |
| JPS6037653B2 (ja) | 信号変換回路 | |
| JPH02302999A (ja) | サンプルホールド回路 | |
| SU547970A1 (ru) | Выходное устройство на мдп транзисторах | |
| JPS60154399A (ja) | サンプルホ−ルド回路 | |
| SU1254933A1 (ru) | Аналоговое запоминающее устройство | |
| JP2786320B2 (ja) | サンプルホールド回路 | |
| JPS6327114A (ja) | スイツチ制御回路 | |
| SU907583A1 (ru) | Аналоговое запоминающее устройство | |
| JPS5735409A (en) | Filter using biquad circuit | |
| JPS58182917A (ja) | Ｄ／ａ変換器 |