JPS5995624A - コンピユ−タの消費電力低減装置 - Google Patents
コンピユ−タの消費電力低減装置Info
- Publication number
- JPS5995624A JPS5995624A JP57206650A JP20665082A JPS5995624A JP S5995624 A JPS5995624 A JP S5995624A JP 57206650 A JP57206650 A JP 57206650A JP 20665082 A JP20665082 A JP 20665082A JP S5995624 A JPS5995624 A JP S5995624A
- Authority
- JP
- Japan
- Prior art keywords
- interruption
- power consumption
- computer
- frequency
- monitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
ものである。
従来例の構成とその問題点
近年、０ＭＯ５（双方型電界効果トランジスタ）はその
特質が低消費電力であるが為に、マイクロコンピュータ
やその他周辺ＩＣ（集積回路）への応用がさかんである
。その理由はＣＭＯＳは負荷容量が太きいにもかかわら
ず、動作安定状態（パＨ”レベルもしくは” Ｌ”レベ
ルを保持シている状態）では直流リーク電流が極めて小
さいからである。しかし、動作周波数が大きくなるにつ
れて。
特質が低消費電力であるが為に、マイクロコンピュータ
やその他周辺ＩＣ（集積回路）への応用がさかんである
。その理由はＣＭＯＳは負荷容量が太きいにもかかわら
ず、動作安定状態（パＨ”レベルもしくは” Ｌ”レベ
ルを保持シている状態）では直流リーク電流が極めて小
さいからである。しかし、動作周波数が大きくなるにつ
れて。
その負荷容量の大きさの為に、第１図に示すように動作
電流すなわち消費電力が大きくなる。
電流すなわち消費電力が大きくなる。
したがって、従来のＣＭＯＳ・ＩＣをＣＰＵ（中央処理
装置）とするコンピュータシステムでは、動作周波数が
高くなると消費電力が大きくなり、０ＭＯ８の特質を十
分に生かしきれていなかった。
装置）とするコンピュータシステムでは、動作周波数が
高くなると消費電力が大きくなり、０ＭＯ８の特質を十
分に生かしきれていなかった。
発明の目的
本発明は上記従来の問題点を解決するもので。
コンピュータシステムのＣＰＵがモニタプログラムの管
理下でのプログラムの起動とその実行処理（以下、タス
クと称す）が行なわれている時には、高い動作周波数で
、またタスクの起動がなく、モニタプログラムのアイド
リンク状態の時には、動作周波数を低くすることにより
、プログラムの高速処理をそこなわずに、低消費電力を
実現することができる装置を提供することを目的とする
。
理下でのプログラムの起動とその実行処理（以下、タス
クと称す）が行なわれている時には、高い動作周波数で
、またタスクの起動がなく、モニタプログラムのアイド
リンク状態の時には、動作周波数を低くすることにより
、プログラムの高速処理をそこなわずに、低消費電力を
実現することができる装置を提供することを目的とする
。
発明の構成
本発明は、タスクの起動がなく、すなわちモニタプログ
ラムのアイドリンク状態であることを検出する検出手段
と、その検出結果により動作周波数を変化させる手段と
を設けることにより、コンピュータのタスク起動時には
システムの動作周波数を上け、モニタプログラムのアイ
ドリンク時には、動作周波数を下げることにより、消費
電力の低減をすることのできるものである。
ラムのアイドリンク状態であることを検出する検出手段
と、その検出結果により動作周波数を変化させる手段と
を設けることにより、コンピュータのタスク起動時には
システムの動作周波数を上け、モニタプログラムのアイ
ドリンク時には、動作周波数を下げることにより、消費
電力の低減をすることのできるものである。
実施例の説明
第２図は本発明の１実施例におけるコンピュータの消費
電力低減装置の構成を示すブロック図である。第２図に
おいて、１はｃＭｏｓｘａで構成されるＣＰＵ、２は
タスクの起動がなく、モニタプログラムのアイドリンク
状態であることを検出するアイドリンク検出回路、３は
分周比を変えることのできる可変分周器、４はコンピュ
ータシステムの周辺のＧ ｔｏ Ｉｓ ’Ｉ Ｏ１６は
発振器である。
電力低減装置の構成を示すブロック図である。第２図に
おいて、１はｃＭｏｓｘａで構成されるＣＰＵ、２は
タスクの起動がなく、モニタプログラムのアイドリンク
状態であることを検出するアイドリンク検出回路、３は
分周比を変えることのできる可変分周器、４はコンピュ
ータシステムの周辺のＧ ｔｏ Ｉｓ ’Ｉ Ｏ１６は
発振器である。
以上のように構成された本実施例の消費電力低減装置に
ついて、以下にその動作を説明する。
ついて、以下にその動作を説明する。
第３図に示すように、コンピュータのアイドリング時か
らのタスク起動に関しては、ノ・−ドウエア的な割込み
によって行なわれる。第３図では割込み要因（ＣＰＵが
処理すべきタスクの種類）が３つある場合の例を示して
いる。割込みがあると、アイドリンク検出回路２によっ
て検出し、可変分周器３にそれを通知し、分周比を下げ
てシステムの動作周波数を上げ１割込みの要因を解析し
てタスク処理を行なう。ここで割込みがない場合は、モ
ニタプログラムが常に割込みがあるかどうかを見ている
わけである。したがって、割込みを検出できずに、モニ
タが割込み待ち状態の時は、その出力を可変分周器３に
与えて、分周比を犬きくすることにより、クロック周波
数を下け、消費電力を低減する。
らのタスク起動に関しては、ノ・−ドウエア的な割込み
によって行なわれる。第３図では割込み要因（ＣＰＵが
処理すべきタスクの種類）が３つある場合の例を示して
いる。割込みがあると、アイドリンク検出回路２によっ
て検出し、可変分周器３にそれを通知し、分周比を下げ
てシステムの動作周波数を上げ１割込みの要因を解析し
てタスク処理を行なう。ここで割込みがない場合は、モ
ニタプログラムが常に割込みがあるかどうかを見ている
わけである。したがって、割込みを検出できずに、モニ
タが割込み待ち状態の時は、その出力を可変分周器３に
与えて、分周比を犬きくすることにより、クロック周波
数を下け、消費電力を低減する。
第１図に示した場合を例にとって説明すると、タスク起
動時の動作周波数を１０Ｍ）ｌｚ、モニタアイドリング
時の動作周波数を２Ｍ１１ｚとすれば、第１図より、１
０Ｍ１ｌｚ時は動作電流９ｍＡ、２Ｍｌ１ｚ時には、３
ｍＡとなる。コンピュータのタスク動作時とアイドリン
ク時の時間比率を２＝１とすれば、通常のシステムに比
べ、消費電力は７／９でよいことになる。
動時の動作周波数を１０Ｍ）ｌｚ、モニタアイドリング
時の動作周波数を２Ｍ１１ｚとすれば、第１図より、１
０Ｍ１ｌｚ時は動作電流９ｍＡ、２Ｍｌ１ｚ時には、３
ｍＡとなる。コンピュータのタスク動作時とアイドリン
ク時の時間比率を２＝１とすれば、通常のシステムに比
べ、消費電力は７／９でよいことになる。
なお本実施例においては１分周器を可変としたが、２種
類の発振器を切換えるようにしてもよい。
類の発振器を切換えるようにしてもよい。
発明の効果
以上のように本発明は、アイドリンク検出手段と、この
検出手段の出力によって動作周波数を切換える手段とを
設けることにより、（３ＭＯＳマイクロコンピュータシ
ステムの消費電力の低減化を図ることができる。
検出手段の出力によって動作周波数を切換える手段とを
設けることにより、（３ＭＯＳマイクロコンピュータシ
ステムの消費電力の低減化を図ることができる。
第１図はＯＭＯチップとＮＭＯＳチップによる”）７ｆ
−ツブ・マイクロコンピュータの動作電流と動作周波数
の関係を示す図、第２図は本発明の１実施例におけるマ
イクロコンピュータの消費電力低減装置のブロック図、
第３図は同実施例の動作を示すフローチャートである。 １・・・・・・ＣＰＵ、２・・・・・・アイドリング検
出回路、３・・・・・・可変分周器、６・・・・・・発
振器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 図 重カブＹ刀古ν表数（Ｍｔｊｚ） 第３図 １１
−ツブ・マイクロコンピュータの動作電流と動作周波数
の関係を示す図、第２図は本発明の１実施例におけるマ
イクロコンピュータの消費電力低減装置のブロック図、
第３図は同実施例の動作を示すフローチャートである。 １・・・・・・ＣＰＵ、２・・・・・・アイドリング検
出回路、３・・・・・・可変分周器、６・・・・・・発
振器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 図 重カブＹ刀古ν表数（Ｍｔｊｚ） 第３図 １１
Claims (1)
- コンピュータのＣＰＵがアイドリング状態であることを
検出する検出手段と、前記検出手段の出力によって、前
記ＣＰＵへ与えるクロックの周波数を切換える切換手段
とを有することを特徴とするコンピータの消費電力低減
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57206650A JPS5995624A (ja) | 1982-11-24 | 1982-11-24 | コンピユ−タの消費電力低減装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57206650A JPS5995624A (ja) | 1982-11-24 | 1982-11-24 | コンピユ−タの消費電力低減装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5995624A true JPS5995624A (ja) | 1984-06-01 |
Family
ID=16526858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57206650A Pending JPS5995624A (ja) | 1982-11-24 | 1982-11-24 | コンピユ−タの消費電力低減装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5995624A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0224712A (ja) * | 1988-07-14 | 1990-01-26 | Fujitsu Ltd | データ処理回路 |
| US5548765A (en) * | 1990-08-28 | 1996-08-20 | Seiko Epson Corporation | Power saving display subsystem for portable computers |
| JP2003108258A (ja) * | 2001-09-27 | 2003-04-11 | Oki Electric Ind Co Ltd | 割り込み処理可能な情報処理装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5734245A (en) * | 1980-08-09 | 1982-02-24 | Shigeru Toyoshima | Operation processing device |
| JPS5775335A (en) * | 1980-10-27 | 1982-05-11 | Hitachi Ltd | Data processor |
-
1982
- 1982-11-24 JP JP57206650A patent/JPS5995624A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5734245A (en) * | 1980-08-09 | 1982-02-24 | Shigeru Toyoshima | Operation processing device |
| JPS5775335A (en) * | 1980-10-27 | 1982-05-11 | Hitachi Ltd | Data processor |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0224712A (ja) * | 1988-07-14 | 1990-01-26 | Fujitsu Ltd | データ処理回路 |
| US5548765A (en) * | 1990-08-28 | 1996-08-20 | Seiko Epson Corporation | Power saving display subsystem for portable computers |
| JP2003108258A (ja) * | 2001-09-27 | 2003-04-11 | Oki Electric Ind Co Ltd | 割り込み処理可能な情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6986074B2 (en) | Integrated circuit selective power down protocol based on acknowledgement | |
| US5913068A (en) | Multi-processor power saving system which dynamically detects the necessity of a power saving operation to control the parallel degree of a plurality of processors | |
| US5812860A (en) | Method and apparatus providing multiple voltages and frequencies selectable based on real time criteria to control power consumption | |
| EP1204017B1 (en) | Device and method for selectively powering down integrated circuit blocks | |
| EP1192533A4 (en) | REGISTRY TRANSFER UNIT FOR ELECTRONIC PROCESSOR | |
| US5515539A (en) | Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom | |
| EP0581479A1 (en) | Interrupt enable circuits | |
| JPS5995624A (ja) | コンピユ−タの消費電力低減装置 | |
| JPH07281782A (ja) | クロック制御回路 | |
| US6321289B1 (en) | Apparatus for automatically notifying operating system level applications of the occurrence of system management events | |
| EP0837448A2 (en) | Microcomputer with controller operating in syschronism with external synchronoussignal | |
| JPH0328951A (ja) | 入出力制御装置 | |
| JPS60237522A (ja) | 論理回路装置 | |
| JPH06309288A (ja) | 並列マルチプロセッサシステムの低消費電力化回路 | |
| JPS61184860A (ja) | 半導体集積回路 | |
| JPS62173538A (ja) | 現用予備決定方式 | |
| JPS63318815A (ja) | 他電源からの電流流入防止回路を備えたｃ−ｍｏｓ構造の集積回路 | |
| JPH07104883A (ja) | Ｃｐｕ稼働率に基づいた省電力方式 | |
| JPS63257995A (ja) | リフレツシユ制御回路 | |
| JPH04167113A (ja) | 情報処理装置 | |
| JPH0863253A (ja) | マイクロプロセッサ | |
| JPH04147332A (ja) | 演算処理装置 | |
| JPS6380335A (ja) | バツクグランドジヨブ起動方式 | |
| JPH0365746A (ja) | 入出力制御装置 | |
| JPH04162140A (ja) | Ｏｓの割込みレベル変更方式 |