JPS5991547A - 収集装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 この発明は、デソ乏ル情報処理システムの分野に属し、
このシステムの中央処理装置は複数の演Ｘ：′−＝ット
を有している。各実行ユニットは、処理装置が実行でき
る命令の相異なるサブセットを演算できる。各実行ユニ
ットは互に独立しており、平行して動作する。もっと詳
しく言うと、この発明は収集装置−に関するものでロシ
、この収集装置は、実行ユニットで実行された実行結果
を受取９１ン°ログシムの順序で記憶し、中火処理装置
のノ°ログラムでアドレス可能なレジスタの現在のコピ
ーを保持する。そのコピーは障害回復に使用される。

従来技術の説明 通常、従来の中央処理装置においては、処理装置は、命
令ワードのアドレスを作成する回路、メモリから命令を
フェッテする回路、オペランドのアトレスヲ準備する回
路、メモリからオペランドを７エツチする回路、指定し
たレジスタにデータをロードする回路、命令を実行する
回路及び実行結果が形成されたとき、実行結果をメモリ
やプログラムでアドレス可能なレジスタに書込む回路で
構成される。

情報処理システムの性能即ちスループットを向上するた
めに、様々彦改良が中央処理ユニットにイ」加されて来
た。オペランドと命令を得るのに要する時間を減少する
ために、処理装置内に位置する高速のヤヤノシュが備え
られた。システムを高速化するために、システムを同期
化している、即わち、クロック回路が中央処理ユニット
の動作の各ステップを制御するクロック・パルスを生成
する。ノＥイフ０ライン処理装置においては、命令をオ
ペランドを準備し、フェッテするステップは性能を高め
るためオーバーラツプしている。

・同期式情報処理システム内のいくつかの命令が１他の
命令よシ多数のクロック同期（沢山の時間）がラムかる
ため、様々な命令を実行するのに要する時間にアンバラ
ンスがある。この問題に対する一つの解決案として、処
理装置をいくつかの実行ユニットに分割し、各実行ユニ
ットは処理装置が実行できる命令のサブセットを実行す
ることが行われている。複数の実行ユニットが平行して
動作すること（、でより複数の命令を実行すれば、処理
装置のスループットは増大する。しかし、処理装置が複
数の条令を平行して実行する複数の実行ユニット上漏え
ていると、命令が実行された実行結果がプログラムの順
序に集められ、メモリや）０ログラムでアドレス可能な
レジスタに書込まれるべきデ−クが適切な順序で書込ま
れることを確実にすることが必要であシ、要求される。

又、障害や割込の正確な処理ができ、ハードウェア・エ
ラーからの回復できるノこめには、７０ログラム刀）ら
アドレス可能々レノスタの内容の現在の正確なコピーが
手近に得られる必要がある。

発明の概要 この発明は、デジタル情報処理システムの中央処理装置
のための収集装置に関するものである。

処理装置は、与えられた処理可能な１組の命令と、複数
の実行ユニットを備えている。各実行ユニットは、処理
可能な命令の相異なる命令の組を実行する能力を有して
いる。処理装置の中央パイプライン・ユニットは、必要
な命令とオペランドを命令を実行できる実行ユニットへ
供給する。命令とオペランドはプログラムの順序で供給
される。命令が、その命令を実行できる実行ユニットに
プログラムの順序で供給されると、命令ワードのオペレ
ーション・コードと他の関連する情報は、命令実行キー
−にプログラムの順序で送られる。一つを除いて全ての
実行ユニットは入力スタックを備えテオシ、入力した命
令を受取った順序でスタックすることかできる。各実行
ユニットは実行結果スタックを備えておシ、命令の実行
結果を格納しテイル。各実行ユニットは１、パイプライ
ン・ユコッへによシ入力された命令を受取った１顛序で
演算する。収集装置の主保全記憶装置と格納スタックは
、全ての命令の実行結果として、実行ユニットの実行結
果スタックからプログラムの順序で取出した実行結果を
供給する。収集装置の制御部は、帛令貝行キューのファ
ーストイン・ファーストアウトのニントリの最初、又は
最後に格納されている８今コードを使用し、その命令の
演算結果を対応する実行ユニットの実行結果スタックか
ら主保全記憶装置又は格納スタックへ転送している。

ＣＰＵのプログラムでアｌ−ゞレス可能なし、クスタの
有効なニビーを主保全記憶装置内に保持し、メモリへ書
込むガータは、メモ１．１又はキャラ／−・メモリへ書
込む前に格納スタックに格納される。

発明の目的 この発明の目的は、中央処理装置のスループットを向上
することのできる収集装置を提供することである。

この発明の他の目的は、複数の実行ユニットを有する中
央処理装置に対して、命令の実行結果を７０ログラムの
順序で受取り、格納する収集装置をＪ＞％供することで
ある。

又、この発明の他の目的は、プログラムでアドレス可能
なレノスタに格納でれているデータの有効なコピーを格
納する主保全記憶装置を有する収実装置を提供すること
である。

その」ハこの発明の他の目的は、パイン０ラモ処理装置
内の割込処理や障害処理や回復に対する改良された装置
を提供することである。

又、この発明の他の目的は、ノ・−ドウエア命令再試行
の改良さ′Ｉ′また性能を有する装置を提供することで
ある。

この発明のその他の目的は、演算二ニットが互いに干渉
せず、独立に平行して動作することができる様にし、正
確な障害処理、割込処理、エラー回復を、個々の実行ユ
ニットの性能に悪影響を与えず、演算ユニットにおける
命令の実行間の遅延を要せずに、要行できる様にした収
集装置を提供することである。

この発明の他の目的や利点は、次の望丑しい実施例の説
明を添附した図面を参考すれば、明らかである。開示さ
れた新しい概念の範囲と精神を逸脱することなく改良や
変更することは可能である。

望丑しい実施例の説明 第１図において、中央処理ユニット１０の主要な構成（
ブグ７ステムシを図示している。中央ユニット・パイン
０ライン構造１２は、処理装置１０全体の動作を刺Ｉ御
している。命令フェッチ・ユニッｌ−１４（は命令ワー
ドのアドレスを命令キャッジ−１６へ供給（転送）する
。命令フェッチ・ユニット１４〃・ら命令キャッジ−１
６へ入力した８合７）”ｌｚスの応答として、命令ワー
ドがキャツ／−１６から命令フェッチ・ユニット１４へ
送られる。

命令フェッチ・ユニ、１・は、次に、命令ワードを中央
パイシライン・ユニット構造１２へ送る。中央・やイノ
０ライン・ユニット１２は各命令ワードの命令コード（
オペレーション・コート＋）’にデコードし、オペレー
ション・コード及び命令フードから得られた付加的１青
報を命令実行キ−−１８に格納するために送る。大部分
の第２レー／ヨン・コードはオペランドが必要であるの
で、中央・やイノ０ライン・ユニット１２はデータ・ワ
ード（オペランド）のアドレスを生成し、オペランド・
キャッシュ２０ヘオペランド・アドレノを送る。オペラ
ンドがオペランド・キャッシュから受取られてから、第
４ランドとオペレーション・コードは分配装置２２に転
送される。分配装置は、オペレー　ノヨン・コードを、
通常、テーブル・ルックアップ技法を用いて分析し、命
令とオペランドが送られる（分配される）べき実行ユニ
ットを決定する。

ＣＰＵ　１０の４つの実行ユニットは、中央実行ユニッ
ト（ＣＥＶ　）　２４　、、仮想メモリ・ンステム及び
マルチクス記述子処理実行ユニッ）　（ＶＭＳＭ）　２
６．２進算術実行ユニット（ＢＩＮＡＵ　）　２８　、
そして１０進文字実行ユニッ）　（ＤＥＣＣＵ　）　３
０である。

各実行ユニット２４，２６，２８及び３０は、命令とオ
ペランドを受取Ｑ１それを他の実行ユニットと独立に処
理することができる。各実行ユニット（は、割当てられ
た命令のセットを最適に処理できる論理回路で構成され
ている。実施例においては、中央実行ユニット２４は、
単純なロード、加算２．減算等や他の雑多な命令の様な
基本的コンビーータ動作を処理する。ＣＥＵ　２４は、
各命令を受取るとすぐに、即ち１クロ、・り周期以内で
実行する点において、４つの実行ユニットの中でユニー
クでちる。その結果、中央実行ユニット２４は、Ｍ１図
７ｃ図示されている他の実行ユニットの様に入力スタッ
クを備えていない。ＶＭＳＭ実行ユニットは、仮想メモ
リや保護に関する命令、保護されたオペレーシング・ン
ステムに特有な特別の命令を実行する。ＢＩＡＮＡＵ−
実行ユニット２８（ｌ−ｉ、乗算、除算及び浮動小数点
命令の様な２進算術命令を実行する・１０進文字実行ユ
ニッ）３０は、アルファニー−、ノリツク、１０進算術
及びビット・ストリング命令を実行する。実行ユニット
２６は入力スタック３２を備えており、実行ユニット２
８は入力スタック３４を備えておシ、そして実行ユニッ
ト３０ｆｄ人カスタツク３６を備えている。入カスタン
ク３２，３４，３６の機能は、要求されると、備えられ
た演算ユニットによる実行を待っている命令コードのオ
ペレーション・コートゝとオペランドを格納することで
ある。

各人カスタ、り３２，３４，３６は、１６レベル有する
通常の７アーストイン・ファーストアウトスタックであ
り、各レベルには倍長ワード（２つのオペランド）を格
納できる。実施例においては、各ワードは３６ビツトを
有してお９、それ故、倍長ワードは７２ピクトを有して
いる。その上、オペランドと命令コードが格納されてい
る入力スタックを備えた実行ユニットで実行（演算）さ
れルヘキ命令ワードゝのオペレーション・コートモ又、
入力スタックに格納されている。実行ユニット２６．２
８，３０の入力スタック３２，３４゜３６は、、　ＦＩ
Ｆ○（ファーストイン・ファーストアウト）スタックで
あり、それ故、ある実行ユニットへ与えられるために各
オペレーション・コードとして要求された最初のオペレ
ーション・コード及び１つ又は２つのオペランドは、そ
のユニットで実行さユるために入力スタックから読出さ
れる最初Ｏものである。各実行ユニッｉ・には、又、実
行結果スタックが備えられている。実行結果スタック３
８は制御実行ユニット２４に付属しておシ、実行結果ス
タック４０は実行ユニット２６に付属してと９、実行結
果スタック４４は実行ユニット３す；て付属している。

実施例では、実行結果スタック（・１通常のファースト
イン・ンアーストアウトスタックであり、各スタックは
１６レベル有している。命令の実行の結果は、それが実
行された順序でスタック中に格納される。実行結果スタ
ックの谷ノベルは、下記に詳しく述べられている様に、
倍長ワード及びその倍長ワードに関する情報を格納する
ことができる。

興行結果スタック３８　、４０　、４２　、４−４は、
命令実行キー−１８及び収集装置の制御部４７と同様に
、収集装置４６の一部である。実行甲の各命令ワードの
オペレーション・コードは、他の情報と共に、第５図に
図示されている命令実行キー−の一部であシ、命令実行
キュー１８に格納されている。実施例では、命令実行キ
ー−は通常の１６レベル（習）のファーストイン・ファ
ーストアウト・スタックである。

中央ユニット・・ゼイン０ライン構造１２は各命令のオ
ペレーション・コードをプログラム順序で命令実行キー
−１８に格納するために送る。１６寸での命令実行キュ
ー（ＩＥＱ　）ワードをキュー１８に格納でさる。収集
装置の制御部４７は各ＨＥＱワードを、各実行ユニット
２４，２６，２８．３０の実行結果スタック中に格納さ
れている実行結果の読出しを制御するために使用してい
る。それによシ、適切な順序で実行結果を主保全記憶装
置（ＭＳＳ　）　４８か又は格納スタック５０へ格納す
る・格納スタック５０に格納されている実行結果は、オ
ペランドをメモリへの書込み用でアル。ＣＰＵｌ０のプ
ログラムからアドレス可能なレソスタをｆ化させる命令
においては、実行結果が主保全記憶装置４８中に生じ、
そのため、割込、障害１ハードウエア・エラーが生じた
時、ＣＰＵのプログラムでアドレス可能なレノスタの内
容は主保全記憶装置４８中に得られる。プログラムでア
ドレス可能な全てのレノスタの現在の有効な内容が得ら
れることは、障害回復、割込処理及び命令の再試行を適
切て行うのに大変便利である。

サブ７ステムとしてＣＰＵ　１０を持つ情報処理システ
ムの主メモリ５１は、命令キャッシュ１６に＠音を１、
オペランド・キャッシュ２０にオペランドを供給するサ
ブ７ステムである。主メモリ５１に格納する（書込む）
全てのデータは、オペランド・キャソンー２０に格納さ
れているデータである。命令の実行結果としてデータを
メモリへ書込むときは、常に必要なデータ（オペランド
）は格納スタック５０にプログラム順序、に格納されて
おり２．７０ログラム順序でオペランド・キャッシュ２
つに加えられる（書込まれる）。オペランド・キヤノン
ユ２０のブロックがＭ放され、新しいデータがそのブロ
ック中へ書込むことができる様になるときに、オペラン
ド・キャッシュ制御部はキャッシュのそのブロック中の
主メモリへ書込むデータを保持し、それから新しいデー
タがそのブロック中に書込まれることは、従来よりよく
知られていた。

第２図には、収集装置４６の一部、詳しく言えば、命令
実行キー−］８と収集装置４６の収集装置ｆｆ　Ｍｉ：
Ｉ御論理回路４７が図示されている。収集装置制御部４
７の収集装置シーケンス制御部５２には、中央処理装置
１０の障害検出回路５４、エラー検出回路５６そして割
込検出回路５８からの障害検出フラグ、エラー検出フラ
グ、割込フラグが印加されている。収集装置シーケンス
制師部５２は、キー−１８に入力されてまだ残っている
命令の一番最初の命令の命令コードを比較し、通常のテ
ーブル°ルックアップ技法を用いて、命令コードにより
その命令の実行結果がどの実行結果スタックに格納され
ているかを決定する。収集装置シーケンス制師部５２は
、収集装置の制御部４７で発生している適切１　ｉ１１
制御信号によシ、残っている命令の時間的に最初の演算
結果を演算ユニットのＥＩＦＯ実行結果スタックに格納
して、それが読出されて主保全記憶装置４８か又は格納
スタック５０に書込てれる様にする。実行件来が主メモ
リ２０に書込乏しるべきものであるとき、オペランドは
格納スフツクへ書込捷れる。格納スタックは、上記の様
に、通常の１６のエントリ・レベルを有するファースト
イン・ファーストアウト・スタックであす、各レベルは
２つのオにランド、実施例の場合は７２ビツトのデータ
を格納することができる。

プログラムの順序で実行ユニットから読出されるヘキ次
の実行結果が、ＣＰＵ　１０のプログラムでアドレス可
能なし・ジスタ円の変化である場合、そのプログラムで
アドレス可能なレソスタ内の変化は、命令の実行結果と
共に実行結果スタックに格納されているレソスタを示す
付加的な情報ビットと一緒に、主保全記憶装置に格納さ
れる。

収集装置の制御部４７は、実行結果スタック３８１４、
０　＋　４２　、４４からの読出しと、主保全記憶装置
４８が格納スタックかのどちらに格納すべきかとをＭｉ
制御する。収集装置の７−ケンス制御部５２への入力信
号には、実行ユニットの一つから７０ログラム順序で読
出されるべき次の８令の、実行キー−１８に格納されて
いるオペレーション・コードが含まれている。収集装置
のシーケンス制御部５２への付加的な入力として’、　
ＣＰＵ　１０の通常有する発生源５２からの障害検出フ
ラグ及び発生源５４からのエラー検出フラグと、■殉シ
ステムである発生源５８からの割込がａる。収集装置の
ｆｌ制御部は、実行キー−１８から読出され、収集装置
の７−ケンス制御部５２へ転送された次の命令のオペレ
ーション・コードを比ａ　ｆ　’−）。オペレーション
・コードから、収集装置のソーフンスミ制御部は、どの
実行ユニッ（・がその特定の命令を実行するのかを決定
する。命令が実行ユニット及び命令実行キー−に印加さ
れる１順序関係のため、上記特定の命令を実行できる実
行ユニットのＦＩＦＯ演算結果スタックから読出ずべき
実行結果は、その特定命令の実行結果である。その実行
結果スタックの最下位レベル中にオペランドが存在する
場合、収集装置ソーケンス制御部５２は適切な制御信号
を発生し、対応する実行結果スタックからオペランドを
グートシ、そのオ被ランドを主保全記憶装置４８又は格
納スタック５Ｇに格納する。命令がメモリへの書込を伴
う場合、選択された実行結果スタックからの実行結果は
格納スタック５０へ書込壕れる。選択された命令の実行
結果が７０Ｉ：Ｉグラムからアドレス可能なレノスタの
変化である場合、選択された命令の実行結果は、その命
令によシ変化するレノスタの内容を格納する様に指定き
れている保全記憶装置の一部分に格納される。プログラ
ムでアドレス可能なレソスタ内の変化が書込捷れる・果
合記憶装置５８の部分は、実行結果スタック日にオペラ
ンドと共に格納されている付加的な２進データによ）決
定される。

第３図では、収集装置４６の付加的な詳細、特に、実行
結果スタック３８，４０，４２，４４と主保全記憶装置
４８及び格納スタック５０との間の回路結合を図示して
いる。中央実行ユニット２４の様な実行ユニットで実行
されたオペレーション・コードの実行結果は、ＣＥＵ実
行結果スタック３８に転送され、そこから、収集装置制
御部４７カ・らの制御信号によ、ｊ９　ＣＥＵ実行結果
スタック３８を起動したとき、１組のスイッチ７０へ送
られる。実行結果は、主保全記憶装置４８か収集装置制
御ｇＢからの制御信号によシ起動されると主保全記憶装
置４８に、又は格納スタックが起動されると格納スタッ
クに格納される。このことは、各実行結果スタック−４
０、４，２、４４も同様である。実行スタック３８　、
４０　、４．２　、４４と主保全３己１意装置４８及び
格納スタック５００間に、１対４選択スイッチ７０が位
置している。選択スイッチ７０は、どの実行結果スタッ
クから主保全３己１意装置・１８又は格納スタック５０
へ送られる力・選択（決定）する０ 第４図には、ＣＰＵ　１０に対する命令ワード７２のフ
ォーマットが図示されている。ｒと表示されている最初
の１８ビット（ビット位置Ｏ力）ら１７ンは、演算が行
われる対象であるオペランドｃ１アドレスでちる。ビッ
ト１８から２７は、実行される命令を唯一つに識別する
オペレー・ンヨン・コードを溝成している。ビット２８
は割込禁止ビットであシ、論理１となったとき、このオ
ペレーション。

コード（命令）が実行ユニットで実行されている間、割
込が処理（認識）されるのを禁止する。ビット２９は現
在の命令セグメント外のセグメントを参照することを明
示する。タグ・フィールドゞ（ビット位置３０から３５
）はアドレス修飾をＩ制御するために通常用られる。

第５図Ｕｚ　命令実行キュー（ＩＥＱ　）ワードゝ７４
のフォーマ・ｙトであり、このワードの一つ力５１ＰＩ
Ｆ’０スタックである命令実行キュー１８の１６Ｌ’ベ
ルのそれぞれに格納することができる。ＩＥＱワード７
４において、ビット位置Ｏから９は、第４図で図示され
ている命令ワード７７のメ−ペレー７ヨン・コードであ
る。ビット１０は倍長ソー＋ｐ　内のオペランドの位置
、即ち、オペランド″カニ２ワードの内の最初か２番か
を示している。ビット１１カラ１３　ｉｆ：　、ｙｒベ
レー、／ヨン・コードの演算結果全書込むべきレジスタ
・アドレスを示している。

ピノ１゛１４は、命令ワードのピッ１．２Ｂ（割込禁止
ビット）に対応している。ビット１５は命令ワードのビ
ット２９と同じである。ビット１６から２１は命令ワー
ドのビット３０から３５（タグ）全構成している。ビッ
ト２２は命令ワードのピッ）　９　（＋−ランケーショ
ン・フォールト可能ビット）であり、ビット２３は文字
修飾と共にＡ／Ｑの格納全指示している。その上、命令
ワード・アドレス（ＣＰＵ　Ｉ　Ｏの命令カウンタの内
容）は、ＩＥＱ７−ド）４の一部（１８ビツトの２進数
）であＱ１書込み命令に必要なメモリ・アドレス（実施
例でトゴ２８ビットの２進数）もその一部でるる。

第６図は主保全記憶装置・１８内の付置を図示しておシ
、その中には様々のプログラムからアドレス可能なレジ
スタの内容が格納される。識別したレジスタの中で、Ｘ
はインデックス・レジスタを示し、Ａはアキュムレーシ
ョン・レジスタ、Ｑは商レジスタ、ＡＲＯから７はアド
レス・レジスタ、ＢＥＲｆａ、ベース拡張レジスタ、Ｂ
ＡＲはベース・アドレス・レジスタ、ＭＢＡ　、！：　
ＭＢＢ　ｕマスター・ベース。

Ｖ）スタＡとＢを各々示している。命令カウンタ）即ち
、主保全記憶装置に格納された最後の命令のアドレスは
７６の部分に格納され、ＣＰＵ識別レジスタの現在の内
容は主保全記憶装置４８の７８の部分に格納される。

処理装置１０の実行できる命令は、オペレーション・コ
ードＣ命令）のいくつかのクラスで構成されている。こ
れらのオペレーション・コードのうちいくつかは、基本
的動作、即ち、演算するのＫｌクロック周期しかかから
ない単純なロード、加算、減算等に割当てられている。

他のクラスとして、浮動小数点演算、乗算と除算（浮動
小数点と困定小数点の双方）、アドレス・レジスタ修飾
、ノットとローティト、１０進演算、文字処理、ビート
・ストリング処理、仮想メモリと保護関連の処理、スト
ア及びその他の命令がある。処理装置は、物理的にも機
能的にも、これらの線に沿っていてつかの実行ユニット
に分割されており、各実行ユニットはそれに割当てられ
ているクラスの命令を実行するのに高度に最適化された
論理回路を有している。

中火ユニット・・ぐイノライン構造１２は処理装置ｉｏ
の全般的な動作の制御をし２て２９、オペ７−シヨン・
コード（コマンド）と関連スるオペラン”　ｋ　、％　
際に各オペレーション・ニートゞカ実行される様々な実
行ユニット２４　ｒ　２６’　＋　２８１３０に送る機
能を有している。命令フェッチ・ユこノド１４ば、中央
ユニット・・９イノライン構造１２の制御のもとに、命
令を命令キャッジ−１６＃刀・らフェッチし、その命令
ワードを中央ユニット・パイン０ライン構造１２に送る
。中央パイプライン・ユニット構造１２ｒ／′ｉ、命令
をデニー゛゛シ、オペランドをオペランド・キャッシュ
２０からフェッチし、オ投し−ンヨン・コードとオペラ
ンドラ実行ユニット２４，２６，２８，３０の一つへ送
る。

中央ユニット・・やイブライン構造１２の内部では、ａ
今のｈＩＩ処３３７　、命令のデコード、ペーゾングと
連想メモリを含むオペランド・アドレス生成が行われる
。構造１２けキャッンー２０も制御する。

実行ユニット２４，２６．２８５３０は、コマン＝＋’
ｆ中央・やイブライン・ユニット１２から、オペランド
をキャッジ−２０から受取１）　、命令コードを実行（
演算）する。命令の実行は通常、レジスタの現在の内容
と入力オペランドを基としていくつう・の演算結果を生
成を含んでおシ、その実行結果はプログラムからアドレ
ス可能なレジスタ、又はメモ′りに変化をもたらす。

処理装置１０は４つの主要な実行ユニットに分割されて
おシ、各演算ユニットは一つ又（ｄそれ以上Ｏサブユニ
ットで構成されている。これらの実行ユニットは、 （ジ）　中央実行ユニット（ＣＥＵ　）　２４（２）浮
動小数点演算と乗算及び除算を実行する２進算術実行ユ
ニット（Ｂ丁ＮＡＵ　）　２８（３）１０進文字実行ユ
ニットＣＤＢＣＣＵ　）　３０（４）仮想メモリ、保護
その他の実行ユニット（ＶＭＳＡＩ　）　２６ である。各実行ユニット２４，２６，２８．３０は命令
とオペランドを受取シ、これを他の実行ユニットが行っ
ていることを独立に処理している。

実行ユニット２６．２８．３０は各入力スタック３２，
３４．３６を有しておシ、入力スタックは１６レベルの
Ｆ、ＩＦＯスタックで、各スタックは２つのデータワー
ド＋（オペランド）を保持す、ることかできる。実施例
では、倍長ワードは７２ビツトとパリティピットで構成
されている。さらに、各レベルは付随するオペランド・
コードを保持スる。

この様に、入力スタックは、スタックが付属している実
行ユニットで実行を待っている１６個寸でのコマンドと
オペランドを保持することができる。

ある命令とそれに例随するオペランドを受取る（割当て
られる）実行ユニットの決定は、命令のオＲレーション
・コードを調べることによシ分配装置２２が決定する。

実施例において用いている特定の方法は、テーブル・ル
ックアック技法である。入力スタック３２，３．４．３
６により、中央パイプライン構造が、例えば先行する複
数の実行サイクルを必要とする命令の演算の終了を待つ
こと々く、オペランドとその関連のオペレー７ヨンコー
ドを実行ユニットへ、クロック、周期ごとに一つづつの
割合で送ることを可能にしている。この様な構成により
、それぞれ別の実行ユニットがオーバラップすることが
可能となった。しかし’１一つの実行ユニット内では、
オーベラツブしていない。各命令コードは、常にパイプ
ライン・ユニット１２から受取った順序で実行され、分
配装置２２に送る。処理装置１ｏのンステム・アーキテ
クチャ、即ち、いぐっがの実行ユニットを有しているこ
とにより、主要なレジスタ、例えばＡレジスタとＱレジ
スタを保持しておくことが必要であるっ処理の進行中、
特定のレジスタの有効なコピーハ、実行ユニットの一つ
にあるが、処理装置１０内のいくつかの異なるレノスフ
パンクの一つにある。中央ユニット・パイプライン構造
１２は、各レジスタに対する現在の有効なコピーの記録
を保持しておシ、次の命令の実行が、レジスタの内容、
つコピーを１つの演算ユニットから他の実行ユニットへ
移転することを必要していることを認識してのる・しか
し、特定のレジスタの内容の有効なコピーを保持するこ
とは、パイプラインの長さく５命令の深き）により複雑
さを増す。

障害の発生の即ぐ前のプログラムでアドレス可能なレジ
スタの内容を決定することができることは、すばやい１
章害回復に必要なことである。全てのノやイブライン方
式のコンピュータにおいテ、トの命令の処理も、異なっ
た実行段階にあるいくつかの他の命令の処理とオーバラ
ップしている。その上、ＣＰＵ］Ｏにおいては、いくつ
かの命令の実行が、異なる実行ユニットで同時に行われ
る。その結果、どの瞬間をとっても、パイプライン１２
内や実行ユニット２４．２６．２８１３０内のレジスタ
には、複数の異なる命令コードの演算や実行によるレジ
スタへの変化が入っている。命令障害や割込が生じたと
き、パイプライン１２は、障害や割込が生じた直前の最
後の命令の終って停止する。ノログラムの順序で障害や
割込の前の命令ノ実行の結果としての全てのレジスタへ
の変化は終了させなければならず、プログラムの順序で
その後の命令の実行の結果としてのプログラムでアドレ
ス可能なレジスタの変化やメモリの変化は取消（削除）
しなければならない。収集装置４６は有効な現在のノロ
グラムでアドレス可能な各レジスタのコピーを、障害回
復や割込処理を可能ｊこするために供給している。

収集装置４６は、実行結果７タノク３８・４ｏ・４２．
４４Ｘ命令実行キーー１８、ＣＰＴＪ　１０のプログラ
ムアドレス可能な全てのレジスタの内容が格珀すれる主
保全記憶装置４８、オペランドをメモリに書込み、オペ
ランドのアドレスを格納のためオペランド・キャラ／−
に送る格納スタック５つ、そして収集装置制御部４７で
構成されているＣ＠実行ユニット２４，２６，２８．３
０は、自分自身用の実行結果スタック３８，４０，４２
゜４４を持っている。各実行ユニットが命令の実行を終
了すると、演算ユニットは付属の実行スタック３）Ｓ、
４０，４２．４４に、その命令で変化したプログラムで
アト８レス可能なレジスタの新しいコピーやメモリへの
変化を送る。これらのレジスタへのＦ化は、１６レベル
のＦＩＦＯスタックで構成されで（／Ｘる実行結果スタ
ック３８，４０，４２．４４に、実行結果スタックが受
取った順序で格納される。同様に、中央実行ユニット２
４で実行されたストア命令の結果も’Ｉ　ＣＥＵの実行
結果スタック３８に７０ログラムの順序で格納される。

こうして、各実行結果スタックは、１６までのプログラ
ムでアドレス可能なレジスタへの変化や、メモリへの変
化の記録をプログラムの順序で入れている。プログラム
の順序とは、最初に入ったものは最初に出て行く、即ち
、一番長く実行結果スタックに格納されてい／辷ものは
、一番最初にスタックから読出されるということである
。

全てのプログラムでアドレス可能々レノスタのマスター
・コピーは、主保全記憶装置４８中に保持されている。

主保全記憶装・！４８はレジスタ・バンクであシ、その
中にプログラムでアドレス可能なレジスタの内容の有効
なコピーを格納している。

この様な各レジスタの内容がＭＳＳ内に格納されている
位置は第６図に図示されている。収集装置ノーケンス制
御部５２、ストア処理論理回路６０゜実行結果７タソク
・アンロード制御部６２で構成されている収集装置の制
御部４７を介して、収集装置４６は実行結果、即ち、レ
ジスタへの変化又Ｉｄ、Ｊモリへのストアを実行結果ス
タックかう、１度、て１つづつ取出し、それらを主保全
記憶装置４８ヘコピーするか又は、オペランド・キャッ
シュ２Ｑ（て７０ログラムの順序で書込むために格納ス
タツク５０へ送る。収集装置４Ｇの重要な特徴は、全て
のプログラムでアドレス可能なレジスタへの変化（は収
集装置によって受取られ、メモ’Ｊ　２０へ格納すべき
全てのものは収集装置を介して行われるということであ
る。

障害を適切に処理するためには、オにレーノミン・コー
ド（命令）の処理を停止して、障害の起きた余令に続く
宿合が実行されていない様にコンビーータ・プログラム
から見えることが必要である。障害又は割込が発生した
とき、障害を示すフラグが、障害が発生した命令の実行
結果が格納されてハる実行ユニットの実行結果スタック
中のレベルにセットされる。プログラムの順序で次に主
保全記憶装置４８か又は格納スタック５０へ格納される
べき命令の実行結果と共に、障害フラグが格納されてい
たことを収集装置シークンス韻［＃部が識別した場合、
そのレベルの実行結果とプログラムの順序でそれに続く
命令の全ての実行結果は一 廃棄でれる。障害が起きた実行結果がプログラムの順序
（命令ストリーム）で出現するまで、収集装置は、実行
ユニットの実行結果スタックを読出して、プログラムで
アドレス可能なレジスタへの変化を主記憶装置４８へ、
又は格納スタック５０からオペランド・キャッ／ユ２０
へ転送している。

この様に、収集装置４６が障害を検出（認識）したとき
は、第４ランド・キャッジ−２０と生保全記憶装置４８
両方とも正しい状態にあり、主保全記憶装置はプログラ
ムからアドレス可能なレジスタの有効なコピーを持ち、
オペランｒゞ・キャッジ−には、メモリ５１に書込む準
備として有効なデータのみしか書込まれていない。ＭＳ
８４８中のデータは、障害から回復する／？ｃめに引続
き行われる障害処理に用いられる。主保全記憶装置中の
レジスタのマスター・コピーは、唯一のそれらのレジス
タの有効なコピーであり、障害の起きた命令及び引続く
８令を含む未決のキャッジ−へ格納すべきものは廃棄さ
れる。ＣＰＵ　１０ば、それらから、通常の障害回復処
理を開始する。

ＣＰＵ　１０によシ実行中（処理中）の全ての命令の王
しいプログラム順序の記録は、収集装置の命令実行キュ
ー１８に保持されている。命令実行キー−１８は、処理
中の各命令に対して一つのエンド・ノを有している。主
保全記憶装置４８への、及び格納スタック５０へのエン
トリは、プログラムのＪＸ序で、即ち、中央パイプライ
ン構造１２が命令を命令実行スタック１８に格納したの
と同じ順序で読出される様に、順序づけられている。命
令実行キュー・ワードは、命令のオペレーション・コー
ドを含んでおシ、テーブル・ルックアップ技法を用いて
、宿合が実行されたとき実行結果か入るべき実行結果ス
タックを識別する。実行された命令の実行結果は、それ
から、適切な実行結果スタ、・りから主保全記憶装置４
８又は格納スタックに、７°ログラムの順序で転送され
る。この様に、収集装置４６内で、命令は完了する、即
ち、各命令の実行結果は、適切な（ｆログラムの）順序
で受取られて、正しい順序となる。

障害回復及び割込を処理することに加えて、収集装置４
６は、全てのメモリ書込（ストア）命令の実際の処理を
も行う。主保全記憶装置４８は全てのフ０ログラムでア
ドレス可能なレジスタのコピーを有しており、メモリー
書込むべきフ０ｏグラムでアドレス可能なレジスタの内
容を得るのに都合がＪ：い。主保全記憶装置４８又は格
納スタックを介して実行ユニットの実行結果スタックか
らくる、メモリ５１へ層−込むべきデータの収集装置内
の処：ｆ！ｌ！　ｉは、７０ログラム順序を守って行わ
れ、ストア命令の処理に実行ユニット２４＋２６．２８
．３０が関与する必要を避けている。この意味で５．収
集装置４６は実行ユニ、トの一つであるともいえる。

その結果、単純なストア命令の処理を、他の２以上のク
ロック周期を必要とする命令とオーバラップして行うこ
とかできる。主保全記憶装置内に格納されている情報に
よ、９、’ＣＰＴＪＩＯはハードウェア命令の再試行を
容易に行うことができる。

命令実行キー−１８は、中央処理装置１ｏの全てＤ未処
理の命令に対するエントリを有するファーストイン・フ
ァーストアウト・スタックである。

＠令実行キュー１８中の各ＩＥＱワード７４のエントリ
の順序で、実行結果スタック３８　、４．０　。

４２．４４からの各命令の実行結果の読出しの順序を制
御し、命令の処理終了を制御している。命令実行キー−
１８は、又、各オペレーション・コード罠対応した命令
カウンタの内容及び格納スタック５０がら格納されるメ
モリの７１・゛レスモ含ンでいる。

演算ユニッＩ・の実行結果スタック３８，４０゜４２．
４４はファーストイン・ンアーストアウ（・スタックで
あり、その中に、実行ユニットで実行された各オペレー
ション・コードの演算結果か格納される。命令（オペレ
ーションつコードの処理は、実行結果であるレジスタの
変化が主保全記憶装置に記憶されるか、メモリへの変化
が格納スタック５０に転送きれたときに、終了する。障
害フラグと関連する演算ユニットのレジスタ変イヒ指示
は、各実行ユニットに対する実行結果スタックの各エン
トリに含まれている。

主保全記憶装置４８は、ＣＰＵ　１０中の全てのプログ
ラムでアドレス可能なレジスタ及び〕０ログラムで認識
可能で様々なレジスタ、例えば第６図に示した様な命令
カウンタと指示レジスタ、の最終的（正確な）コピーを
入れている。ＣＰＩＪ　１０のプログラムでアドレス可
能なレジスタ中の全ての変化は、主保全記憶装置４８に
格納されている情報に反映されている。主保全記憶装置
への変化は、各ＩＥＱワード７４が命令実行キー−１８
から取除かれ、そのＩＥＱワードのオペレーション・コ
ートゞの実行結果が対応の実行結果スタックから取除か
れるときに、７°ログラムの順序で完了する。ＣＰＵ］
Ｏの通常の動作では、実行結果か実行結果スタック中に
十分長く保持されているので、その命令の実行中には、
障害が起らない確率が高い。収集装置制御部４８で障害
が検出されない場合１・寸、実行結果は主保全記憶装置
４８又は格納スタック５０に転送される。

メモ１，１５１へ書込むべきデータは、単純なストア命
令の場合、主保全記憶装置４８がらこのデータｌｌスタ
ック５０へ移転することにより、他の全てのストア命令
の場合は実行結果スタックより得られる。主保全記憶装
置から得られたデータに対してなされるストア命令はど
の実行ユニットも全ぐ時間がかからず、単にストア命令
が命令実行キー−中に入るのＫｌパイプライン・サイク
ルが必要なだけである。

凍害を実行結果スタック取出制御部６２に知らせるのに
２つの方法がある。命令の実行結果を７ラグすることの
できる障害は、障害の発生した又は検出された実行ユニ
ットの実行結果スタック中の実行結果と同じエンドｌ）
中に入力される。このことｊは、対応する演算結果スタ
ックの入力上の実行障害フラグを上げ、実行ユニットの
障害タイツ０・レジスタに障害タイツ０を入力し、実行
ユニットの障害コード・レジスタに障害コードを入力す
るととにより行われる。このタイプの障害の報知ｆｄ、
命令の通當の実行と関連するデータ中又はデータと共（
で障害報知情報を実行結果フタツクに入れることのでき
る全ての障害に対して、実行ユニットにより使用されて
いる。

割込処理に関しては、データ処理システムのｒｌｏ　ｇ
ｌ１分からの割込存在信号線により、割込を処理すべき
ＣＰＵ　１０に知らされる。論理回路６２は最後に取出
きれた命令の割込禁止ビットをチェックする。割込禁止
ビットが１、即ちＯＮの場合、収集装置４６は実行スタ
ックから取出し続ける。

割込禁止ビットがＯＦＦの場合、収集装置は割、込を認
識し、実行結果スタック中の全ての演算結果のその後の
取出しを停止し、割込処理を開始させる。

実行結果は、プロゲラｌでアドレス可能なレジスターの
変化の場合は主保全記憶装置へ、メモリへの書込の場合
は格納スタックへ格納されるが、その１ｌｊｌ制御ハ、
ファーストイン・ファーストアウト・スタックで構成さ
れている命令実行上−−中に格納されている命令実行キ
ー−・ワー＋゛７４　ｔ□てよって行われる。

主保全記憶装置内に格納されている情報がメモリ中へ書
込壕れる場合、データは主保全記憶装置４８を構成して
いるレジスタから格納スタック５０へ転送され、その後
、ＪＥＱスタックからのアドレスとストアすべきデータ
は、オペランド・キャツ／−２０へ送うれる。オペラン
ド・キャッゾ＝２０は、データの書込まれ７７ニキヤツ
／−のブロックをキャツノー２０か解放するときの直前
に、そＤプロ、７り中のデータをメモリ５１へ書込む。

実行結果スタック中にある情報、特に主保全記憶装置４
８に格納する情報（は、命令によシ変化したレジスタの
内容に加えて、ＩＥＱ１８から読出された最後７：）命
令の命令カウンタの内容も含んでいる。

上述の様に、この発明は、平行して命令を実行する複数
の実行ユニットから命令の実行結果を適切１プログラム
の順序で収集する機構を提供してイル。収集装置は、ノ
°ログラムでアドレス可能ナレノスタのコピーを保持し
ておシ、又、ストア命令（つ処理を行っている。収集装
置は’Ｉ　ＭＳＳ　４８の内容を供納することにより、
割込、障害、エラーの処理及びＣＰＵの回復処理を援助
している。それは、ＭＳＳ　４−８が、、　ＣＰＵ　１
０のプログラムでアドレス可能なｊ／ノスタの、割込、
障害、ニラ−の直前に存在したその壕まの有効なコピー
を保持しているからである。

この発明の範囲を逸脱することなく、上述した実施例の
様々な修正が可能であることは明白である。

【図面の簡単な説明】

第１図は、本発明の収集装置を備えた汎用情報処理７ス
テムの中央処理ユニットのブロック図である。 第２図はこの発明の収集装置の一部分のブロック図であ
る。 第３図はこの発明の収集装置の他の一部分のブロック図
である。 第４図は命令ワードのフォーマットである。 第５図はＧ全実行キー−・ワードのファーマットである
。 第６図は、主保全記憶装置のレジスタの概略図で、プロ
グラムでアドレス可能なレジスタの内容が格納されるレ
ジスタの位置を図示している。 １２・・・ワ央パイプラインユニット、１４・・・命令
フェッチユニット、１６・・・命令キャッシュ、１８・
・・品令実行キー−１２０・・・オペランドキャッシュ
Ａ２２・・分配装置、２４・・中央実行ユニット、２６
・・・ＶＭＳＭユニット、２８　・ＢＩＮＡＵユニット
、３０・・・ＤＥＣＣＵユニット、４７・・・収集装置
制御部、４８・・主保全記憶装置、５０・・・格納スタ
ック。 特許出願人　　ハネウェル・インフォメーション・第１
頁の続き （η）発　明　者　グレゴリ−・シー・エジングトン アメリカ合衆国８５３０８アリシナ 州グレンデイル・トリー・パイ ンス・サークル４９１６

Claims (1)

1. 【特許請求の範囲】 （１）中央処理ユニッ）　（ＣＰＵ　）が１組の実行可
   能な命令、複数の実行ユニットを有しておシ、各実行ユ
   ニットはＣＰＵが実行可能な命令の別々のサブセットを
   受取った順序で実行するのに適合しており、前記ＣＰＵ
   は命令を実行ユニットにプログラムの順序で発する機能
   を有している、メモリを有するデータ処理システムの中
   央処理ユニットにおいて、 ＣＰＵがプログラム順序で発する命令を格納する格納手
   段；各実行ユニットに付属しており、各命令の実行結果
   を付属している実行ユニットが実行した順序で格納する
   実行結果手段；実行ユニットが実行した各綿令の実行結
   果全格納する格−納手段；ＣＰＵが発した命令を格納す
   る手段が詰合を受取った順序に応答し、各実行ユニット
   に付属している実行結果手段中の実行結果を７°ログラ
   ム順序で出し、その実行結果を前記格納手段に格納する
   ことを制御する制御手段、 を有することを特徴とする中央処理ユニット。 ｒ２）　　各実行ユニットに付属している実行結果手段
   がＦＴＦＱスタックである特許請求の範囲第（１）項の
   中央処理ユニット。 （３）　　ＣＰＵがプログラム順序で発する命令を格納
   する格納手段がＦＩＦＯスタックである特許請求の範囲
   第（２）項の中央処理ユニット。 ・′４）　　実行ユニットによシ実行される各命令の実
   行結果を格納する格納手段が、主保全記憶装置と格納ス
   タックである特許請求の範囲第（３）項の中央処理ユニ
   ット。 ５）　格納スタックがＦＩＦＯスタックである特許請求
   の範囲第（４）項の中央処理ユニット。 ′６）　　中央処理ユニット（ＣＰＵ　）が、プログラ
   ムでアドレス可能なレジスタ、実行可能な１Ｍｉの命令
   、複数の実行ユニットを有しておち、各実行ユニットは
   ＣＰＵが実行可能な命令の別々のサブセットを受取った
   順序で実行するのに適合しておシ、前記実行ユニットの
   少なくても一つが１クロック周期で実行できる命令のサ
   ブセットを実行し、前記ＣＰＵは命令を実行ユニットに
   プログラム順序で発する手段を有している、メモリを有
   する同期式デジタル・データ処理システムの中央処理ユ
   ニットにおいて、 ＣＰＵがノログラムの順序で発する各命令のオペレーシ
   ョン・コードを格納する命令実行キー−；ＣＰＵが実行
   できる命令のサブセットを１タロツク周期で実行する実
   行ユニット以外の各実行ユニットに付属する入カスタツ
   ク；各実行ユニットに付属し、付属する実行ユニットに
   よシ実行された順序で各命令の実行結果を格納する実行
   結果７タツク；実行ユニットにより実行された各命令の
   実行結果を格納する主保全記憶装置及び格納スタック；
   命令実行キー−で受取った命令の順序に応答し、実行ユ
   ニットに例属する実行結果スタ、りに格納されている実
   行結果をプログラム順序で取出し、この実行結果を、ノ
   ログラムでアト／ス町納なレジスタの変化の場合（ｒ：
   ｒ、主保全記憶装置に、メモリーの書込の場合は格納ス
   タックに格納する収集装置制御部、 を有することを特徴とする中央処理ユニット。 （７）命令実行キー−がＦＩＦＯスタックである特許請
   求の範囲第（６）項の中央処理ユニット。 （８）　　各人力スタックがＦＩＦＯスタックである特
   許請求の範囲第（７）項の中央処理ユニット。 （９）　　各実行結果スタックがＦＩＦＯスタックであ
   る特許請求の範囲第（８）項の中央処理ユニット。 ・１０　　格納ヌクックがＦＩＦＯスタックである特許
   請求の範囲第（９）項の中央処理ユニット。 α℃　各ＦＩＦＯスタックが１６レベルである特許請求
   の範囲第叫項の中央処理ユニット。 ・聯　中央処理装置が複数の実行ユニットを有し、各実
   行ユニットは処理装置が可能な命令内、予め定められた
   １組のオペレーション・コードを実行するのに適合して
   おり、前記処理装置はオペレーション・コードをプログ
   ラム順序で実行している、１組の実行可納な命令を有す
   る中央処理装置の収集装置において、 前記収集装置が、 オペレーション・コードを含むＩＥＱワードをノログラ
   ムの順序で受取るのに適した命令実行キ＝−；各実行ユ
   ニットに１つづつ付属してお）、付属している実行ユニ
   ットで実行された各オペレーション・コードの実行結果
   を受取るのに適した実行結果スタック；実行ユニットで
   実行した命令の実行結果を受取って格納し、記憶手段に
   格納すべき実行結果を送出す手段；実行ユニットによシ
   実行されたオペレーション・コードの実行結果を７０ロ
   グラム順序で実行結果を受取って格納する手段に送出す
   のを制御する制御手段、 で構成されておシ、 障害、割込又はノ・−ドウエア・エラーが発生したとき
   、その発生の直前にノログラムでアドレス可能なレジス
   タに存在していたそのま捷の正確なコピーが主保全記憶
   装置内に格納されていることを特徴とする中央処理装置
   の収集装置。 ０３　　命令実行キー−がＦＩＦＯスタ、７りである特
   許請求の範囲第α功項の中央処理装置の収集装置。 α→　複数の実行ユニットの各々がＦ’ＩＦＯスタック
   である特許請求の範囲第α′３項の中央処理装置の収集
   装置。 烏　実行結果を受取シ、格納する手段に、ノ°ログラム
   でアドレス可能なレジスタの内容を格納する主保全記憶
   装置（レジスタ）及び格納スタックが含まれる特許請求
   の範囲第０ゆ項の収集装置。 １・　制御手段が、格納処理論理回路、収集装置シーケ
   ンス制御部、実行結果取出制御部で構成されている特許
   請求の範囲第００項の中央処理装置の収集装置。 ｑ７１　　中央処理装置が、アドレス可能なメモリ位置
   を有するプログラムアドレス可能な複数のレジスタ、シ
   ステム・メモリ、実行可能な一組の命令、を有し、前記
   中央処理装置（ｄ複数の実行ユニットを有しておシ、各
   実行ユニットは実行可能な命令の予め定められたオペレ
   ーション・コードのセットを受取った順序で実行するの
   に適しておシ；前記中夫処汀装置は命令を各実行ユニッ
   トにプログラム順序で発する手段を有している、中央処
   理装置の収集装置において、 収集装置が、 命令ワードのオペレーション・コードヲ含ムＩＥＱワー
   ドをノ°ログラム順序で受取るのに適した命令実行キー
   −（ＩＥＱ）；実行ユニットに一つづつ付属してお９１
   角属している実行ユニットで実行したオペレーション・
   コードの実行結果を受取るのに適した複数の実行結果ス
   タック；プログラムでアドレス可能なレジスタの内容へ
   の変化を格納する生保全記憶装置；システノ・・メモリ
   の一つのメモリ位置に格納されているデータへの変化で
   あるオペレーション・コードの実行結果の格納する格納
   スタック；　ＩＥＱで受取ったオペレーション・コード
   の順序に応答し、オペレーション・コードを実行可能な
   実行ユニットに付属している実行結果スタック内に格納
   されている実行結果を、実行結果がプログラムでアドレ
   ス可能なレジスタの内容を変化させるものの場合は主保
   全記憶装置に１実行結果がシステム・メモリの一つのメ
   モリ位置に格納されているデータを変化させるものの場
   合格納スタックに、格納させる制御手段、 で構成されている中央処理装置の収集装置。 α汁　命令実行キー−がＦＩＦＯスタックである特許請
   求の範囲第αつ項の収集装置。 ０９：　　各実行結果スタック・がＦＩＦＯスタックで
   ある特許請求の範囲第叫項の収集装置。 ００　　格納スタックかＦＩＦＯスタックである特許請
   求の範囲第（１り項の収集装置。 （２ｉ３　　収集装置制御手段が、格納処理論理回路、
   収集装置シークンス１ｌｉｉＪ御部、格納スタック取出
   制御部で構成きれている特許請求の範囲第（社）項の収
   集装置。