JP2933027B2 - 複数命令並列発行／実行管理装置 - Google Patents
複数命令並列発行／実行管理装置Info
- Publication number
- JP2933027B2 JP2933027B2 JP8249164A JP24916496A JP2933027B2 JP 2933027 B2 JP2933027 B2 JP 2933027B2 JP 8249164 A JP8249164 A JP 8249164A JP 24916496 A JP24916496 A JP 24916496A JP 2933027 B2 JP2933027 B2 JP 2933027B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- register
- result value
- row
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000872 buffer Substances 0.000 claims description 206
- 230000015654 memory Effects 0.000 claims description 98
- 238000001514 detection method Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 13
- 239000011159 matrix material Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 57
- 238000005516 engineering process Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 7
- 125000004122 cyclic group Chemical group 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- COCAUCFPFHUGAA-MGNBDDOMSA-N n-[3-[(1s,7s)-5-amino-4-thia-6-azabicyclo[5.1.0]oct-5-en-7-yl]-4-fluorophenyl]-5-chloropyridine-2-carboxamide Chemical compound C=1C=C(F)C([C@@]23N=C(SCC[C@@H]2C3)N)=CC=1NC(=O)C1=CC=C(Cl)C=N1 COCAUCFPFHUGAA-MGNBDDOMSA-N 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3856—Reordering of instructions, e.g. using queues or age tags
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Description
【０００１】
【発明が属する技術分野】本発明は、複数の命令を動的
かつ並列に発行し、並列に実行するスーパースカラ型の
プロセッサに搭載され、複数の命令の発行及び実行を管
理する複数命令並列発行／実行管理装置に関する。
かつ並列に発行し、並列に実行するスーパースカラ型の
プロセッサに搭載され、複数の命令の発行及び実行を管
理する複数命令並列発行／実行管理装置に関する。
【０００２】
【従来の技術】汎用プロセッサ、特にマイクロプロセッ
サの高性能化技術として、一般にスーパースカラと呼ば
れる技術が広く用いられている。スーパースカラ技術
は、命令列を構成する個々の命令を順次フェッチし、デ
コードし、発行し、実行するにあたって、複数の命令を
並列にフェッチ及びデコードし、デコード済みの複数の
命令の中から複数の実行可能な命令を動的に特定し、そ
れらの命令を複数の演算処理装置やメモリアクセス装置
に並列に発行し、並列に実行する技術である。従来のス
ーバースカラ技術に関しては、例えば、Ｍｉｋｅ Ｊｏ
ｈｎｓｏｎ氏著の“Ｓｕｐｅｒｓｃａｌａｒ Ｍｉｃｒ
ｏｐｒｏｃｅｓｓｏｒ Ｄｅｓｉｇｎ”（Ｐｒｅｎｔｉ
ｃｅ Ｈａｌｌ社刊）に詳しい解説がある。
サの高性能化技術として、一般にスーパースカラと呼ば
れる技術が広く用いられている。スーパースカラ技術
は、命令列を構成する個々の命令を順次フェッチし、デ
コードし、発行し、実行するにあたって、複数の命令を
並列にフェッチ及びデコードし、デコード済みの複数の
命令の中から複数の実行可能な命令を動的に特定し、そ
れらの命令を複数の演算処理装置やメモリアクセス装置
に並列に発行し、並列に実行する技術である。従来のス
ーバースカラ技術に関しては、例えば、Ｍｉｋｅ Ｊｏ
ｈｎｓｏｎ氏著の“Ｓｕｐｅｒｓｃａｌａｒ Ｍｉｃｒ
ｏｐｒｏｃｅｓｓｏｒ Ｄｅｓｉｇｎ”（Ｐｒｅｎｔｉ
ｃｅ Ｈａｌｌ社刊）に詳しい解説がある。
【０００３】スーパースカラ技術を用いた、従来のスー
パースカラマイクロプロセッサは、複数命令並列発行管
理装置と複数命令並列実行管理装置が、上記の並列処理
を実現する上で極めて重要な役割を担っている。複数命
令並列発行管理装置は、一般にリザベーションステーシ
ョン（Ｒｅｓｅｒｖａｔｉｏｎ Ｓｔａｔｉｏｎ）と呼
ばれ、複数命令並列実行管理装置は、一般にリオーダー
バッファ（Ｒｅｏｒｄｅｒ Ｂｕｆｆｅｒ）と呼ばれ
る。
パースカラマイクロプロセッサは、複数命令並列発行管
理装置と複数命令並列実行管理装置が、上記の並列処理
を実現する上で極めて重要な役割を担っている。複数命
令並列発行管理装置は、一般にリザベーションステーシ
ョン（Ｒｅｓｅｒｖａｔｉｏｎ Ｓｔａｔｉｏｎ）と呼
ばれ、複数命令並列実行管理装置は、一般にリオーダー
バッファ（Ｒｅｏｒｄｅｒ Ｂｕｆｆｅｒ）と呼ばれ
る。
【０００４】複数命令並列発行管理装置は、デコード済
みの複数の命令を一時的に保持し、保持された命令の中
のそれぞれの命令が発行可能であるかどうかを判断し、
発行可能な命令の内の幾つかの命令を発行する動作を行
なう。発行不可能な命令は複数命令並列発行管理装置内
にそのまま継続して保持され、次の処理サイクルで再度
発行可能かどうか検査される。
みの複数の命令を一時的に保持し、保持された命令の中
のそれぞれの命令が発行可能であるかどうかを判断し、
発行可能な命令の内の幾つかの命令を発行する動作を行
なう。発行不可能な命令は複数命令並列発行管理装置内
にそのまま継続して保持され、次の処理サイクルで再度
発行可能かどうか検査される。
【０００５】図２８は、従来技術の複数命令並列発行管
理装置の基本構成を示したブロック図である。図示のよ
うに、複数命令並列発行管理装置は、複数の未発行命令
エントリ２５０１と発行制御装置２５０２とを備える。
未発行命令エントリ２５０１は、命令タグフィールド２
５０１１と、命令コードフィールド２５０１２と、第１
オペランド／タグフィールド２５０１３と、第２オペラ
ンド／タグフィールド２５０１４と、比較器２５０１５
と、比較器２５０１６とを備える。また、複数命令並列
発行管理装置は、命令タグ入力端子２５０３と、命令コ
ード入力端子２５０４と、第１オペランド／タグ登録入
力端子２５０５と、第１タグ比較入力端子２５０６と、
第２オペランド／タグ登録入力端子２５０７と、第２タ
グ比較入力端子２５０８とを入出力端子として持つ。そ
して、１つの未発行命令エントリ２５０１当たり１命令
が一時的に保持される。
理装置の基本構成を示したブロック図である。図示のよ
うに、複数命令並列発行管理装置は、複数の未発行命令
エントリ２５０１と発行制御装置２５０２とを備える。
未発行命令エントリ２５０１は、命令タグフィールド２
５０１１と、命令コードフィールド２５０１２と、第１
オペランド／タグフィールド２５０１３と、第２オペラ
ンド／タグフィールド２５０１４と、比較器２５０１５
と、比較器２５０１６とを備える。また、複数命令並列
発行管理装置は、命令タグ入力端子２５０３と、命令コ
ード入力端子２５０４と、第１オペランド／タグ登録入
力端子２５０５と、第１タグ比較入力端子２５０６と、
第２オペランド／タグ登録入力端子２５０７と、第２タ
グ比較入力端子２５０８とを入出力端子として持つ。そ
して、１つの未発行命令エントリ２５０１当たり１命令
が一時的に保持される。
【０００６】ある命令が発行可能であるかどうかを判断
するためには、その命令の必要とする入力オペランドが
全て揃っているかどうかを調べる必要がある。従来技術
による複数命令並列発行管理装置は、必要な入力オペラ
ンドが全て揃っているかどうかの判定を、以下のよう
に、比較器２５０１５及び比較器２５０１６を用いた並
列比較動作で実現している。なお、図示の例では１命令
あたり２つの入力オペランドを使用するものとする。
するためには、その命令の必要とする入力オペランドが
全て揃っているかどうかを調べる必要がある。従来技術
による複数命令並列発行管理装置は、必要な入力オペラ
ンドが全て揃っているかどうかの判定を、以下のよう
に、比較器２５０１５及び比較器２５０１６を用いた並
列比較動作で実現している。なお、図示の例では１命令
あたり２つの入力オペランドを使用するものとする。
【０００７】フィールド未発行命令エントリ２５０１の
命令タグフィールド２５０１１には、当該命令に固有の
命令タグが格納されている。また、第１オペランド／タ
グフィールド２５０１３、第２オペランド／タグフィー
ルド２５０１４には、入力オペランドが既に存在する場
合はそれぞれその入力オペランドが格納され、まだ入力
オペランドが存在しない場合にはその入力オペランドを
結果値として生成する命令の命令タグが格納される。
命令タグフィールド２５０１１には、当該命令に固有の
命令タグが格納されている。また、第１オペランド／タ
グフィールド２５０１３、第２オペランド／タグフィー
ルド２５０１４には、入力オペランドが既に存在する場
合はそれぞれその入力オペランドが格納され、まだ入力
オペランドが存在しない場合にはその入力オペランドを
結果値として生成する命令の命令タグが格納される。
【０００８】ある命令の実行が終了すると、その命令の
命令タグが、第１タグ比較入力端子２５０６と第２タグ
比較入力端子２５０８とを介して、全ての未発行命令エ
ントリ２５０１の比較器２５０１５と比較器２５０１６
とに与えられる。それぞれの比較器２５０１５と比較器
２５０１６とは、それぞれの第１オペランド／タグフィ
ールド２５０１３及び第２オペランド／タグフィールド
２５０１４に格納されている値（入力オペランドもしく
は命令タグ）と、入力された命令タグとを比較し、一致
しているかどうかを検査する。なお、入力オペランドと
命令タグが一致することはないようにする。
命令タグが、第１タグ比較入力端子２５０６と第２タグ
比較入力端子２５０８とを介して、全ての未発行命令エ
ントリ２５０１の比較器２５０１５と比較器２５０１６
とに与えられる。それぞれの比較器２５０１５と比較器
２５０１６とは、それぞれの第１オペランド／タグフィ
ールド２５０１３及び第２オペランド／タグフィールド
２５０１４に格納されている値（入力オペランドもしく
は命令タグ）と、入力された命令タグとを比較し、一致
しているかどうかを検査する。なお、入力オペランドと
命令タグが一致することはないようにする。
【０００９】比較された値が一致した場合は、その実行
を終了した命令の結果値が、第１オペランド／タグフィ
ールド登録入力端子２５０５と第２オペランド／タグフ
ィールド登録入力端子２５０７とを介して与えられるの
で、当該結果値を、対応する第１オペランド／タグフィ
ールド２５０１３もしくは第２オペランド／タグフィー
ルド２５０１４に登録する。発行制御装置２５０２は、
比較器２５０１５及び比較器２５０１６の比較結果を受
け、それぞれの命令の入力オペランドが揃ったかどうか
を判断する。
を終了した命令の結果値が、第１オペランド／タグフィ
ールド登録入力端子２５０５と第２オペランド／タグフ
ィールド登録入力端子２５０７とを介して与えられるの
で、当該結果値を、対応する第１オペランド／タグフィ
ールド２５０１３もしくは第２オペランド／タグフィー
ルド２５０１４に登録する。発行制御装置２５０２は、
比較器２５０１５及び比較器２５０１６の比較結果を受
け、それぞれの命令の入力オペランドが揃ったかどうか
を判断する。
【００１０】以上のように、従来技術のスーパースカラ
マイクロプロセッサの複数命令並列発行装置は、比較器
２５０１５及び比較器２５０１６を用いた並列比較動作
で命令の発行可能性を判断する。なお、図２８では、比
較器２５０１５及び比較器２５０１６を各未発行命令エ
ントリ２５０１当たりそれぞれ１つずつ設けているが、
実際は、同時に並列実行される命令の数だけそれぞれ必
要である。
マイクロプロセッサの複数命令並列発行装置は、比較器
２５０１５及び比較器２５０１６を用いた並列比較動作
で命令の発行可能性を判断する。なお、図２８では、比
較器２５０１５及び比較器２５０１６を各未発行命令エ
ントリ２５０１当たりそれぞれ１つずつ設けているが、
実際は、同時に並列実行される命令の数だけそれぞれ必
要である。
【００１１】これに対して、複数命令並列実行管理装置
は、命令のフェッチ／デコード順序とは違う順序で実行
された場合における当該命令間の順序性を保証するため
に、実行済みでかつまだ実行が確定していない命令の結
果値（以下、未確定結果値と呼ぶ）を一時的に保持し、
未発行命令に対して、これらの未確定結果値を入力オペ
ランドとして与える動作を行なう。
は、命令のフェッチ／デコード順序とは違う順序で実行
された場合における当該命令間の順序性を保証するため
に、実行済みでかつまだ実行が確定していない命令の結
果値（以下、未確定結果値と呼ぶ）を一時的に保持し、
未発行命令に対して、これらの未確定結果値を入力オペ
ランドとして与える動作を行なう。
【００１２】図２９は、従来技術の複数命令並列実行管
理装置の基本構成を示したブロック図である。図２９に
おいて、複数命令並列実行管理装置は、複数の実行後命
令エントリ２６０１と実行制御装置２６０２とを備え
る。実行後命令エントリ２６０１は、結果値フィールド
２６０１１と、命令タグフィールド２６０１２と、レジ
スタ番号フィールド２６０１３と、比較器２６０１４
と、比較器２６０１５と、比較器２６０１６とを備え
る。また、複数命令並列実行管理装置は、結果値入力端
子２６０３と、命令タグ登録入力端子２６０４、命令タ
グ比較入力端子２６０５、レジスタ番号登録入力端子２
６０６と、レジスタ番号比較第１入力端子２６０７１
と、レジスタ番号比較第２入力端子２６０７２と、第１
オペランド／タグ出力端子２６０８１と、第２オペラン
ド／タグ出力端子２６０８２と、結果値出力端子２６０
９１と、レジスタ番号出力端子２６０９２とを入出力端
子として持つ。そして、１つの実行後命令エントリ２６
０１当たり１つの実行を終了した命令の未確定結果値が
一時的に保持される。
理装置の基本構成を示したブロック図である。図２９に
おいて、複数命令並列実行管理装置は、複数の実行後命
令エントリ２６０１と実行制御装置２６０２とを備え
る。実行後命令エントリ２６０１は、結果値フィールド
２６０１１と、命令タグフィールド２６０１２と、レジ
スタ番号フィールド２６０１３と、比較器２６０１４
と、比較器２６０１５と、比較器２６０１６とを備え
る。また、複数命令並列実行管理装置は、結果値入力端
子２６０３と、命令タグ登録入力端子２６０４、命令タ
グ比較入力端子２６０５、レジスタ番号登録入力端子２
６０６と、レジスタ番号比較第１入力端子２６０７１
と、レジスタ番号比較第２入力端子２６０７２と、第１
オペランド／タグ出力端子２６０８１と、第２オペラン
ド／タグ出力端子２６０８２と、結果値出力端子２６０
９１と、レジスタ番号出力端子２６０９２とを入出力端
子として持つ。そして、１つの実行後命令エントリ２６
０１当たり１つの実行を終了した命令の未確定結果値が
一時的に保持される。
【００１３】ある命令が入力オペランドをレジスタファ
イル装置に対して要求した場合、複数命令並列実行管理
装置は、その入力オペランドがまだレジスタファイル装
置に書き込まれずに未確定結果値として複数命令並列実
行管理装置内に一時的に保持されているかどうかを調
べ、必要に応じてその未確定結果値をその命令の入力オ
ペランドとして与える。従来技術の複数命令並列実行管
理装置は、これを以下のように、比較器２６０１５と比
較器２６０１６を用いた並列比較動作で実現している。
イル装置に対して要求した場合、複数命令並列実行管理
装置は、その入力オペランドがまだレジスタファイル装
置に書き込まれずに未確定結果値として複数命令並列実
行管理装置内に一時的に保持されているかどうかを調
べ、必要に応じてその未確定結果値をその命令の入力オ
ペランドとして与える。従来技術の複数命令並列実行管
理装置は、これを以下のように、比較器２６０１５と比
較器２６０１６を用いた並列比較動作で実現している。
【００１４】実行後エントリ２６０１の結果値フィール
ド２６０１１には未確定状態の結果値が格納され、命令
タグフィールド２６０１２には命令タグが格納され、レ
ジスタ番号フィールド２６０１３には書き込むレジスタ
番号がそれぞれ格納されている。ある命令が２つの入力
オペランドを要求すると、要求された２つの入力オペラ
ンドを読みとるレジスタ番号が、レジスタ番号比較第１
入力端子２６０７１とレジスタ番号比較第２入力端子２
６０７２とを介して、全ての比較器２６０１５、２６０
１６にそれぞれ入力される。比較器２６０１５と比較器
２６０１６とは、これらの入力されたレジスタ番号とそ
れぞれのレジスタ番号フィールド２６０１３に格納され
ているレジスタ番号とを比較する。
ド２６０１１には未確定状態の結果値が格納され、命令
タグフィールド２６０１２には命令タグが格納され、レ
ジスタ番号フィールド２６０１３には書き込むレジスタ
番号がそれぞれ格納されている。ある命令が２つの入力
オペランドを要求すると、要求された２つの入力オペラ
ンドを読みとるレジスタ番号が、レジスタ番号比較第１
入力端子２６０７１とレジスタ番号比較第２入力端子２
６０７２とを介して、全ての比較器２６０１５、２６０
１６にそれぞれ入力される。比較器２６０１５と比較器
２６０１６とは、これらの入力されたレジスタ番号とそ
れぞれのレジスタ番号フィールド２６０１３に格納され
ているレジスタ番号とを比較する。
【００１５】実行制御装置２６０２は、比較の結果レジ
スタ番号の一致が検出されたかどうかを検査する。１つ
の入力オペランドに対して複数の一致がある場合は、最
も時間的に新しい命令を格納した実行後命令エントリ２
６０１が一致したと判定する。そして、それぞれの入力
オペランドに対して一致したと判定された実行後命令エ
ントリ２６０１から結果値と命令タグとを読み出し、そ
れぞれを第１オペランド／タグ出力端子２６０８１、第
２オペランド／タグ出力端子２６０８２から出力する。
スタ番号の一致が検出されたかどうかを検査する。１つ
の入力オペランドに対して複数の一致がある場合は、最
も時間的に新しい命令を格納した実行後命令エントリ２
６０１が一致したと判定する。そして、それぞれの入力
オペランドに対して一致したと判定された実行後命令エ
ントリ２６０１から結果値と命令タグとを読み出し、そ
れぞれを第１オペランド／タグ出力端子２６０８１、第
２オペランド／タグ出力端子２６０８２から出力する。
【００１６】比較器２６０１４は、ある命令が実行を終
了した時に、その未確定結果値をどの実行後命令エント
リ２６０１に格納するかを決定する際に用いられる。こ
の決定は、実行終了した命令の命令タグと予め命令タグ
フィールド２６０１２に格納された命令タグとを比較器
２６０１４で並列に比較し、一致する実行後命令エント
リ２６０１を捜し出すことで行われる。また、ある命令
の実行が確定すると、その命令の結果値とレジスタ番号
が複数命令並列実行管理装置から結果値出力端子２６０
９１とレジスタ番号出力端子２６０９２を介して出力さ
れ、レジスタファイルに与えられる。
了した時に、その未確定結果値をどの実行後命令エント
リ２６０１に格納するかを決定する際に用いられる。こ
の決定は、実行終了した命令の命令タグと予め命令タグ
フィールド２６０１２に格納された命令タグとを比較器
２６０１４で並列に比較し、一致する実行後命令エント
リ２６０１を捜し出すことで行われる。また、ある命令
の実行が確定すると、その命令の結果値とレジスタ番号
が複数命令並列実行管理装置から結果値出力端子２６０
９１とレジスタ番号出力端子２６０９２を介して出力さ
れ、レジスタファイルに与えられる。
【００１７】以上のように、従来技術のスーパースカラ
マイクロプロセッサの複数命令並列実行装置は、比較器
２６０１５及び比較器２６０１６を用いた並列比較動作
でどの未確定結果値を入力オペランドとして未発行命令
に受け渡すかを判断する。なお、図２９では、比較器２
６０１４、比較器２６０１５、及び比較器２６０１６を
各実行後命令エントリ２６０１当たり１つずつ設けてい
るが、実際は、比較器２６０１４は同時に実行終了され
る命令の数だけ必要であり、比較器２６０１５と比較器
２６０１６は同時に並列デコードされる命令の数だけ必
要である。
マイクロプロセッサの複数命令並列実行装置は、比較器
２６０１５及び比較器２６０１６を用いた並列比較動作
でどの未確定結果値を入力オペランドとして未発行命令
に受け渡すかを判断する。なお、図２９では、比較器２
６０１４、比較器２６０１５、及び比較器２６０１６を
各実行後命令エントリ２６０１当たり１つずつ設けてい
るが、実際は、比較器２６０１４は同時に実行終了され
る命令の数だけ必要であり、比較器２６０１５と比較器
２６０１６は同時に並列デコードされる命令の数だけ必
要である。
【００１８】上述したように、従来技術によるスーパー
スカラ技術を用いたマイクロプロセッサは、複数の命令
を並列にデコードし、並列に発行し、並列に実行するた
めに、複数命令並列発行管理装置と複数命令並列実行装
置の双方において、大量の比較器を用いる必要がある。
スカラ技術を用いたマイクロプロセッサは、複数の命令
を並列にデコードし、並列に発行し、並列に実行するた
めに、複数命令並列発行管理装置と複数命令並列実行装
置の双方において、大量の比較器を用いる必要がある。
【００１９】例えば、３命令を並列に発行し、３命令を
並列に実行終了する従来技術のスーパースカラ技術を用
いたマイクロプロセッサを考える。この程度の数の比較
器を有するマイクロプロセッサは、設計がかなり複雑で
あるという問題はあるものの、実際に製造され、用いら
れている。この場合、複数命令並列発行管理装置の未発
行命令エントリ２５０１の数は、例えば８個程度、複数
命令並列実行管理装置の実行後命令エントリ２６０１の
数は、例えば１６個程度必要となる。この場合の比較器
の数は、複数命令並列発行管理装置内で、４８（＝２×
８×３）個必要であり、複数命令並列実行管理装置内
で、１４４（＝３×１６×３）個必要である。
並列に実行終了する従来技術のスーパースカラ技術を用
いたマイクロプロセッサを考える。この程度の数の比較
器を有するマイクロプロセッサは、設計がかなり複雑で
あるという問題はあるものの、実際に製造され、用いら
れている。この場合、複数命令並列発行管理装置の未発
行命令エントリ２５０１の数は、例えば８個程度、複数
命令並列実行管理装置の実行後命令エントリ２６０１の
数は、例えば１６個程度必要となる。この場合の比較器
の数は、複数命令並列発行管理装置内で、４８（＝２×
８×３）個必要であり、複数命令並列実行管理装置内
で、１４４（＝３×１６×３）個必要である。
【００２０】また、従来技術のスーパースカラ技術を用
いて、上記のマイクロプロセッサの３倍の９命令を並列
に発行し、９命令を並列に実行終了するマイクロプロセ
ッサを考える。この場合、並列に発行し実行する命令の
数に比例して、複数命令並列発行管理装置の未発行命令
エントリ２５０１の数と複数命令並列実行管理装置の実
行後命令エントリ２６０１の数を増やす必要がある。そ
こで、未発行命令エントリ２５０１の数は、例えば２４
個程度必要となり、実行後命令エントリ２６０１の数
は、例えば４８個程度必要となる。この場合の比較器の
数は、複数命令並列発行管理装置内で、４３２（＝２×
２４×９）個必要であり、複数命令並列実行管理装置内
で、１２９６（＝３×４８×９）個必要である。
いて、上記のマイクロプロセッサの３倍の９命令を並列
に発行し、９命令を並列に実行終了するマイクロプロセ
ッサを考える。この場合、並列に発行し実行する命令の
数に比例して、複数命令並列発行管理装置の未発行命令
エントリ２５０１の数と複数命令並列実行管理装置の実
行後命令エントリ２６０１の数を増やす必要がある。そ
こで、未発行命令エントリ２５０１の数は、例えば２４
個程度必要となり、実行後命令エントリ２６０１の数
は、例えば４８個程度必要となる。この場合の比較器の
数は、複数命令並列発行管理装置内で、４３２（＝２×
２４×９）個必要であり、複数命令並列実行管理装置内
で、１２９６（＝３×４８×９）個必要である。
【００２１】このように、複数命令並列発行管理装置及
び複数命令並列実行管理装置内の比較器の数は、並列に
発行し、実行し、実行終了する命令の数（これらは同じ
値かもしくはほぼ同じ値に取られる）のほぼ２乗に比例
して、急速に増えていく性質がある。
び複数命令並列実行管理装置内の比較器の数は、並列に
発行し、実行し、実行終了する命令の数（これらは同じ
値かもしくはほぼ同じ値に取られる）のほぼ２乗に比例
して、急速に増えていく性質がある。
【００２２】
【発明が解決しようとする課題】上述したように、従来
のスーパースカラ技術を用いたマイクロプロセッサは、
複数の命令を並列にデコードし、並列に発行し、並列に
実行するために、複数命令並列発行管理装置と複数命令
並列実行装置の双方において、大量の比較器を用いる必
要があった。したがって、これら大量の比較器とその制
御回路のために、従来技術のスーパースカラ技術を用い
たマイクロプロセッサの複数命令並列発行管理装置と複
数命令並列実行装置は、極めて複雑な構成を有してお
り、かつ回路規模も極めて大きいという問題があった。
のスーパースカラ技術を用いたマイクロプロセッサは、
複数の命令を並列にデコードし、並列に発行し、並列に
実行するために、複数命令並列発行管理装置と複数命令
並列実行装置の双方において、大量の比較器を用いる必
要があった。したがって、これら大量の比較器とその制
御回路のために、従来技術のスーパースカラ技術を用い
たマイクロプロセッサの複数命令並列発行管理装置と複
数命令並列実行装置は、極めて複雑な構成を有してお
り、かつ回路規模も極めて大きいという問題があった。
【００２３】また、同時並列に大量の比較動作が行なわ
れるため、大量の電力を消費するという問題があった。
れるため、大量の電力を消費するという問題があった。
【００２４】さらに、複数命令並列発行管理装置及び複
数命令並列実行管理装置内の比較器の数は、並列に発行
し、実行し、実行終了する命令の数のほぼ２乗に比例し
て、急速に増えていく性質があるため、処理の並列度を
向上させようとすると、比較器の数の増加に応じて、そ
の制御回路や配線の複雑度も急速に増大し、その遅延時
間も増大する。したがって、これらの問題は、スーパー
スカラ技術を用いたマイクロプロセッサのアーキテクチ
ャを高度化し、処理の並列度を向上しようとする際の深
刻な障害となっていた。
数命令並列実行管理装置内の比較器の数は、並列に発行
し、実行し、実行終了する命令の数のほぼ２乗に比例し
て、急速に増えていく性質があるため、処理の並列度を
向上させようとすると、比較器の数の増加に応じて、そ
の制御回路や配線の複雑度も急速に増大し、その遅延時
間も増大する。したがって、これらの問題は、スーパー
スカラ技術を用いたマイクロプロセッサのアーキテクチ
ャを高度化し、処理の並列度を向上しようとする際の深
刻な障害となっていた。
【００２５】処理の並列度を上げることは、スーパース
カラ技術によるマイクロプロセッサの処理性能向上の上
で、最も重要なファクターであるが、上記のような問題
点により、例えば、１０命令程度以上を並列に実行する
ようなプロセッサを製造することは困難であった。
カラ技術によるマイクロプロセッサの処理性能向上の上
で、最も重要なファクターであるが、上記のような問題
点により、例えば、１０命令程度以上を並列に実行する
ようなプロセッサを製造することは困難であった。
【００２６】本発明の目的は、比較器を用いずに複数命
令並列発行管理装置と複数命令並列実行装置を構成する
ことにより、これらの装置の構成を簡単化して回路規模
を削減し、かつ消費電力を低減することにある。
令並列発行管理装置と複数命令並列実行装置を構成する
ことにより、これらの装置の構成を簡単化して回路規模
を削減し、かつ消費電力を低減することにある。
【００２７】また、本発明の他の目的は、上記の目的に
加えて、１０命令程度以上の複数命令を同時にデコード
し、発行し、実行することのできる複数命令並列発行／
実行管理装置を提供することにある。
加えて、１０命令程度以上の複数命令を同時にデコード
し、発行し、実行することのできる複数命令並列発行／
実行管理装置を提供することにある。
【００２８】
【課題を解決するための手段】上記の目的を達成する本
発明の複数命令並列発行／実行管理装置は、複数の命令
を動的かつ並列に発行し、並列に実行するスーパースカ
ラ型のプロセッサに搭載され、所定の命令の実行終了に
より生成される結果値を他のいずれの命令が入力オペラ
ンドとして使用するかを示すフォワードマップ情報を格
納するフォワードマップバッファを備え、前記フォワー
ドマップバッファが、所定の結果値が実際に生成される
前に、該結果値に対する前記フォワードマップ情報を予
め格納し、前記結果値が実際に生成された際に、予め格
納された前記結果値に対する前記フォワードマップ情報
を用いて、前記結果値を使用する前記入力オペランドを
特定することを特徴とする。
発明の複数命令並列発行／実行管理装置は、複数の命令
を動的かつ並列に発行し、並列に実行するスーパースカ
ラ型のプロセッサに搭載され、所定の命令の実行終了に
より生成される結果値を他のいずれの命令が入力オペラ
ンドとして使用するかを示すフォワードマップ情報を格
納するフォワードマップバッファを備え、前記フォワー
ドマップバッファが、所定の結果値が実際に生成される
前に、該結果値に対する前記フォワードマップ情報を予
め格納し、前記結果値が実際に生成された際に、予め格
納された前記結果値に対する前記フォワードマップ情報
を用いて、前記結果値を使用する前記入力オペランドを
特定することを特徴とする。
【００２９】請求項２の本発明の複数命令並列発行／実
行管理装置は、所定個数Ｐ個の結果値と所定個数Ｑ個の
入力オペランドとに関する前記フォワードマップ情報
を、１ビットのフォワードビット情報をＰ行Ｑ列の２次
元行列状に並べたＰ×Ｑビットの情報として構成し、前
記Ｐ行Ｑ列のフォワードマップ情報のうちのｐ行ｑ列目
のフォワードビット情報に特定の値を設定することによ
り、前記Ｐ個の結果値のうちのｐ番目の結果値を、前記
Ｑ個の入力オペランドのうちのｑ番目の入力オペランド
として使用するかどうかを設定することを特徴とする。
行管理装置は、所定個数Ｐ個の結果値と所定個数Ｑ個の
入力オペランドとに関する前記フォワードマップ情報
を、１ビットのフォワードビット情報をＰ行Ｑ列の２次
元行列状に並べたＰ×Ｑビットの情報として構成し、前
記Ｐ行Ｑ列のフォワードマップ情報のうちのｐ行ｑ列目
のフォワードビット情報に特定の値を設定することによ
り、前記Ｐ個の結果値のうちのｐ番目の結果値を、前記
Ｑ個の入力オペランドのうちのｑ番目の入力オペランド
として使用するかどうかを設定することを特徴とする。
【００３０】請求項３の本発明の複数命令並列発行／実
行管理装置は、任意の命令について、該命令を発行する
前に、該命令が入力オペランドとして使用する結果値を
特定し、前記特定された結果値がｐ番目、前記入力オペ
ランドがｑ番目である場合に、ｐ行ｑ列目の前記フォワ
ードビット情報の値を、前記結果値を入力オペランドと
して使用することを示す値に設定することにより、前記
特定された結果値が実際に生成される前に、前記結果値
に対する前記フォワードマップ情報を前記フォワードマ
ップバッファに格納することを特徴とする。
行管理装置は、任意の命令について、該命令を発行する
前に、該命令が入力オペランドとして使用する結果値を
特定し、前記特定された結果値がｐ番目、前記入力オペ
ランドがｑ番目である場合に、ｐ行ｑ列目の前記フォワ
ードビット情報の値を、前記結果値を入力オペランドと
して使用することを示す値に設定することにより、前記
特定された結果値が実際に生成される前に、前記結果値
に対する前記フォワードマップ情報を前記フォワードマ
ップバッファに格納することを特徴とする。
【００３１】請求項４の本発明の複数命令並列発行／実
行管理装置は、任意の命令について、該命令の結果値が
生成され、該結果値がｐ番目である場合に、前記フォワ
ードマップバッファからｐ行目の前記フォワードマップ
情報を読み出し、Ｑ個の前記フォワードビット情報の各
々の値に基づいて、該結果値を使用する入力オペランド
を特定することを特徴とする。
行管理装置は、任意の命令について、該命令の結果値が
生成され、該結果値がｐ番目である場合に、前記フォワ
ードマップバッファからｐ行目の前記フォワードマップ
情報を読み出し、Ｑ個の前記フォワードビット情報の各
々の値に基づいて、該結果値を使用する入力オペランド
を特定することを特徴とする。
【００３２】請求項５の本発明の複数命令並列発行／実
行管理装置は、前記フォワードマップバッファが、Ｐ行
Ｑ列の２次元行列状にメモリセルを配し、前記各メモリ
セルが、直交する行方向及び列方向の２種類のワード線
と直交する行方向及び列方向の２種類のビット線とに接
続された直交型メモリであることを特徴とする。
行管理装置は、前記フォワードマップバッファが、Ｐ行
Ｑ列の２次元行列状にメモリセルを配し、前記各メモリ
セルが、直交する行方向及び列方向の２種類のワード線
と直交する行方向及び列方向の２種類のビット線とに接
続された直交型メモリであることを特徴とする。
【００３３】請求項６の本発明の複数命令並列発行／実
行管理装置は、入力オペランドに対するフォワードマッ
プ情報を格納する際に、前記列方向ワード線を用いて１
列分の前記メモリセルを書き込み可能状態にして、前記
行方向ビット線からＰビットの前記フォワードマップ情
報を格納し、結果値に対するフォワードマップ情報を格
納する際に、前記行方向ワード線を用いて１行分の前記
メモリセルを書き込み可能状態にして、前記列方向ビッ
ト線からＱビットの前記フォワードマップ情報を格納
し、所定の結果値に対する前記フォワードマップ情報を
読み出す際に、前記行方向ワード線を用いて１行分の前
記メモリセルを読み出し可能状態にし、前記列方向ビッ
ト線からＱビットの前記フォワードマップ情報を読み出
すことを特徴とする。
行管理装置は、入力オペランドに対するフォワードマッ
プ情報を格納する際に、前記列方向ワード線を用いて１
列分の前記メモリセルを書き込み可能状態にして、前記
行方向ビット線からＰビットの前記フォワードマップ情
報を格納し、結果値に対するフォワードマップ情報を格
納する際に、前記行方向ワード線を用いて１行分の前記
メモリセルを書き込み可能状態にして、前記列方向ビッ
ト線からＱビットの前記フォワードマップ情報を格納
し、所定の結果値に対する前記フォワードマップ情報を
読み出す際に、前記行方向ワード線を用いて１行分の前
記メモリセルを読み出し可能状態にし、前記列方向ビッ
ト線からＱビットの前記フォワードマップ情報を読み出
すことを特徴とする。
【００３４】請求項７の本発明の複数命令並列発行／実
行管理装置は、命令が結果値を書き込むべきレジスタを
示すレジスタマップ情報を格納するレジスタマップバッ
ファをさらに備えることを特徴とする。
行管理装置は、命令が結果値を書き込むべきレジスタを
示すレジスタマップ情報を格納するレジスタマップバッ
ファをさらに備えることを特徴とする。
【００３５】請求項８の本発明の複数命令並列発行／実
行管理装置は、所定個数Ｐ個の結果値と所定個数Ｒ個の
レジスタとに関する前記レジスタマップ情報を、１ビッ
トのレジスタビット情報をＰ行Ｒ列の２次元行列状に並
べたＰ×Ｒビットの情報として構成し、前記Ｐ行Ｒ列の
レジスタマップ情報のうちのｐ行ｒ列目のレジスタビッ
ト情報に特定の値を設定することにより、前記Ｐ個の結
果値のうちのｐ番目の結果値が前記Ｒ個のレジスタのう
ちのｒ番目のレジスタに書き込みを行なうかどうかを設
定することを特徴とする。
行管理装置は、所定個数Ｐ個の結果値と所定個数Ｒ個の
レジスタとに関する前記レジスタマップ情報を、１ビッ
トのレジスタビット情報をＰ行Ｒ列の２次元行列状に並
べたＰ×Ｒビットの情報として構成し、前記Ｐ行Ｒ列の
レジスタマップ情報のうちのｐ行ｒ列目のレジスタビッ
ト情報に特定の値を設定することにより、前記Ｐ個の結
果値のうちのｐ番目の結果値が前記Ｒ個のレジスタのう
ちのｒ番目のレジスタに書き込みを行なうかどうかを設
定することを特徴とする。
【００３６】請求項９の本発明の複数命令並列発行／実
行管理装置は、任意の命令について、該命令を発行する
前に、該命令が結果値を書き込むレジスタを特定し、前
記特定されたレジスタがｒ番目、前記結果値がｐ番目で
ある場合に、ｐ行ｒ列目の前記レジスタビット情報の値
を、前記レジスタに書き込みを行なうことを示す値に設
定することにより、前記結果値に対する前記レジスタマ
ップ情報を前記レジスタマップバッファに格納すること
を特徴とする。
行管理装置は、任意の命令について、該命令を発行する
前に、該命令が結果値を書き込むレジスタを特定し、前
記特定されたレジスタがｒ番目、前記結果値がｐ番目で
ある場合に、ｐ行ｒ列目の前記レジスタビット情報の値
を、前記レジスタに書き込みを行なうことを示す値に設
定することにより、前記結果値に対する前記レジスタマ
ップ情報を前記レジスタマップバッファに格納すること
を特徴とする。
【００３７】請求項１０の本発明の複数命令並列発行／
実行管理装置は、任意の命令について、該命令を発行す
る前に、該命令が入力オペランドとして使用するレジス
タを特定し、前記特定されたレジスタがｒ番目である場
合に、前記レジスタマップバッファからｒ列目のレジス
タマップ情報を読み出し、前記読み出されたＰビットの
レジスタビット情報であって、前記レジスタに書き込み
を行なうことを示す値に設定されているもののうち、最
も時間的に後にフェッチ／デコードされた命令の結果値
に対応する前記レジスタビット情報のみを、前記レジス
タに書き込みを行なうことを示す値とし、他のレジスタ
ビット情報は、前記レジスタに書き込みを行なわないこ
とを示す値とすることにより、前記命令を発行する前
に、前記命令が入力オペランドして使用する結果値を特
定することを特徴とする。
実行管理装置は、任意の命令について、該命令を発行す
る前に、該命令が入力オペランドとして使用するレジス
タを特定し、前記特定されたレジスタがｒ番目である場
合に、前記レジスタマップバッファからｒ列目のレジス
タマップ情報を読み出し、前記読み出されたＰビットの
レジスタビット情報であって、前記レジスタに書き込み
を行なうことを示す値に設定されているもののうち、最
も時間的に後にフェッチ／デコードされた命令の結果値
に対応する前記レジスタビット情報のみを、前記レジス
タに書き込みを行なうことを示す値とし、他のレジスタ
ビット情報は、前記レジスタに書き込みを行なわないこ
とを示す値とすることにより、前記命令を発行する前
に、前記命令が入力オペランドして使用する結果値を特
定することを特徴とする。
【００３８】請求項１１の本発明の複数命令並列発行／
実行管理装置は、前記レジスタマップバッファが、Ｐ行
Ｒ列の２次元行列状にメモリセルを配し、前記各メモリ
セルが、直交する行方向及び列方向の２種類のワード線
と直交する行方向及び列方向の２種類のビット線とに接
続された直交型メモリであることを特徴とする。
実行管理装置は、前記レジスタマップバッファが、Ｐ行
Ｒ列の２次元行列状にメモリセルを配し、前記各メモリ
セルが、直交する行方向及び列方向の２種類のワード線
と直交する行方向及び列方向の２種類のビット線とに接
続された直交型メモリであることを特徴とする。
【００３９】請求項１２の本発明の複数命令並列発行／
実行管理装置は、結果値に対するレジスタマップ情報を
格納する際に、前記行方向ワード線を用いて１行分の前
記メモリセルを書き込み可能状態にし、前記列方向ビッ
ト線から前記レジスタマップ情報を格納し、入力オペラ
ンドに対するレジスタマップ情報を読み出す際に、前記
列方向ワード線を用いて１列分の前記メモリセルを読み
出し可能状態にし、前記行方向ビット線から前記レジス
タマップ情報を読み出すことを特徴とする。
実行管理装置は、結果値に対するレジスタマップ情報を
格納する際に、前記行方向ワード線を用いて１行分の前
記メモリセルを書き込み可能状態にし、前記列方向ビッ
ト線から前記レジスタマップ情報を格納し、入力オペラ
ンドに対するレジスタマップ情報を読み出す際に、前記
列方向ワード線を用いて１列分の前記メモリセルを読み
出し可能状態にし、前記行方向ビット線から前記レジス
タマップ情報を読み出すことを特徴とする。
【００４０】請求項１３の本発明の複数命令並列発行／
実行管理装置は、前記レジスタマップバッファのＰ本の
行方向ビット線の出力に接続したＰ本の入力と、前記フ
ォワードマップバッファのＰ本の前記行方向ワード線の
入力に接続したＰ本の出力とを備える最新書き込み検出
手段をさらに備え、任意の命令について、該命令を発行
する前に、該命令が入力オペランドとして使用するレジ
スタを特定し、該特定されたレジスタがｒ番目であっ
て、前記レジスタマップバッファのｒ列目の前記列方向
ワード線を駆動して、ｒ列目の前記レジスタマップ情報
を前記行方向ビット線より読み出した場合に、前記最新
書き込み検出手段は、入力されたＰビットのレジスタビ
ット情報であって、前記レジスタに書き込みを行なうこ
とを示す値に設定されているもののうち、最も時間的に
後にフェッチ／デコードされた命令の結果値に対応する
前記レジスタビット情報のみを、前記レジスタに書き込
みを行なうことを示す値とし、他のレジスタビット情報
は、前記レジスタに書き込みを行なわないことを示す値
としたＰビットの情報を出力し、前記フォワードマップ
バッファは、前記最新書き込み検出手段の前記Ｐビット
の出力のうち、前記レジスタに書き込みを行なうことを
示す値に設定されているものがｐ行目の出力である場
合、ｐ行目の前記行方向ワード線を駆動して、ｐ行目の
前記フォワードマップ情報を書き込み可能状態にすると
共に、前記命令の結果値を使用する入力オペランドがｑ
番目である場合に、ｑ列目の前記列方向ビット線のみ前
記結果値を入力オペランドとして使用することを示す値
に設定し、他の前記列方向ビット線を書き込みを行なわ
ないことを意味する値に設定することにより、前記入力
オペランドが前記結果値を使用することを示すように前
記フォワードマップ情報を更新することを特徴とする。
実行管理装置は、前記レジスタマップバッファのＰ本の
行方向ビット線の出力に接続したＰ本の入力と、前記フ
ォワードマップバッファのＰ本の前記行方向ワード線の
入力に接続したＰ本の出力とを備える最新書き込み検出
手段をさらに備え、任意の命令について、該命令を発行
する前に、該命令が入力オペランドとして使用するレジ
スタを特定し、該特定されたレジスタがｒ番目であっ
て、前記レジスタマップバッファのｒ列目の前記列方向
ワード線を駆動して、ｒ列目の前記レジスタマップ情報
を前記行方向ビット線より読み出した場合に、前記最新
書き込み検出手段は、入力されたＰビットのレジスタビ
ット情報であって、前記レジスタに書き込みを行なうこ
とを示す値に設定されているもののうち、最も時間的に
後にフェッチ／デコードされた命令の結果値に対応する
前記レジスタビット情報のみを、前記レジスタに書き込
みを行なうことを示す値とし、他のレジスタビット情報
は、前記レジスタに書き込みを行なわないことを示す値
としたＰビットの情報を出力し、前記フォワードマップ
バッファは、前記最新書き込み検出手段の前記Ｐビット
の出力のうち、前記レジスタに書き込みを行なうことを
示す値に設定されているものがｐ行目の出力である場
合、ｐ行目の前記行方向ワード線を駆動して、ｐ行目の
前記フォワードマップ情報を書き込み可能状態にすると
共に、前記命令の結果値を使用する入力オペランドがｑ
番目である場合に、ｑ列目の前記列方向ビット線のみ前
記結果値を入力オペランドとして使用することを示す値
に設定し、他の前記列方向ビット線を書き込みを行なわ
ないことを意味する値に設定することにより、前記入力
オペランドが前記結果値を使用することを示すように前
記フォワードマップ情報を更新することを特徴とする。
【００４１】請求項１４の本発明の複数命令並列発行／
実行管理装置は、前記レジスタマップバッファのＰ本の
行方向ビット線の出力に接続したＰ本の入力と、前記フ
ォワードマップバッファのＰ本の前記行方向ビット線の
入力に接続したＰ本の出力とを備える最新書き込み検出
手段をさらに備え、任意の命令について、該命令を発行
する前に、該命令が入力オペランドとして使用するレジ
スタを特定し、該特定されたレジスタがｒ番目であっ
て、前記レジスタマップバッファのｒ列目の前記列方向
ワード線を駆動して、ｒ列目の前記レジスタマップ情報
を前記行方向ビット線より読み出した場合に、前記最新
書き込み検出手段は、入力されたＰビットのレジスタビ
ット情報であって、前記レジスタに書き込みを行なうこ
とを示す値に設定されているもののうち、最も時間的に
後にフェッチ／デコードされた命令の結果値に対応する
前記レジスタビット情報のみを、前記レジスタに書き込
みを行なうことを示す値とし、他のレジスタビット情報
は、前記レジスタに書き込みを行なわないことを示す値
としたＰビットの情報を出力し、前記フォワードマップ
バッファは、前記最新書き込み検出手段の前記Ｐビット
の出力のうち、前記レジスタに書き込みを行なうことを
示す値に設定されているものがｐ行目の出力である場
合、前記行方向ビット線を駆動して、ｐ行目の前記フォ
ワードマップ情報のみを書き込み可能状態にすると共
に、前記命令の結果値を使用する入力オペランドがｑ番
目である場合に、ｑ列目の前記列方向ワード線のみを書
き込み可能状態にすることにより、前記入力オペランド
が前記結果値を使用することを示すように前記フォワー
ドマップ情報を更新することを特徴とする。
実行管理装置は、前記レジスタマップバッファのＰ本の
行方向ビット線の出力に接続したＰ本の入力と、前記フ
ォワードマップバッファのＰ本の前記行方向ビット線の
入力に接続したＰ本の出力とを備える最新書き込み検出
手段をさらに備え、任意の命令について、該命令を発行
する前に、該命令が入力オペランドとして使用するレジ
スタを特定し、該特定されたレジスタがｒ番目であっ
て、前記レジスタマップバッファのｒ列目の前記列方向
ワード線を駆動して、ｒ列目の前記レジスタマップ情報
を前記行方向ビット線より読み出した場合に、前記最新
書き込み検出手段は、入力されたＰビットのレジスタビ
ット情報であって、前記レジスタに書き込みを行なうこ
とを示す値に設定されているもののうち、最も時間的に
後にフェッチ／デコードされた命令の結果値に対応する
前記レジスタビット情報のみを、前記レジスタに書き込
みを行なうことを示す値とし、他のレジスタビット情報
は、前記レジスタに書き込みを行なわないことを示す値
としたＰビットの情報を出力し、前記フォワードマップ
バッファは、前記最新書き込み検出手段の前記Ｐビット
の出力のうち、前記レジスタに書き込みを行なうことを
示す値に設定されているものがｐ行目の出力である場
合、前記行方向ビット線を駆動して、ｐ行目の前記フォ
ワードマップ情報のみを書き込み可能状態にすると共
に、前記命令の結果値を使用する入力オペランドがｑ番
目である場合に、ｑ列目の前記列方向ワード線のみを書
き込み可能状態にすることにより、前記入力オペランド
が前記結果値を使用することを示すように前記フォワー
ドマップ情報を更新することを特徴とする。
【００４２】
【発明の実施の形態】以下、本発明の実施例について図
面を参照して詳細に説明する。
面を参照して詳細に説明する。
【００４３】図１は、本発明の１実施例によるプロセッ
サの構成を示したブロック図である。なお、以下の説明
では複数命令並列発行管理装置と複数命令並列実行装置
とを１つの装置として取り扱い、これを複数命令並列発
行／実行管理装置と呼ぶ。
サの構成を示したブロック図である。なお、以下の説明
では複数命令並列発行管理装置と複数命令並列実行装置
とを１つの装置として取り扱い、これを複数命令並列発
行／実行管理装置と呼ぶ。
【００４４】図示のように、本実施例のプロセッサ１０
は、命令フェッチ／デコード装置１１と、命令キャッシ
ュメモリ１８と、複数命令並列発行／実行管理装置１２
と、レジスタファイル装置１３と、メモリアクセス装置
１４と、演算装置１５と、データキャッシュメモリ１６
と、結果バス１７とを備える。
は、命令フェッチ／デコード装置１１と、命令キャッシ
ュメモリ１８と、複数命令並列発行／実行管理装置１２
と、レジスタファイル装置１３と、メモリアクセス装置
１４と、演算装置１５と、データキャッシュメモリ１６
と、結果バス１７とを備える。
【００４５】メモリアクセス装置１４及び演算装置１５
は、それぞれ任意個数設けることが可能である。また、
複数の演算装置１５は、それぞれの内部構成を変えるこ
とによって、それぞれの演算装置１５が違った演算を実
行するような構成をとることも可能である。本実施例で
は、メモリアクセス装置１４を１個、同じ構成の演算装
置１５を２個用い、同時に最大３つの命令を並列実行可
能な構成をとっている。本実施例において、命令キャッ
シュメモリ１１、データキャッシュメモリ１７等は必ず
必要なものではなく、直接プロセッサ１０の外部のメモ
リ装置にアクセスするような構成も可能である。レジス
タファイル装置１３は内部に複数のレジスタ１３５を持
つ装置である。本実施例では、レジスタ１３５を８個有
する。
は、それぞれ任意個数設けることが可能である。また、
複数の演算装置１５は、それぞれの内部構成を変えるこ
とによって、それぞれの演算装置１５が違った演算を実
行するような構成をとることも可能である。本実施例で
は、メモリアクセス装置１４を１個、同じ構成の演算装
置１５を２個用い、同時に最大３つの命令を並列実行可
能な構成をとっている。本実施例において、命令キャッ
シュメモリ１１、データキャッシュメモリ１７等は必ず
必要なものではなく、直接プロセッサ１０の外部のメモ
リ装置にアクセスするような構成も可能である。レジス
タファイル装置１３は内部に複数のレジスタ１３５を持
つ装置である。本実施例では、レジスタ１３５を８個有
する。
【００４６】複数命令並列発行／実行管理装置１２は、
デコード情報入力端子１２１と、レジスタファイル読み
取り制御端子１２２、レジスタファイル書き込み端子１
２３と、レジスタファイル読み取りデータ端子１２４
と、３つの命令発行端子１２５−１、１２５−２、及び
１２５−３と、結果値入力端子１２６とを入出力端子と
している。
デコード情報入力端子１２１と、レジスタファイル読み
取り制御端子１２２、レジスタファイル書き込み端子１
２３と、レジスタファイル読み取りデータ端子１２４
と、３つの命令発行端子１２５−１、１２５−２、及び
１２５−３と、結果値入力端子１２６とを入出力端子と
している。
【００４７】図１に示す本実施例のプロセッサ１０は、
まず命令キャッシュメモリ１８から複数の命令を読み出
し、命令フェッチ／デコード装置１１に送る。命令フェ
ッチ／デコード装置１１は、これらの複数の命令をデコ
ードし、演算の種類や、書き込み／読み取りを行なうレ
ジスタ１３５を特定する。簡単のために、本実施例にお
いては、１つの命令はレジスタファイル１３内の最大１
つのレジスタ１３５に結果値の書き込みを行ない、同じ
く１つの命令はレジスタファイル１３内の最大２つのレ
ジスタ１３５からそれぞれ入力オペランドの読み取りを
行なうものとする。また、本実施例では、例として、命
令フェッチ／デコード装置１１が最大３つの命令を並列
にデコード可能なものとする。
まず命令キャッシュメモリ１８から複数の命令を読み出
し、命令フェッチ／デコード装置１１に送る。命令フェ
ッチ／デコード装置１１は、これらの複数の命令をデコ
ードし、演算の種類や、書き込み／読み取りを行なうレ
ジスタ１３５を特定する。簡単のために、本実施例にお
いては、１つの命令はレジスタファイル１３内の最大１
つのレジスタ１３５に結果値の書き込みを行ない、同じ
く１つの命令はレジスタファイル１３内の最大２つのレ
ジスタ１３５からそれぞれ入力オペランドの読み取りを
行なうものとする。また、本実施例では、例として、命
令フェッチ／デコード装置１１が最大３つの命令を並列
にデコード可能なものとする。
【００４８】命令フェッチ／デコード装置１１は、同時
にデコードした３つの命令に関して、デコードされた命
令コード（命令コード情報と呼ぶ）と書き込み／読み取
りを行なうレジスタ１３５の情報（レジスタ書き込み情
報及びレジスタ読み取り情報と呼ぶ）とをデコード情報
入力端子１２１を介して複数命令並列発行／実行管理装
置１２に転送する。また、同時にデコードした３つの命
令の間で時間的に前に実行する命令の結果値と後に実行
する命令の入力オペランドが同一のレジスタ１３５を使
用している場合、その情報を複数命令並列発行／実行管
理装置１２に転送する（同時デコード命令間レジスタ上
データ依存性情報と呼ぶ）。なお、一般に、このように
前の命令の結果値と後の命令の入力オペランドが同一レ
ジスタ１３５を使用している場合、これらの命令間にレ
ジスタ上データ依存性があるという。また、命令フェッ
チ／デコード装置１１から複数命令並列発行／実行管理
装置１２に送られ、以下に説明するように、複数命令並
列発行／実行装置１２内で保持される各命令に関する情
報を、併せて命令動作情報と呼ぶ。
にデコードした３つの命令に関して、デコードされた命
令コード（命令コード情報と呼ぶ）と書き込み／読み取
りを行なうレジスタ１３５の情報（レジスタ書き込み情
報及びレジスタ読み取り情報と呼ぶ）とをデコード情報
入力端子１２１を介して複数命令並列発行／実行管理装
置１２に転送する。また、同時にデコードした３つの命
令の間で時間的に前に実行する命令の結果値と後に実行
する命令の入力オペランドが同一のレジスタ１３５を使
用している場合、その情報を複数命令並列発行／実行管
理装置１２に転送する（同時デコード命令間レジスタ上
データ依存性情報と呼ぶ）。なお、一般に、このように
前の命令の結果値と後の命令の入力オペランドが同一レ
ジスタ１３５を使用している場合、これらの命令間にレ
ジスタ上データ依存性があるという。また、命令フェッ
チ／デコード装置１１から複数命令並列発行／実行管理
装置１２に送られ、以下に説明するように、複数命令並
列発行／実行装置１２内で保持される各命令に関する情
報を、併せて命令動作情報と呼ぶ。
【００４９】複数命令並列発行／実行管理装置１２は、
命令フェッチ／デコード装置１１からデコード情報入力
端子１２１を介して転送された複数の命令に関する命令
動作情報を一時的に格納し、必要に応じて、レジスタフ
ァイル読み取り制御端子１２２を介してレジスタファイ
ル装置１３にアクセスし、レジスタファイル読み取りデ
ータ端子１２４より１つの命令あたり最大２個のレジス
タ１３５のデータを入力オペランドとして読み取る。こ
こで、複数命令並列発行／実行管理装置１２に格納され
ており、まだメモリアクセス装置１４または演算装置１
５に発行されていない命令を未発行命令と呼ぶ。複数命
令並列発行／実行管理装置１２は、未発行命令のうちか
ら、既に必要な入力オペランドが全て揃っていて発行す
ることが可能なものを複数個選択し、選択された複数の
発行可能な命令を、命令発行端子１２５からメモリアク
セス装置１４及び演算装置１５に同時に発行する機能を
持つ。本実施例では、最大３命令を同時に発行可能であ
るとしている。
命令フェッチ／デコード装置１１からデコード情報入力
端子１２１を介して転送された複数の命令に関する命令
動作情報を一時的に格納し、必要に応じて、レジスタフ
ァイル読み取り制御端子１２２を介してレジスタファイ
ル装置１３にアクセスし、レジスタファイル読み取りデ
ータ端子１２４より１つの命令あたり最大２個のレジス
タ１３５のデータを入力オペランドとして読み取る。こ
こで、複数命令並列発行／実行管理装置１２に格納され
ており、まだメモリアクセス装置１４または演算装置１
５に発行されていない命令を未発行命令と呼ぶ。複数命
令並列発行／実行管理装置１２は、未発行命令のうちか
ら、既に必要な入力オペランドが全て揃っていて発行す
ることが可能なものを複数個選択し、選択された複数の
発行可能な命令を、命令発行端子１２５からメモリアク
セス装置１４及び演算装置１５に同時に発行する機能を
持つ。本実施例では、最大３命令を同時に発行可能であ
るとしている。
【００５０】ここで、メモリアクセス装置１４は、ロー
ド／ストア命令もしくはメモリ上の変数を入力値／出力
値とする任意の命令の実行に際して使用される装置であ
り、データキャッシュメモリ１６へのアクセスを行な
う。演算装置１５は、算術・論理演算命令や分岐命令等
を処理する。メモリアクセス装置１４、演算装置１５
は、それぞれの命令の処理結果である結果値を結果バス
１７に出力する。
ド／ストア命令もしくはメモリ上の変数を入力値／出力
値とする任意の命令の実行に際して使用される装置であ
り、データキャッシュメモリ１６へのアクセスを行な
う。演算装置１５は、算術・論理演算命令や分岐命令等
を処理する。メモリアクセス装置１４、演算装置１５
は、それぞれの命令の処理結果である結果値を結果バス
１７に出力する。
【００５１】複数命令並列発行／実行管理装置１２は、
未発行命令に関する命令動作情報を保持するのみでな
く、発行済みで実行中の命令（以下では実行中命令と呼
ぶ）と実行済みで結果値がまだ未確定な命令（以下では
未確定命令と呼ぶ）に関する命令動作情報をも内部に保
持する。すなわち、命令デコード後、結果値が確定する
までの全ての命令に関する情報を内部に保持している。
未発行命令に関する命令動作情報を保持するのみでな
く、発行済みで実行中の命令（以下では実行中命令と呼
ぶ）と実行済みで結果値がまだ未確定な命令（以下では
未確定命令と呼ぶ）に関する命令動作情報をも内部に保
持する。すなわち、命令デコード後、結果値が確定する
までの全ての命令に関する情報を内部に保持している。
【００５２】複数命令並列発行／実行管理装置１２は、
結果バス１７を介して送られてくる最大３つの実行終了
命令の結果値を結果値入力端子１２６を介して受け取
り、内部でこれら結果値が確定するまで一時的に保持す
る。結果値が確定すると、これら結果値をレジスタファ
イル書き込み端子１２３を介してレジスタファイル装置
１３へ書き込む。未確定状態の結果値を以下では未確定
結果値と呼ぶ。未確定結果値はレジスタファイル装置１
３に書き込まれず、複数命令並列発行／実行管理装置１
２内で保持される。
結果バス１７を介して送られてくる最大３つの実行終了
命令の結果値を結果値入力端子１２６を介して受け取
り、内部でこれら結果値が確定するまで一時的に保持す
る。結果値が確定すると、これら結果値をレジスタファ
イル書き込み端子１２３を介してレジスタファイル装置
１３へ書き込む。未確定状態の結果値を以下では未確定
結果値と呼ぶ。未確定結果値はレジスタファイル装置１
３に書き込まれず、複数命令並列発行／実行管理装置１
２内で保持される。
【００５３】ここで、ある命令が確定する、あるいはあ
る命令の結果値が確定するとは、その命令の実行が終了
し、かつ、その命令よりも時間的に前に実行されるべき
命令の実行がすべて終了し、割り込み、例外、分岐予測
失敗等の理由により、その命令の実行と結果値が取り消
されることがなくなったことを意味する。
る命令の結果値が確定するとは、その命令の実行が終了
し、かつ、その命令よりも時間的に前に実行されるべき
命令の実行がすべて終了し、割り込み、例外、分岐予測
失敗等の理由により、その命令の実行と結果値が取り消
されることがなくなったことを意味する。
【００５４】複数命令並列発行／実行管理装置１２は、
未発行命令が要求する２つの入力オペランドの双方もし
くは一方が、未確定命令の未確定結果値である場合、当
該結果値を要求元の未発行命令の当該入力オペランドに
フォワードする動作を行なう。当該未確定結果値は、結
果値入力端子１２６から入力されたものをすぐに用いる
場合と、複数命令並列発行／実行管理装置１２内に一時
的に保持された未確定結果値を用いる場合とがある。
未発行命令が要求する２つの入力オペランドの双方もし
くは一方が、未確定命令の未確定結果値である場合、当
該結果値を要求元の未発行命令の当該入力オペランドに
フォワードする動作を行なう。当該未確定結果値は、結
果値入力端子１２６から入力されたものをすぐに用いる
場合と、複数命令並列発行／実行管理装置１２内に一時
的に保持された未確定結果値を用いる場合とがある。
【００５５】図１において、本実施例によるプロセッサ
１０の特徴をなすのは複数命令並列発行／実行管理装置
１２の構成とその動作である。図１のプロセッサ１０を
構成する他の装置は、従来技術によるスーパースカラ技
術によるプロセッサのものとほほ同様である。よって、
以下では、主として複数命令並列発行／実行管理装置１
２について説明を行なう。
１０の特徴をなすのは複数命令並列発行／実行管理装置
１２の構成とその動作である。図１のプロセッサ１０を
構成する他の装置は、従来技術によるスーパースカラ技
術によるプロセッサのものとほほ同様である。よって、
以下では、主として複数命令並列発行／実行管理装置１
２について説明を行なう。
【００５６】図２は、本実施例による複数命令並列発行
／実行管理装置１２の構成を示したブロック図である。
図２を参照すると、本実施例による複数命令並列発行／
実行管理装置１２は、命令登録バッファ１２００と、フ
ォワードマップバッファ１２１０と、レジスタマップバ
ッファ１２２０と、結果値バッファ１２３０と、命令発
行バッファ１２４０と、命令発行制御装置１２５０と、
命令実行制御装置１２６０と、オペランドフォワーディ
ング制御装置１２７０とを備える。
／実行管理装置１２の構成を示したブロック図である。
図２を参照すると、本実施例による複数命令並列発行／
実行管理装置１２は、命令登録バッファ１２００と、フ
ォワードマップバッファ１２１０と、レジスタマップバ
ッファ１２２０と、結果値バッファ１２３０と、命令発
行バッファ１２４０と、命令発行制御装置１２５０と、
命令実行制御装置１２６０と、オペランドフォワーディ
ング制御装置１２７０とを備える。
【００５７】図３は、本実施例による複数命令並列発行
／実行管理装置１２の動作を説明するための説明図であ
り、命令登録バッファ１２００、フォワードマップバッ
ファ１２１０、レジスタマップバッファ１２２０、結果
値バッファ１２３０、命令発行バッファ１２４０の内部
構成について簡単化して示している。この図では、動作
の説明を分かりやすくする目的でブロック内外の接続関
係については省略している。また、命令登録バッファ１
２００内のフォワード元エントリバッファ１２０９も省
略している。以下、図２および図３を引用しながら複数
命令並列発行／実行管理装置１２の構成と動作を説明す
る。
／実行管理装置１２の動作を説明するための説明図であ
り、命令登録バッファ１２００、フォワードマップバッ
ファ１２１０、レジスタマップバッファ１２２０、結果
値バッファ１２３０、命令発行バッファ１２４０の内部
構成について簡単化して示している。この図では、動作
の説明を分かりやすくする目的でブロック内外の接続関
係については省略している。また、命令登録バッファ１
２００内のフォワード元エントリバッファ１２０９も省
略している。以下、図２および図３を引用しながら複数
命令並列発行／実行管理装置１２の構成と動作を説明す
る。
【００５８】命令登録バッファ１２００は、未発行命
令、実行中命令及び未確定命令について、デコードされ
た命令コードとその入力オペランドを保持するバッファ
である。命令登録エントリ１２０５をＮ個並べた構成と
している。ここで、Ｎは、複数命令並列発行／実行管理
装置１２内に関連情報を保持可能な未発行命令、実行中
命令及び未確定命令の数の総和を示している。図３の例
では、Ｎが１０命令の場合を示している。命令登録バッ
ファ１２００には、命令のフェッチ／デコード順序にし
たがって、順に命令登録エントリ１２０５にそれぞれの
命令に関する命令動作情報が登録される。図３で命令登
録エントリ１２０５に添えられた数字は、小さい方が時
間的に前にフェッチ／デコードされた命令であることを
示している。なお、以下でｘ番目の命令という場合は、
ｘ列目の命令登録エントリ１２０５に格納された命令を
意味する。命令登録バッファ１２００が一杯になった場
合には、命令フェッチ／デコード装置１１は、命令動作
情報の転送を停止する。
令、実行中命令及び未確定命令について、デコードされ
た命令コードとその入力オペランドを保持するバッファ
である。命令登録エントリ１２０５をＮ個並べた構成と
している。ここで、Ｎは、複数命令並列発行／実行管理
装置１２内に関連情報を保持可能な未発行命令、実行中
命令及び未確定命令の数の総和を示している。図３の例
では、Ｎが１０命令の場合を示している。命令登録バッ
ファ１２００には、命令のフェッチ／デコード順序にし
たがって、順に命令登録エントリ１２０５にそれぞれの
命令に関する命令動作情報が登録される。図３で命令登
録エントリ１２０５に添えられた数字は、小さい方が時
間的に前にフェッチ／デコードされた命令であることを
示している。なお、以下でｘ番目の命令という場合は、
ｘ列目の命令登録エントリ１２０５に格納された命令を
意味する。命令登録バッファ１２００が一杯になった場
合には、命令フェッチ／デコード装置１１は、命令動作
情報の転送を停止する。
【００５９】１つの命令登録エントリ１２０５は、発行
フラグ部１２０１と、命令コード部１２０２と、左オペ
ランド部１２０３と、右オペランド部１２０４とを備え
る。発行フラグ部１２０１は、各命令の発行状態を示す
発行フラグを記憶する機能を持つ。命令コード部１２０
２は、デコードされた命令コードを格納し、左オペラン
ド部１２０３及び右オペランド部１２０４は、１つの命
令あたり最大２つの入力オペランドを格納する。１つの
入力オペランドしか使用しない命令の場合は、左オペラ
ンド部１２０３を使用するものとする。
フラグ部１２０１と、命令コード部１２０２と、左オペ
ランド部１２０３と、右オペランド部１２０４とを備え
る。発行フラグ部１２０１は、各命令の発行状態を示す
発行フラグを記憶する機能を持つ。命令コード部１２０
２は、デコードされた命令コードを格納し、左オペラン
ド部１２０３及び右オペランド部１２０４は、１つの命
令あたり最大２つの入力オペランドを格納する。１つの
入力オペランドしか使用しない命令の場合は、左オペラ
ンド部１２０３を使用するものとする。
【００６０】命令登録バッファ１２００は、さらに、フ
ォワード元エントリバッファ１２０９を備えている。フ
ォワード元エントリバッファ１２０９の構成と機能につ
いては後述する。
ォワード元エントリバッファ１２０９を備えている。フ
ォワード元エントリバッファ１２０９の構成と機能につ
いては後述する。
【００６１】フォワードマップバッファ１２１０は、任
意の未発行命令、実行中命令または未確定命令の結果値
と、その後続命令の左右双方の入力オペランドとの間
の、レジスタ上データ依存性情報を記憶するバッファで
ある。フォワードマップバッファ１２１０は、フォワー
ドビット部１２１５をＮ×Ｎの２次元正方行列状に並べ
た構成としている。ここで、Ｎとは、上記の複数命令並
列発行／実行装置１２の最大保持命令数のことであり、
図３の例においては、上述のようにＮ＝１０である。図
３に示したように、一行分のフォワードビット部１２１
５をフォワード元エントリ１２１６と呼び、一列分のフ
ォワードビット部１２１５をフォワード先エントリ１２
１７と呼ぶ。
意の未発行命令、実行中命令または未確定命令の結果値
と、その後続命令の左右双方の入力オペランドとの間
の、レジスタ上データ依存性情報を記憶するバッファで
ある。フォワードマップバッファ１２１０は、フォワー
ドビット部１２１５をＮ×Ｎの２次元正方行列状に並べ
た構成としている。ここで、Ｎとは、上記の複数命令並
列発行／実行装置１２の最大保持命令数のことであり、
図３の例においては、上述のようにＮ＝１０である。図
３に示したように、一行分のフォワードビット部１２１
５をフォワード元エントリ１２１６と呼び、一列分のフ
ォワードビット部１２１５をフォワード先エントリ１２
１７と呼ぶ。
【００６２】フォワードビット部１２１５は、複数命令
並列発行／実行管理装置１２内に格納された最大Ｎ個の
命令の中の任意の２つの命令間のレジスタ上データ依存
性を、２ビットの情報として記憶する機能を持つ。例え
ば、ｘ列ｙ行目の位置の２ビット情報が“ａｂ”であっ
たとする。ここで、ａ、ｂは、それぞれ１ビット情報で
ある。ａが「１」であれば、ｙ番目の命令の結果値をｘ
番目の命令の左オペランドとして使用することを意味
し、「０」であれば使用しないことを意味する。ｂが
「１」であれば、ｙ番目の命令の結果値をｘ番目の命令
の右オペランドとして使用することを意味し、「０」で
あれば使用しないことを意味する。例えば、図３に示し
たようにｘ＝７、ｙ＝５の位置のフラグが“１１”であ
った場合は、５番目の命令の結果値を７番目の命令の左
オペランドと右オペランドの双方で使用することを示し
ている。なお、ｙがｘより大きい場合、これら２つの命
令間にレジスタ上データ依存性が存在することはない。
並列発行／実行管理装置１２内に格納された最大Ｎ個の
命令の中の任意の２つの命令間のレジスタ上データ依存
性を、２ビットの情報として記憶する機能を持つ。例え
ば、ｘ列ｙ行目の位置の２ビット情報が“ａｂ”であっ
たとする。ここで、ａ、ｂは、それぞれ１ビット情報で
ある。ａが「１」であれば、ｙ番目の命令の結果値をｘ
番目の命令の左オペランドとして使用することを意味
し、「０」であれば使用しないことを意味する。ｂが
「１」であれば、ｙ番目の命令の結果値をｘ番目の命令
の右オペランドとして使用することを意味し、「０」で
あれば使用しないことを意味する。例えば、図３に示し
たようにｘ＝７、ｙ＝５の位置のフラグが“１１”であ
った場合は、５番目の命令の結果値を７番目の命令の左
オペランドと右オペランドの双方で使用することを示し
ている。なお、ｙがｘより大きい場合、これら２つの命
令間にレジスタ上データ依存性が存在することはない。
【００６３】以上の説明から明らかなように、ｙ行目の
行方向のフォワード元エントリ１２１６内の２Ｎビット
の情報は、ｙ番目の命令の未確定結果値をどの命令のど
の入力オペランドとして使用するかという情報をあらわ
し、ｘ列目の列方向のフォワード先エントリ１２１７内
の２Ｎビットの情報は、ｘ番目の命令の左右の入力オペ
ランドがどの命令の結果値として生成されるかという情
報をあらわしている。例えば、あるフォワード先エント
リ１２１７内の２Ｎビットが全て０であった場合は、複
数命令並列発行／実行管理装置１２内で現在その命令動
作情報を管理している複数の命令の中には、当該命令の
入力オペランドとしてその結果値を与える命令が存在し
ないことを意味している。後で説明するように、フォワ
ードマップバッファ１２１０は、未確定結果値と未発行
命令の入力オペランドとの間にレジスタ上データ依存性
がある場合、未確定結果値を命令登録バッファ１２００
内に記憶された当該未発行命令の左オペランド部１２０
３もしくは右オペランド部１２０４にフォワードする機
能を実現するために用いられている。以下では、フォワ
ードマップバッファ１２１０の記憶情報をフォワードマ
ップ情報と呼ぶ。
行方向のフォワード元エントリ１２１６内の２Ｎビット
の情報は、ｙ番目の命令の未確定結果値をどの命令のど
の入力オペランドとして使用するかという情報をあらわ
し、ｘ列目の列方向のフォワード先エントリ１２１７内
の２Ｎビットの情報は、ｘ番目の命令の左右の入力オペ
ランドがどの命令の結果値として生成されるかという情
報をあらわしている。例えば、あるフォワード先エント
リ１２１７内の２Ｎビットが全て０であった場合は、複
数命令並列発行／実行管理装置１２内で現在その命令動
作情報を管理している複数の命令の中には、当該命令の
入力オペランドとしてその結果値を与える命令が存在し
ないことを意味している。後で説明するように、フォワ
ードマップバッファ１２１０は、未確定結果値と未発行
命令の入力オペランドとの間にレジスタ上データ依存性
がある場合、未確定結果値を命令登録バッファ１２００
内に記憶された当該未発行命令の左オペランド部１２０
３もしくは右オペランド部１２０４にフォワードする機
能を実現するために用いられている。以下では、フォワ
ードマップバッファ１２１０の記憶情報をフォワードマ
ップ情報と呼ぶ。
【００６４】フォワードマップバッファ１２１０は、入
出力端子として、フォワードマップ更新／読み出し制御
端子１２１１と、フォワードマップ読み出し端子１２１
２と、フォワードマップ登録端子１２１３と、フォワー
ドマップ更新制御端子１２１４とを持つ。フォワードマ
ップ更新／読み出し制御端子１２１１は、各フォワード
元エントリ１２１６に対応してＮ個存在し、フォワード
マップ読み出し端子１２１２は、各フォワード先エント
リ１２１７に対応してＮ個存在する。
出力端子として、フォワードマップ更新／読み出し制御
端子１２１１と、フォワードマップ読み出し端子１２１
２と、フォワードマップ登録端子１２１３と、フォワー
ドマップ更新制御端子１２１４とを持つ。フォワードマ
ップ更新／読み出し制御端子１２１１は、各フォワード
元エントリ１２１６に対応してＮ個存在し、フォワード
マップ読み出し端子１２１２は、各フォワード先エント
リ１２１７に対応してＮ個存在する。
【００６５】レジスタマップバッファ１２２０は、レジ
スタビット部１２２５を行方向にＭ個、列方向にＮ個並
べた構成とし、複数命令並列発行／実行管理装置１２内
にその命令動作情報を保持されたＮ個の命令がそれぞれ
結果値を書き込むレジスタ１３５の番号を記憶する機能
を持つ。ここで、Ｎは、上記の複数命令並列発行／実行
管理装置１２の最大保持命令数であり、Ｍは、レジスタ
ファイル１３内のレジスタ１３５の数である。ここで、
図３の例では、図１のプロセッサ１０に従い、Ｍ＝８で
あるとしている。レジスタビット部１２２５の一行分を
レジスタ書き込みエントリ１２２６と呼ぶ。また、図３
において、レジスタ１３５はレジスタ番号０から始まる
ものとし、以下でｚ番目のレジスタ１３５という時は、
レジスタ番号（ｚ−１）のレジスタを指すものとする。
スタビット部１２２５を行方向にＭ個、列方向にＮ個並
べた構成とし、複数命令並列発行／実行管理装置１２内
にその命令動作情報を保持されたＮ個の命令がそれぞれ
結果値を書き込むレジスタ１３５の番号を記憶する機能
を持つ。ここで、Ｎは、上記の複数命令並列発行／実行
管理装置１２の最大保持命令数であり、Ｍは、レジスタ
ファイル１３内のレジスタ１３５の数である。ここで、
図３の例では、図１のプロセッサ１０に従い、Ｍ＝８で
あるとしている。レジスタビット部１２２５の一行分を
レジスタ書き込みエントリ１２２６と呼ぶ。また、図３
において、レジスタ１３５はレジスタ番号０から始まる
ものとし、以下でｚ番目のレジスタ１３５という時は、
レジスタ番号（ｚ−１）のレジスタを指すものとする。
【００６６】レジスタビット部１２２５は、ある命令が
あるレジスタ１３５に結果値を書き込む場合に「１」、
そうでない場合は「０」の１ビット情報を記憶する。例
えば、ｙ行ｚ列目の位置の１ビット情報が１であった場
合は、ｙ番目の命令がｚ番目のレジスタ１３５に結果値
を書き込むことを意味する。したがって、ｙ行目のレジ
スタ書き込みエントリ１２２６はｙ番目の命令がどのレ
ジスタに書き込むかという情報（以下、レジスタ書き込
み情報と呼ぶ）を有していることになる。後で説明する
ように、レジスタマップバッファ１２２０は、複数命令
並列発行／実行管理装置１２内で管理されている複数の
命令間のレジスタ上データ依存性関係を調べ、必要に応
じて、フォワードマップバッファ１２１０内の情報を更
新したり、あるいは、結果値バッファ１２３０内の未確
定結果値を必要とする左オペランド部１２０３もしくは
右オペランド部１２０４を特定したりすることを主目的
に用いられるものである。
あるレジスタ１３５に結果値を書き込む場合に「１」、
そうでない場合は「０」の１ビット情報を記憶する。例
えば、ｙ行ｚ列目の位置の１ビット情報が１であった場
合は、ｙ番目の命令がｚ番目のレジスタ１３５に結果値
を書き込むことを意味する。したがって、ｙ行目のレジ
スタ書き込みエントリ１２２６はｙ番目の命令がどのレ
ジスタに書き込むかという情報（以下、レジスタ書き込
み情報と呼ぶ）を有していることになる。後で説明する
ように、レジスタマップバッファ１２２０は、複数命令
並列発行／実行管理装置１２内で管理されている複数の
命令間のレジスタ上データ依存性関係を調べ、必要に応
じて、フォワードマップバッファ１２１０内の情報を更
新したり、あるいは、結果値バッファ１２３０内の未確
定結果値を必要とする左オペランド部１２０３もしくは
右オペランド部１２０４を特定したりすることを主目的
に用いられるものである。
【００６７】レジスタマップバッファ１２２０は、入出
力端子として、レジスタマップ登録制御端子１２２１
と、レジスタ書き込み検出端子１２２２と、読み取りレ
ジスタ指定端子１２２３と、書き込みレジスタ指定端子
１２２４とを持つ。レジスタマップ登録制御端子１２２
１及びレジスタ書き込み検出端子１２２２は、Ｎ個のレ
ジスタ書き込みエントリ１２２６に対応して、それぞれ
Ｎ個づつ存在する。
力端子として、レジスタマップ登録制御端子１２２１
と、レジスタ書き込み検出端子１２２２と、読み取りレ
ジスタ指定端子１２２３と、書き込みレジスタ指定端子
１２２４とを持つ。レジスタマップ登録制御端子１２２
１及びレジスタ書き込み検出端子１２２２は、Ｎ個のレ
ジスタ書き込みエントリ１２２６に対応して、それぞれ
Ｎ個づつ存在する。
【００６８】このように、フォワードマップバッファ１
２１０、レジスタマップバッファ１２２０は、それぞれ
レジスタ上データ依存性情報、レジスタ書き込み情報を
ビットマップの形で保持している。ここで、ビットマッ
プの形で保持するとは、例えば、レジスタ番号５を持つ
レジスタ１３５に書き込むという情報を２進表示の“１
０１”ではなく、６番目の位置のみを１にセットした
“００００１０００”という形で保持しているという意
味である。後で説明するように、このように、スーパー
スカラプロセッサにおいて動的に複数命令並列発行／実
行を行なうために必要となるレジスタ上データ依存性情
報及びレジスタ書き込み情報を、ビットマップの形で保
持することで、複数命令並列発行／実行の管理に伴うハ
ードウエア構成を簡単化している。
２１０、レジスタマップバッファ１２２０は、それぞれ
レジスタ上データ依存性情報、レジスタ書き込み情報を
ビットマップの形で保持している。ここで、ビットマッ
プの形で保持するとは、例えば、レジスタ番号５を持つ
レジスタ１３５に書き込むという情報を２進表示の“１
０１”ではなく、６番目の位置のみを１にセットした
“００００１０００”という形で保持しているという意
味である。後で説明するように、このように、スーパー
スカラプロセッサにおいて動的に複数命令並列発行／実
行を行なうために必要となるレジスタ上データ依存性情
報及びレジスタ書き込み情報を、ビットマップの形で保
持することで、複数命令並列発行／実行の管理に伴うハ
ードウエア構成を簡単化している。
【００６９】結果値バッファ１２３０は、未確定命令の
未確定結果値を保持する機能を持つ。結果値エントリ１
２３５をＮ個有し、ｙ番目の結果値エントリ１２３５に
ｙ番目の命令に対応する結果値を格納する。結果値エン
トリ１２３５は、実際に結果値を保持する結果値部１２
３２と、各命令の実行状態を示す実行フラグを格納する
実行フラグ部１２３１とを備える。
未確定結果値を保持する機能を持つ。結果値エントリ１
２３５をＮ個有し、ｙ番目の結果値エントリ１２３５に
ｙ番目の命令に対応する結果値を格納する。結果値エン
トリ１２３５は、実際に結果値を保持する結果値部１２
３２と、各命令の実行状態を示す実行フラグを格納する
実行フラグ部１２３１とを備える。
【００７０】命令発行バッファ１２４０は、次の動作サ
イクルで発行可能な未発行命令を一時的に保持するバッ
ファであり、命令発行エントリ１２４５を同時発行命令
数分だけ並べた構成としている。図３の例では、図１の
プロセッサ１０に習い、３つの命令発行エントリ１２４
５を有することとしている。それぞれの命令発行エント
リ１２４５は、命令コード部１２４２、左オペランド部
１２４３、及び右オペランド部１２４４からなる。これ
らは、それぞれ発行する命令の、命令コード情報、左側
の入力オペランド、及び右側の入力オペランドを一時的
に保持する。
イクルで発行可能な未発行命令を一時的に保持するバッ
ファであり、命令発行エントリ１２４５を同時発行命令
数分だけ並べた構成としている。図３の例では、図１の
プロセッサ１０に習い、３つの命令発行エントリ１２４
５を有することとしている。それぞれの命令発行エント
リ１２４５は、命令コード部１２４２、左オペランド部
１２４３、及び右オペランド部１２４４からなる。これ
らは、それぞれ発行する命令の、命令コード情報、左側
の入力オペランド、及び右側の入力オペランドを一時的
に保持する。
【００７１】オペランドフォワーディング制御装置１２
７０は、レジスタ書き込み検出端子１２７１と、フォワ
ードマップ更新／読み出し指示端子１２７２と、フォワ
ード元命令指示端子１２７３と、レジスタ読み取り要求
端子１２７４と、未確定結果値読み取り要求端子１２７
５とを入出力端子として持つ。レジスタ書き込み検出端
子１２７１、フォワードマップ更新／読み出し指示端子
１２７２、及び未確定結果値読み取り要求端子１２７５
は、それぞれＮ個づつ存在する。
７０は、レジスタ書き込み検出端子１２７１と、フォワ
ードマップ更新／読み出し指示端子１２７２と、フォワ
ード元命令指示端子１２７３と、レジスタ読み取り要求
端子１２７４と、未確定結果値読み取り要求端子１２７
５とを入出力端子として持つ。レジスタ書き込み検出端
子１２７１、フォワードマップ更新／読み出し指示端子
１２７２、及び未確定結果値読み取り要求端子１２７５
は、それぞれＮ個づつ存在する。
【００７２】複数命令並列発行／実行管理装置１２によ
って命令動作情報を管理されている任意の命令（ｎ番目
の命令とする）を取り出して、その情報がどのような形
で格納されているかをまとめると、次のようになる。
って命令動作情報を管理されている任意の命令（ｎ番目
の命令とする）を取り出して、その情報がどのような形
で格納されているかをまとめると、次のようになる。
【００７３】１．ｎ列目の命令登録エントリ１２０５
に、命令コード情報と左右の入力オペランド及び発行フ
ラグが格納される。
に、命令コード情報と左右の入力オペランド及び発行フ
ラグが格納される。
【００７４】２．ｎ列目のフォワード先エントリ１２１
７に、レジスタ上データ依存性情報の内の、ｎ番目の命
令がどの命令の結果値を入力オペランドとして受けとる
かという情報がビットマップで格納される。
７に、レジスタ上データ依存性情報の内の、ｎ番目の命
令がどの命令の結果値を入力オペランドとして受けとる
かという情報がビットマップで格納される。
【００７５】３．ｎ行目のフォワード元エントリ１２１
６に、レジスタ上データ依存性情報の内の、ｎ番目の命
令がどの命令に自分の結果値を入力オペランドとして与
えるかという情報がビットマップで格納される。
６に、レジスタ上データ依存性情報の内の、ｎ番目の命
令がどの命令に自分の結果値を入力オペランドとして与
えるかという情報がビットマップで格納される。
【００７６】４．ｎ行目のレジスタ書き込みエントリ１
２２６に、レジスタ書き込み情報がビットマップで格納
される。
２２６に、レジスタ書き込み情報がビットマップで格納
される。
【００７７】５．ｎ行目の結果値エントリ１２３５に、
結果値と実行フラグが格納される。
結果値と実行フラグが格納される。
【００７８】以下では、上記の１から５までのリストの
内の３以外、すなわちｎ列目の命令登録エントリ１２０
５、ｎ列目のフォワード先エントリ１２１７、ｎ行目の
レジスタ書き込みエントリ１２２６、及びｎ行目の結果
値エントリ１２３５を、あわせてｎ番目の命令に対する
命令動作情報管理エントリ１２９０と呼ぶ。例えば、図
３に示された命令動作情報管理エントリ１２９０は、１
番目の命令に対するものである。命令フェッチ／デコー
ド装置１１が、複数の命令に関する命令動作情報を複数
命令並列発行／実行管理装置１２に転送した際には、複
数の命令動作情報管理エントリ１２９０にこれらの命令
動作情報が書き込まれる。
内の３以外、すなわちｎ列目の命令登録エントリ１２０
５、ｎ列目のフォワード先エントリ１２１７、ｎ行目の
レジスタ書き込みエントリ１２２６、及びｎ行目の結果
値エントリ１２３５を、あわせてｎ番目の命令に対する
命令動作情報管理エントリ１２９０と呼ぶ。例えば、図
３に示された命令動作情報管理エントリ１２９０は、１
番目の命令に対するものである。命令フェッチ／デコー
ド装置１１が、複数の命令に関する命令動作情報を複数
命令並列発行／実行管理装置１２に転送した際には、複
数の命令動作情報管理エントリ１２９０にこれらの命令
動作情報が書き込まれる。
【００７９】図４は、発行フラグ部１２５５に格納され
る発行フラグがとる状態を説明した説明図である。ｎ列
目の発行フラグ部１２５５の発行フラグの状態は、ｎ番
目の命令動作情報管理エントリ１２９０に格納されたｎ
番目の命令の発行に関する状態を指し示す。発行フラグ
略号「ｅｍ」で示される状態は、当該命令動作情報管理
エントリ１２９０が有効な命令動作情報を持たない空の
状態であることを示す。略号「−」で示される状態は、
デコードされた命令を受けとって登録をしたものの、ま
だ発行可能かどうかの検査をする前の状態であることを
示す。略号「ｒｄ」で示される状態は、入力オペランド
が揃っており、発行することが可能な状態であることを
示す。略号「ｗａ」で示される状態は、入力オペランド
が揃っておらず、まだ発行できない状態であることを示
す。略号「ｉｓ」で示される状態は、発行をした後の状
態であることを示す。
る発行フラグがとる状態を説明した説明図である。ｎ列
目の発行フラグ部１２５５の発行フラグの状態は、ｎ番
目の命令動作情報管理エントリ１２９０に格納されたｎ
番目の命令の発行に関する状態を指し示す。発行フラグ
略号「ｅｍ」で示される状態は、当該命令動作情報管理
エントリ１２９０が有効な命令動作情報を持たない空の
状態であることを示す。略号「−」で示される状態は、
デコードされた命令を受けとって登録をしたものの、ま
だ発行可能かどうかの検査をする前の状態であることを
示す。略号「ｒｄ」で示される状態は、入力オペランド
が揃っており、発行することが可能な状態であることを
示す。略号「ｗａ」で示される状態は、入力オペランド
が揃っておらず、まだ発行できない状態であることを示
す。略号「ｉｓ」で示される状態は、発行をした後の状
態であることを示す。
【００８０】図５は、実行フラグ部１２３１に格納され
る実行フラグがとる状態を説明した説明図である。ｎ行
目の実行フラグ部１２３１の実行フラグの状態は、ｎ番
目の命令動作情報管理エントリ１２９０に格納されたｎ
番目の命令の実行に関する状態を指し示すものである。
実行フラグ略号「ｅｍ」で示される状態は、当該命令動
作情報管理エントリ１２９０が有効な命令動作情報を持
たない空の状態であることを示す。略号「ｎｉ」で示さ
れる状態は、当該命令をまだ発行していない状態である
ことを示す。略号「ｅｘ」で示される状態は、当該命令
を発行後、メモリアクセス装置１４や演算装置１５で実
行中の状態であることを示す。略号「ｅｓ」で示される
状態は、分岐予測に基づく投機的状態のまま当該命令を
発行し、メモリアクセス装置１４や演算装置１５で実行
中の状態であることを示す。略号「ｄｏ」で示される状
態は、命令の実行が終了して未確定結果値が得られた状
態であることを示す。略号「ｄｓ」で示される状態は、
分岐予測に基づく投機的状態のまま当該命令の実行が終
了して、未確定結果値が得られた状態であることを示
す。
る実行フラグがとる状態を説明した説明図である。ｎ行
目の実行フラグ部１２３１の実行フラグの状態は、ｎ番
目の命令動作情報管理エントリ１２９０に格納されたｎ
番目の命令の実行に関する状態を指し示すものである。
実行フラグ略号「ｅｍ」で示される状態は、当該命令動
作情報管理エントリ１２９０が有効な命令動作情報を持
たない空の状態であることを示す。略号「ｎｉ」で示さ
れる状態は、当該命令をまだ発行していない状態である
ことを示す。略号「ｅｘ」で示される状態は、当該命令
を発行後、メモリアクセス装置１４や演算装置１５で実
行中の状態であることを示す。略号「ｅｓ」で示される
状態は、分岐予測に基づく投機的状態のまま当該命令を
発行し、メモリアクセス装置１４や演算装置１５で実行
中の状態であることを示す。略号「ｄｏ」で示される状
態は、命令の実行が終了して未確定結果値が得られた状
態であることを示す。略号「ｄｓ」で示される状態は、
分岐予測に基づく投機的状態のまま当該命令の実行が終
了して、未確定結果値が得られた状態であることを示
す。
【００８１】ある命令動作情報管理エントリ１２９０に
対する発行フラグが「ｅｍ」の場合は、対応する実行フ
ラグも必ず「ｅｍ」である。また、発行フラグが
「−」、「ｒｄ」、「ｗａ」のいずれかの場合は、実行
フラグは「ｎｉ」である。実行フラグが「ｅｘ」、「ｅ
ｓ」、「ｄｏ」、「ｄｓ」のいずれかの場合は、発行フ
ラグは「ｊｓ」である。これまで使用してきた未発行命
令、実行中命令、未確定命令の定義と照らし合わすと、
未発行命令とは発行フラグが「−」、「ｒｄ」、「ｗ
ａ」のいずれかの状態にある命令であり、実行中命令と
は実行フラグが「ｅｘ」、「ｅｓ」のいずれかの状態に
ある命令であり、未確定命令とは実行フラグが「ｄ
ｏ」、「ｄｓ」のいずれかの状態にある命令である。命
令の実行結果の確定は、その命令の状態が「ｄｏ」であ
り、かつその命令よりも時間的に前にフェッチ／デコー
ドされた命令の状態が全て「ｄｏ」である場合に行なわ
れる。「ｅｓ」、「ｄｓ」の状態は分岐予測が正しいと
分かり、投機的状態が解決した場合には「ｅｘ」、「ｄ
ｏ」状態に遷移する。分岐予測が間違っていたと分かっ
た場合、当該分岐予測以後の実行中命令及び未確定命令
の未確定結果値はキャンセルされる。
対する発行フラグが「ｅｍ」の場合は、対応する実行フ
ラグも必ず「ｅｍ」である。また、発行フラグが
「−」、「ｒｄ」、「ｗａ」のいずれかの場合は、実行
フラグは「ｎｉ」である。実行フラグが「ｅｘ」、「ｅ
ｓ」、「ｄｏ」、「ｄｓ」のいずれかの場合は、発行フ
ラグは「ｊｓ」である。これまで使用してきた未発行命
令、実行中命令、未確定命令の定義と照らし合わすと、
未発行命令とは発行フラグが「−」、「ｒｄ」、「ｗ
ａ」のいずれかの状態にある命令であり、実行中命令と
は実行フラグが「ｅｘ」、「ｅｓ」のいずれかの状態に
ある命令であり、未確定命令とは実行フラグが「ｄ
ｏ」、「ｄｓ」のいずれかの状態にある命令である。命
令の実行結果の確定は、その命令の状態が「ｄｏ」であ
り、かつその命令よりも時間的に前にフェッチ／デコー
ドされた命令の状態が全て「ｄｏ」である場合に行なわ
れる。「ｅｓ」、「ｄｓ」の状態は分岐予測が正しいと
分かり、投機的状態が解決した場合には「ｅｘ」、「ｄ
ｏ」状態に遷移する。分岐予測が間違っていたと分かっ
た場合、当該分岐予測以後の実行中命令及び未確定命令
の未確定結果値はキャンセルされる。
【００８２】図６は、図１に示すプロセッサ１０のパイ
プライン動作タイミングの実施例を説明した説明図であ
る。この図は、以下の説明が簡単なように、最も基本的
なパイプラインタイミングを例として示したものであ
り、従来技術におけるスーパースカラプロセッサにおい
て典型的なパイプライン動作に準じたものである。図６
では、メモリアクセス命令は６段のパイプラインで動作
し、演算命令／分岐命令は５段のパイプラインで動作す
る。ＩＦは命令フェッチを行なうパイプラインステージ
であり、ＩＤは命令デコードを行なうパイプラインステ
ージであり、ＤＰは命令発行（ディスパッチ）を行なう
パイプラインステージであり、ＥＸ１ステージ及びＥＸ
２ステージは演算実行を行なうパイプラインステージで
あり、ＷＢはレジスタもしくはメモリへの書き込みを行
なうパイプラインステージである。すぐに発行できない
命令に対しては、ＤＰステージが複数サイクル繰り返さ
れる。またデータキャッシュメモリ１６内に所望のデー
タが存在しない場合は、ＥＸ１ステージが複数サイクル
続くことになる。
プライン動作タイミングの実施例を説明した説明図であ
る。この図は、以下の説明が簡単なように、最も基本的
なパイプラインタイミングを例として示したものであ
り、従来技術におけるスーパースカラプロセッサにおい
て典型的なパイプライン動作に準じたものである。図６
では、メモリアクセス命令は６段のパイプラインで動作
し、演算命令／分岐命令は５段のパイプラインで動作す
る。ＩＦは命令フェッチを行なうパイプラインステージ
であり、ＩＤは命令デコードを行なうパイプラインステ
ージであり、ＤＰは命令発行（ディスパッチ）を行なう
パイプラインステージであり、ＥＸ１ステージ及びＥＸ
２ステージは演算実行を行なうパイプラインステージで
あり、ＷＢはレジスタもしくはメモリへの書き込みを行
なうパイプラインステージである。すぐに発行できない
命令に対しては、ＤＰステージが複数サイクル繰り返さ
れる。またデータキャッシュメモリ１６内に所望のデー
タが存在しない場合は、ＥＸ１ステージが複数サイクル
続くことになる。
【００８３】図７は、複数命令並列発行／実行管理装置
１２の動作が各パイプラインステージでどのように行な
われるかを示した説明図である。ＩＤ、ＤＰ、ＥＸ２、
ＷＢの各パイプラインステージをサイクル前半とサイク
ル後半の２つに分けて示している。ＩＤステージ後半で
は命令登録動作を行い、ＤＰステージ前半ではオペラン
ドフェッチ動作を行い、ＤＰステージ後半ではオペラン
ド登録と命令発行動作を行い、ＥＸ２ステージ前半では
オペランドフォワーディング予約動作を行い、ＥＸ２ス
テージ後半ではオペランドバイパシング動作を行い、Ｗ
Ｂステージ前半では実行終了動作を行い、ＷＢステージ
後半ではオペランドフォワーディング動作を行なってい
る。なお、１つの命令に対してＤＰステージが複数回繰
り返される場合は、オペランドフェッチ動作とオペラン
ド登録動作は、１回目のＤＰステージでのみ行なわれ
る。
１２の動作が各パイプラインステージでどのように行な
われるかを示した説明図である。ＩＤ、ＤＰ、ＥＸ２、
ＷＢの各パイプラインステージをサイクル前半とサイク
ル後半の２つに分けて示している。ＩＤステージ後半で
は命令登録動作を行い、ＤＰステージ前半ではオペラン
ドフェッチ動作を行い、ＤＰステージ後半ではオペラン
ド登録と命令発行動作を行い、ＥＸ２ステージ前半では
オペランドフォワーディング予約動作を行い、ＥＸ２ス
テージ後半ではオペランドバイパシング動作を行い、Ｗ
Ｂステージ前半では実行終了動作を行い、ＷＢステージ
後半ではオペランドフォワーディング動作を行なってい
る。なお、１つの命令に対してＤＰステージが複数回繰
り返される場合は、オペランドフェッチ動作とオペラン
ド登録動作は、１回目のＤＰステージでのみ行なわれ
る。
【００８４】以下、図２ないし図７を参照しながら、複
数命令並列発行／実行管理装置１２の動作について、上
記の、命令登録、オペランドフェッチ、オペランド登
録、命令発行、オペランドフォワーディング予約、オペ
ランドバイパシング、実行終了、オペランドフォワーデ
ィングの８つの基本動作に分けて説明する。なお、以下
の説明では、ある１つの命令に関するこれらの動作につ
いて述べているが、実際には、複数命令並列発行／実行
管理装置１２において、複数の命令が同時に同一のもし
くは異なった動作の対象となる。
数命令並列発行／実行管理装置１２の動作について、上
記の、命令登録、オペランドフェッチ、オペランド登
録、命令発行、オペランドフォワーディング予約、オペ
ランドバイパシング、実行終了、オペランドフォワーデ
ィングの８つの基本動作に分けて説明する。なお、以下
の説明では、ある１つの命令に関するこれらの動作につ
いて述べているが、実際には、複数命令並列発行／実行
管理装置１２において、複数の命令が同時に同一のもし
くは異なった動作の対象となる。
【００８５】まず、命令登録動作について説明する。命
令登録では、命令フェッチ／デコード装置１１からデコ
ード情報入力端子１２１を介して転送される複数の命令
に関する命令動作情報を、それぞれ空いている命令動作
情報管理エントリ１２９０に格納する。前述のように、
命令動作情報は、命令コード情報、レジスタ書き込み情
報、レジスタ読み取り情報、同時デコード命令間レジス
タ上データ依存性情報からなる。命令コード情報は、命
令登録バッファ１２００の命令コード部１２０２へ格納
される。レジスタ書き込み情報は、書き込みレジスタ指
定端子１２２４を介してレジスタマップバッファ１２２
０に格納される。また、同時デコード命令間レジスタ上
データ依存性情報は、フォワードマップ登録端子１２１
３を介してフォワードマップバッファ１２１０内のフォ
ワード先エントリ１２１７のフォワードマップ情報とし
て登録される。ここで、例として、ｎ番目の命令の左側
（右側）の入力オペランドがｍ番目の命令の結果値に依
存するとすると、ｍ行目のフォワードビット部１２１５
の左側（右側）のビットに「１」が立てられたフォワー
ドマップ情報がｎ列目のフォワード先エントリ１２１７
に登録されることになる。
令登録では、命令フェッチ／デコード装置１１からデコ
ード情報入力端子１２１を介して転送される複数の命令
に関する命令動作情報を、それぞれ空いている命令動作
情報管理エントリ１２９０に格納する。前述のように、
命令動作情報は、命令コード情報、レジスタ書き込み情
報、レジスタ読み取り情報、同時デコード命令間レジス
タ上データ依存性情報からなる。命令コード情報は、命
令登録バッファ１２００の命令コード部１２０２へ格納
される。レジスタ書き込み情報は、書き込みレジスタ指
定端子１２２４を介してレジスタマップバッファ１２２
０に格納される。また、同時デコード命令間レジスタ上
データ依存性情報は、フォワードマップ登録端子１２１
３を介してフォワードマップバッファ１２１０内のフォ
ワード先エントリ１２１７のフォワードマップ情報とし
て登録される。ここで、例として、ｎ番目の命令の左側
（右側）の入力オペランドがｍ番目の命令の結果値に依
存するとすると、ｍ行目のフォワードビット部１２１５
の左側（右側）のビットに「１」が立てられたフォワー
ドマップ情報がｎ列目のフォワード先エントリ１２１７
に登録されることになる。
【００８６】これらの命令動作情報をどの命令動作情報
管理エントリ１２９０に格納するかは、命令発行制御装
置１２５０及び命令実行管理装置１２６０により、命令
間のフェッチ／デコード順序通りに命令動作情報が並ぶ
ように指示される。この際、命令発行制御装置１２５０
及び命令実行管理装置１２２０は、それぞれ発行フラグ
部１２０１と実行フラグ部１２３１とが「ｅｍ」状態を
示している命令動作情報管理エントリ１２９０を、小さ
な番号から順に新たな命令動作情報の登録に用いる。登
録された命令動作情報管理エントリ１２９０の発行フラ
グは「−」状態に設定され、実行フラグは「ｎｉ」状態
に設定される。
管理エントリ１２９０に格納するかは、命令発行制御装
置１２５０及び命令実行管理装置１２６０により、命令
間のフェッチ／デコード順序通りに命令動作情報が並ぶ
ように指示される。この際、命令発行制御装置１２５０
及び命令実行管理装置１２２０は、それぞれ発行フラグ
部１２０１と実行フラグ部１２３１とが「ｅｍ」状態を
示している命令動作情報管理エントリ１２９０を、小さ
な番号から順に新たな命令動作情報の登録に用いる。登
録された命令動作情報管理エントリ１２９０の発行フラ
グは「−」状態に設定され、実行フラグは「ｎｉ」状態
に設定される。
【００８７】レジスタ読み取り情報は、読み取りレジス
タ指定端子１２２３を介してレジスタマップバッファ１
２２０に入力され、次のオペランドフェッチ動作のため
に用いられる。
タ指定端子１２２３を介してレジスタマップバッファ１
２２０に入力され、次のオペランドフェッチ動作のため
に用いられる。
【００８８】次に、オペランドフェッチ動作について説
明する。レジスタマップバッファ１２２０は、読み取り
レジスタ指定端子１２２３から与えられるレジスタ読み
取り情報により入力オペランドとして指定されたレジス
タ１３５が、書き込み先のレジスタ１３５として登録さ
れているかどうかを全てのレジスタ書き込みエントリ１
２２６について検査する。そして、その情報をレジスタ
書き込み検出端子１２２２よりオペランドフォワーディ
ング制御装置１２７０に伝える。
明する。レジスタマップバッファ１２２０は、読み取り
レジスタ指定端子１２２３から与えられるレジスタ読み
取り情報により入力オペランドとして指定されたレジス
タ１３５が、書き込み先のレジスタ１３５として登録さ
れているかどうかを全てのレジスタ書き込みエントリ１
２２６について検査する。そして、その情報をレジスタ
書き込み検出端子１２２２よりオペランドフォワーディ
ング制御装置１２７０に伝える。
【００８９】この情報を受け、オペランドフォワーディ
ング制御装置１２７０は、当該入力オペランドが使用す
るレジスタ１３５を指定していて、かつ実行フラグが
「ｅｍ」ではないレジスタ書き込みエントリ１２２６が
存在するか否かを検査する。そのようなレジスタ書き込
みエントリ１２２６が存在しない場合、当該入力オペラ
ンドは、レジスタファイル１３内の当該レジスタ１３５
から読みとることができる。したがって、オペランドフ
ォワーディング制御装置１２７０は、レジスタファイル
装置１３への読み取り要求を、レジスタ読み取り要求端
子１２７４及びレジスタファイル読み取り制御端子１２
２を介してレジスタファイル装置１３へ転送する。
ング制御装置１２７０は、当該入力オペランドが使用す
るレジスタ１３５を指定していて、かつ実行フラグが
「ｅｍ」ではないレジスタ書き込みエントリ１２２６が
存在するか否かを検査する。そのようなレジスタ書き込
みエントリ１２２６が存在しない場合、当該入力オペラ
ンドは、レジスタファイル１３内の当該レジスタ１３５
から読みとることができる。したがって、オペランドフ
ォワーディング制御装置１２７０は、レジスタファイル
装置１３への読み取り要求を、レジスタ読み取り要求端
子１２７４及びレジスタファイル読み取り制御端子１２
２を介してレジスタファイル装置１３へ転送する。
【００９０】一方、上記のようなレジスタ書き込みエン
トリ１２２６が存在する場合、オペランドフォワーディ
ング制御装置１２７０は、まずそのようなレジスタ書き
込みエントリ１２２６を１つだけ特定する動作を行な
う。この特定は、当該入力オペランドを要求する命令よ
りも時間的に前の命令であって、かつ最も時間的に後で
あることを条件として行なわれる。このようにして特定
されたレジスタ書き込みエントリ１２６を、有効なレジ
スタ書き込み工ントリ１２６と呼ぶ。
トリ１２２６が存在する場合、オペランドフォワーディ
ング制御装置１２７０は、まずそのようなレジスタ書き
込みエントリ１２２６を１つだけ特定する動作を行な
う。この特定は、当該入力オペランドを要求する命令よ
りも時間的に前の命令であって、かつ最も時間的に後で
あることを条件として行なわれる。このようにして特定
されたレジスタ書き込みエントリ１２６を、有効なレジ
スタ書き込み工ントリ１２６と呼ぶ。
【００９１】有効なレジスタ書き込みエントリ１２６が
特定されると、オペランドフォワーディング制御装置１
２７０は、フォワードマップ更新／読み取り制御端子１
２７２を介して、フォワードマップバッファ１２１０に
対してフォワードマップ情報の更新を要求する。ここ
で、例として、有効なレジスタ書き込みエントリ１２６
がｎ番目の命令に対応するものだとし、当該入力オペラ
ンドは、ｍ番目の命令の左側（右側）の入力オペランド
であると仮定する。この場合、フォワードマップバッフ
ァ１２１０は、フォワードマップ更新／読み出し制御端
子１２１１を介して、オペランドフォワーディング制御
装置１２７０から、ｎ番目の命令が有効なレジスタ書き
込みエントリ１２６であるとの情報を受けとり、また、
フォワードマップ更新制御端子１２１４を介して、デコ
ード情報入力端子１２１から、対応する入力オペランド
がｍ番目の命令の左側の入力オペランドであるとの情報
を受けとる。これに応じて、フォワードマップバッファ
１２１０は、ｎ行目のフォワード元エントリ１２１６の
ｍ列目のフォワードビット部の左側（右側）のビットを
「１」にセットする。このようにして更新されたフォワ
ードマップ情報は、同サイクルのフォワードマップバッ
ファ１２１０の読み出しに反映されるものとする。
特定されると、オペランドフォワーディング制御装置１
２７０は、フォワードマップ更新／読み取り制御端子１
２７２を介して、フォワードマップバッファ１２１０に
対してフォワードマップ情報の更新を要求する。ここ
で、例として、有効なレジスタ書き込みエントリ１２６
がｎ番目の命令に対応するものだとし、当該入力オペラ
ンドは、ｍ番目の命令の左側（右側）の入力オペランド
であると仮定する。この場合、フォワードマップバッフ
ァ１２１０は、フォワードマップ更新／読み出し制御端
子１２１１を介して、オペランドフォワーディング制御
装置１２７０から、ｎ番目の命令が有効なレジスタ書き
込みエントリ１２６であるとの情報を受けとり、また、
フォワードマップ更新制御端子１２１４を介して、デコ
ード情報入力端子１２１から、対応する入力オペランド
がｍ番目の命令の左側の入力オペランドであるとの情報
を受けとる。これに応じて、フォワードマップバッファ
１２１０は、ｎ行目のフォワード元エントリ１２１６の
ｍ列目のフォワードビット部の左側（右側）のビットを
「１」にセットする。このようにして更新されたフォワ
ードマップ情報は、同サイクルのフォワードマップバッ
ファ１２１０の読み出しに反映されるものとする。
【００９２】また、これと並行して、有効なレジスタ書
き込みエントリ１２６が特定されると、オペランドフォ
ワーディング制御装置１２７０は、結果値バッファ１２
３０に対して、未確定結果値の読み取り要求を転送す
る。この転送は、未確定結果値読み取り要求端子１２７
５を介して結果値バッファ１２３０に伝えられる。な
お、図２において未確定結果値読み取り要求端子１２７
５に接続された信号線は、レジスタマップバッファ１２
２０を通過して、命令実行制御装置１２６０に入力され
ている。結果値バッファ１２３０は、指定された結果値
エントリ１２３５の実行フラグ１２３１が「ｄｏ」もし
くは「ｄｓ」の場合は、読み取り要求にしたがって未確
定結果値を読み出す。
き込みエントリ１２６が特定されると、オペランドフォ
ワーディング制御装置１２７０は、結果値バッファ１２
３０に対して、未確定結果値の読み取り要求を転送す
る。この転送は、未確定結果値読み取り要求端子１２７
５を介して結果値バッファ１２３０に伝えられる。な
お、図２において未確定結果値読み取り要求端子１２７
５に接続された信号線は、レジスタマップバッファ１２
２０を通過して、命令実行制御装置１２６０に入力され
ている。結果値バッファ１２３０は、指定された結果値
エントリ１２３５の実行フラグ１２３１が「ｄｏ」もし
くは「ｄｓ」の場合は、読み取り要求にしたがって未確
定結果値を読み出す。
【００９３】レジスタファイル装置１３及び結果値バッ
ファ１２３０の一方あるいはその双方から必要な入力オ
ペランドが全て得られる場合、命令発行制御装置１２５
０は、当該命令に対応する発行フラグ部１２０１を「ｒ
ｄ」にセットする。
ファ１２３０の一方あるいはその双方から必要な入力オ
ペランドが全て得られる場合、命令発行制御装置１２５
０は、当該命令に対応する発行フラグ部１２０１を「ｒ
ｄ」にセットする。
【００９４】次に、オペランド登録動作について説明す
る。この動作では、レジスタファイル装置１３に対して
入力オペランドの読み取り要求が送られた場合、レジス
タファイル読み取りデータ端子１２４を介してレジスタ
ファイル装置１３から読みとられた入力オペランドを、
命令登録バッファ１２００内の当該命令に対応する左オ
ペランド部１２０３もしくは右オペランド部１２０４に
登録する。
る。この動作では、レジスタファイル装置１３に対して
入力オペランドの読み取り要求が送られた場合、レジス
タファイル読み取りデータ端子１２４を介してレジスタ
ファイル装置１３から読みとられた入力オペランドを、
命令登録バッファ１２００内の当該命令に対応する左オ
ペランド部１２０３もしくは右オペランド部１２０４に
登録する。
【００９５】また、入力オペランドとして結果値バッフ
ァ１２３０から未確定結果値を読み出した場合、その未
確定結果値を、同様に、命令登録バッファ１２００内の
当該命令に対応する左オペランド部１２０３もしくは右
オペランド部１２０４に登録する。
ァ１２３０から未確定結果値を読み出した場合、その未
確定結果値を、同様に、命令登録バッファ１２００内の
当該命令に対応する左オペランド部１２０３もしくは右
オペランド部１２０４に登録する。
【００９６】次に、命令発行動作について説明する。命
令登録バッファ１２００において「ｒｄ」状態の命令登
録エントリ１２０５を探し、それらの「ｒｄ」状態の命
令登録エントリ１２０５の中から実際に命令を発行する
命令登録エントリ１２０５を選択する。そして、選択し
た命令登録エントリ１２０５の命令動作情報を命令発行
エントリ１２４５に転送する。
令登録バッファ１２００において「ｒｄ」状態の命令登
録エントリ１２０５を探し、それらの「ｒｄ」状態の命
令登録エントリ１２０５の中から実際に命令を発行する
命令登録エントリ１２０５を選択する。そして、選択し
た命令登録エントリ１２０５の命令動作情報を命令発行
エントリ１２４５に転送する。
【００９７】次に、オペランドフォワーディング予約動
作について説明する。ＥＸ２ステージの前半では、当該
命令が次サイクルで実行終了することが明らかとなる。
そこで、複数命令並列発行／実行管理装置１２は、その
命令の結果値を入力オペランドとして使用する未発行命
令を特定し、それら特定された命令の入力オペランドが
補ったかどうかを検査し、揃った場合は発行フラグを
「ｒｄ」にセットする。より具体的には、以下のような
動作が行なわれる。
作について説明する。ＥＸ２ステージの前半では、当該
命令が次サイクルで実行終了することが明らかとなる。
そこで、複数命令並列発行／実行管理装置１２は、その
命令の結果値を入力オペランドとして使用する未発行命
令を特定し、それら特定された命令の入力オペランドが
補ったかどうかを検査し、揃った場合は発行フラグを
「ｒｄ」にセットする。より具体的には、以下のような
動作が行なわれる。
【００９８】今、ｎ番目の命令がＥＸ２ステージに入っ
たとする。オペランドフォワーディング制御装置１２７
０は、命令実行制御装置１２６０からフォワード元命令
指示端子１２７４を介してこの情報を受けとり、フォワ
ードマップ更新／読み出し制御端子１２７２を介して、
フォワードマップバッファ１２１０のｎ行目のフォワー
ド元エントリ１２１６にアクセスする。ｎ行目のフォワ
ード元エントリ１２１６の２Ｎビットの情報は、Ｎ個の
フォワードマップ読み出し端子１２１２を介して読み出
され、命令登録バッファ１２００に入力される。前述の
ように、読み出されたフォワード元エントリ１２１６の
２Ｎビットのフォワードマップ情報は、ｎ番目の命令の
結果値をどの命令がその左もしくは右側の入力オペラン
ドとして使用しているかをあらわしている。命令発行制
御装置１２５０は、命令登録バッファ１２００のそれぞ
れの命令登録エントリ１２０５の状態を検査し、発行フ
ラグが「−」もしくは「ｗａ」の命令登録エントリ１２
０５の中で、ｎ番目の命令の結果値をフォワードするこ
とにより入力オペランドが全て揃う命令を探し、その発
行フラグを「ｒｄ」状態にする。
たとする。オペランドフォワーディング制御装置１２７
０は、命令実行制御装置１２６０からフォワード元命令
指示端子１２７４を介してこの情報を受けとり、フォワ
ードマップ更新／読み出し制御端子１２７２を介して、
フォワードマップバッファ１２１０のｎ行目のフォワー
ド元エントリ１２１６にアクセスする。ｎ行目のフォワ
ード元エントリ１２１６の２Ｎビットの情報は、Ｎ個の
フォワードマップ読み出し端子１２１２を介して読み出
され、命令登録バッファ１２００に入力される。前述の
ように、読み出されたフォワード元エントリ１２１６の
２Ｎビットのフォワードマップ情報は、ｎ番目の命令の
結果値をどの命令がその左もしくは右側の入力オペラン
ドとして使用しているかをあらわしている。命令発行制
御装置１２５０は、命令登録バッファ１２００のそれぞ
れの命令登録エントリ１２０５の状態を検査し、発行フ
ラグが「−」もしくは「ｗａ」の命令登録エントリ１２
０５の中で、ｎ番目の命令の結果値をフォワードするこ
とにより入力オペランドが全て揃う命令を探し、その発
行フラグを「ｒｄ」状態にする。
【００９９】命令登録バッファ１２００に入力されたフ
ォワード元エントリ１２１６の情報は、命令登録バッフ
ァ１２００内のフォワード元エントリバッファ１２０９
に一時的に格納される。フォワード元エントリバッファ
１２０９は、同時発行命令数分の２倍の数（すなわち本
実施例では６個）のフォワード元エントリ１２１６のフ
ォワードマップ情報を一時的に保持するバッファであ
る。保持した結果は、以下のオペランドフォワーディン
グで用いられる。
ォワード元エントリ１２１６の情報は、命令登録バッフ
ァ１２００内のフォワード元エントリバッファ１２０９
に一時的に格納される。フォワード元エントリバッファ
１２０９は、同時発行命令数分の２倍の数（すなわち本
実施例では６個）のフォワード元エントリ１２１６のフ
ォワードマップ情報を一時的に保持するバッファであ
る。保持した結果は、以下のオペランドフォワーディン
グで用いられる。
【０１００】次に、オペランドバイパシング動作につい
て説明する。前述のオペランドフォワーディング予約に
より、ある命令登録エントリ１２０５に実際に入力オペ
ランドが揃う前に、対応する発行フラグ部１２５５が
「ｒｄ」状態に設定される場合がある。したがって、上
述の命令発行動作により、実際に入力オペランドが揃う
前にその命令登録エントリ１２０５の命令動作情報が命
令発行バッファ１２４０に転送され、発行の対象となる
場合がある。また、レジスタファイル装置１３や結果値
バッファ１２３０から入力オペランドの読み取りを行な
った場合にも、同様の状況が生じる。オペランドバイパ
シング動作では、このような状況に対応するため、必要
な入力オペランドを結果バス１７から命令発行バッファ
１２４０に直接バイパスする動作を行なう。より具体的
には、以下のような動作が行なわれる。
て説明する。前述のオペランドフォワーディング予約に
より、ある命令登録エントリ１２０５に実際に入力オペ
ランドが揃う前に、対応する発行フラグ部１２５５が
「ｒｄ」状態に設定される場合がある。したがって、上
述の命令発行動作により、実際に入力オペランドが揃う
前にその命令登録エントリ１２０５の命令動作情報が命
令発行バッファ１２４０に転送され、発行の対象となる
場合がある。また、レジスタファイル装置１３や結果値
バッファ１２３０から入力オペランドの読み取りを行な
った場合にも、同様の状況が生じる。オペランドバイパ
シング動作では、このような状況に対応するため、必要
な入力オペランドを結果バス１７から命令発行バッファ
１２４０に直接バイパスする動作を行なう。より具体的
には、以下のような動作が行なわれる。
【０１０１】ＥＸ２ステージの後半では、メモリアクセ
ス装置１４もしくは演算装置１５により結果値が生成さ
れ、結果バス１７上に転送される。この結果値を結果値
入力端子１２６を介して命令発行バッファ１２４０に入
力し、当該結果値を入力オペランドとして必要としてい
る命令発行エントリ１２４５があれば、その左オペラン
ド部１２４３もしくは右オペランド部１２４４に書き込
む。ここで、そのような命令発行エントリ１２４５が存
在するか否かは、命令発行制御装置１２５０により指示
される。
ス装置１４もしくは演算装置１５により結果値が生成さ
れ、結果バス１７上に転送される。この結果値を結果値
入力端子１２６を介して命令発行バッファ１２４０に入
力し、当該結果値を入力オペランドとして必要としてい
る命令発行エントリ１２４５があれば、その左オペラン
ド部１２４３もしくは右オペランド部１２４４に書き込
む。ここで、そのような命令発行エントリ１２４５が存
在するか否かは、命令発行制御装置１２５０により指示
される。
【０１０２】次に、実行終了動作について説明する。こ
の動作では、結果値入力端子１２６から入力される結果
値を、結果値バッファ１２３０内の当該命令に対応する
結果値エントリ１２３５に登録する。対応する実行フラ
グ部１２３１を「ｄｏ」もしくは「ｄｓ」状態に設定す
る。なお、書き込まれた結果値と実行フラグは、同一サ
イクルで行なわれる他の命令に対するオペランドフェッ
チ動作で参照可能になっているものとする。
の動作では、結果値入力端子１２６から入力される結果
値を、結果値バッファ１２３０内の当該命令に対応する
結果値エントリ１２３５に登録する。対応する実行フラ
グ部１２３１を「ｄｏ」もしくは「ｄｓ」状態に設定す
る。なお、書き込まれた結果値と実行フラグは、同一サ
イクルで行なわれる他の命令に対するオペランドフェッ
チ動作で参照可能になっているものとする。
【０１０３】次に、オペランドフォワーディング動作に
ついて説明する。上述のように、ある命令に対するＥＸ
２ステージのオペランドフォワーディング予約の動作に
より、その命令の結果値を使用する命令の特定が行なわ
れる。この命令に対するＷＢステージにおけるオペラン
ドフォワーディングの動作では、実際に得られた結果値
を命令登録バッファ１２００内の左オペランド部１２０
３、右オペランド部１２０４に登録する動作を行なう。
ついて説明する。上述のように、ある命令に対するＥＸ
２ステージのオペランドフォワーディング予約の動作に
より、その命令の結果値を使用する命令の特定が行なわ
れる。この命令に対するＷＢステージにおけるオペラン
ドフォワーディングの動作では、実際に得られた結果値
を命令登録バッファ１２００内の左オペランド部１２０
３、右オペランド部１２０４に登録する動作を行なう。
【０１０４】どの左オペランド部１２０３、右オペラン
ド部１２０４に対してどの結果値を登録するかは、当該
命令のオペランドフォワーディング予約の動作により、
フォワード元エントリバッファ１２０９に予め一時的に
保持されたフォワード元エントリ１２１６の内容により
指示される。すなわち、フォワード元エントリ１２１６
のフォワードマップ情報の値「１」に対応する左オペラ
ンド部１２０３もしくは右オペランド部１２０４に結果
値をフォワードし、登録する。
ド部１２０４に対してどの結果値を登録するかは、当該
命令のオペランドフォワーディング予約の動作により、
フォワード元エントリバッファ１２０９に予め一時的に
保持されたフォワード元エントリ１２１６の内容により
指示される。すなわち、フォワード元エントリ１２１６
のフォワードマップ情報の値「１」に対応する左オペラ
ンド部１２０３もしくは右オペランド部１２０４に結果
値をフォワードし、登録する。
【０１０５】図８は、以上の各動作に関する説明を補足
するため、レジスタ上データ依存関係がある２つの命令
のパイプライン処理を、３つのパイプラインタイミング
を仮定して説明したものである。以下、２つの命令を命
令Ａと命令Ｂとし、命令Ａの結果値を命令Ｂが入力オペ
ランドとして使用するものとする。
するため、レジスタ上データ依存関係がある２つの命令
のパイプライン処理を、３つのパイプラインタイミング
を仮定して説明したものである。以下、２つの命令を命
令Ａと命令Ｂとし、命令Ａの結果値を命令Ｂが入力オペ
ランドとして使用するものとする。
【０１０６】図８（Ａ）は、命令Ａと命令Ｂを同時にフ
ェッチ／デコードした場合を示している。命令Ａは、Ｄ
Ｐステージのオペランドフェッチ動作において必要とす
るオペランドが全て揃うため、発行フラグが「ｒｄ」と
なり、命令発行動作により実際に発行する命令として選
択され、次のＥＸ２ステージで実行される。一方、命令
Ｂに関しては、まず命令登録動作でフォワード先エント
リ１２１７のフォワードマップ情報として登録される同
時デコード命令間レジスタ上データ依存性情報が、命令
Ａの結果値に依存することを示している。最初のＤＰス
テージのオペランドフェッチ動作において、必要とする
オペランドが揃わないため、発行フラグが「ｗａ」とな
る。命令ＡのＥＸ２ステージのオペランドフォワーディ
ング予約動作で、命令登録動作で登録されたフォワード
マップ情報を用いて、次のサイクルで命令Ｂが必要とす
る入力オペランドが命令Ａの結果値として生成されるこ
とが知らされるので、これにより命令Ｂの発行フラグは
「ｒｄ」となる。したがって、２サイクル目のＤＰステ
ージの命令発行動作で命令Ｂが発行の対象として選択さ
れると同時に、オペランドバイパシング動作で命令発行
バッファ１２４０に命令Ａの結果がバイパスされ、次サ
イクルで命令Ｂが実行される。命令Ａの結果値は、ＷＢ
ステージの実行終了動作、オペランドフォワーディング
動作で、それぞれ結果値バッファ１２３０、命令登録バ
ッファ１２００に登録される。ここで、命令登録バッフ
ァ１２０への登録の際には、命令ＡのＥＸ２ステージの
オペランドフォワーディング予約動作でフォワード元エ
ントリバッファ１２０９に格納されていたフォワードマ
ップ情報が用いられる。
ェッチ／デコードした場合を示している。命令Ａは、Ｄ
Ｐステージのオペランドフェッチ動作において必要とす
るオペランドが全て揃うため、発行フラグが「ｒｄ」と
なり、命令発行動作により実際に発行する命令として選
択され、次のＥＸ２ステージで実行される。一方、命令
Ｂに関しては、まず命令登録動作でフォワード先エント
リ１２１７のフォワードマップ情報として登録される同
時デコード命令間レジスタ上データ依存性情報が、命令
Ａの結果値に依存することを示している。最初のＤＰス
テージのオペランドフェッチ動作において、必要とする
オペランドが揃わないため、発行フラグが「ｗａ」とな
る。命令ＡのＥＸ２ステージのオペランドフォワーディ
ング予約動作で、命令登録動作で登録されたフォワード
マップ情報を用いて、次のサイクルで命令Ｂが必要とす
る入力オペランドが命令Ａの結果値として生成されるこ
とが知らされるので、これにより命令Ｂの発行フラグは
「ｒｄ」となる。したがって、２サイクル目のＤＰステ
ージの命令発行動作で命令Ｂが発行の対象として選択さ
れると同時に、オペランドバイパシング動作で命令発行
バッファ１２４０に命令Ａの結果がバイパスされ、次サ
イクルで命令Ｂが実行される。命令Ａの結果値は、ＷＢ
ステージの実行終了動作、オペランドフォワーディング
動作で、それぞれ結果値バッファ１２３０、命令登録バ
ッファ１２００に登録される。ここで、命令登録バッフ
ァ１２０への登録の際には、命令ＡのＥＸ２ステージの
オペランドフォワーディング予約動作でフォワード元エ
ントリバッファ１２０９に格納されていたフォワードマ
ップ情報が用いられる。
【０１０７】図８（Ｂ）は、命令Ａと命令Ｂを１サイク
ルずれたタイミングでフェッチ／デコードした場合を示
している。命令Ａは、ＤＰステージのオペランドフェッ
チ動作において必要とするオペランドが全て揃うため、
発行フラグが「ｒｄ」となり、命令発行動作により実際
に発行する命令として選択され、次のＥＸ２ステージで
実行される。一方、命令Ｂは、オペランドフェッチ動作
において、必要とするオペランドがまだ結果値バッファ
に届いていないため、全てのオペランドが揃わず、発行
フラグが「ｗａ」となる。また、オペランドフェッチ動
作において、命令Ａのフォワード先エントリ１２１６の
命令Ｂに対応する位置に「１」を立て、命令Ａの結果値
を命令Ｂへフォワードするようにフォワードマップ情報
を更新する。命令ＡのＥＸ２ステージのオペランドフォ
ワーディング予約動作は、命令Ｂのオペランドフェッチ
動作と同一のタイミングで実行されるが、前述のように
フォワードマップ情報の更新内容が同一タイミングで読
み出し可能なため、命令Ａのオペランドフォワーディン
グ予約動作により、次のサイクルで命令Ｂが必要とする
入力オペランドが命令Ａの結果値として生成されること
を知ることが可能となる。これにより命令Ｂの発行フラ
グは「ｒｄ」となる。したがって、このＤＰステージの
命令発行動作で命令Ｂが発行の対象として選択されると
同時に、オペランドバイパシング動作で命令発行バッフ
ァ１２４０に命令Ａの結果値がバイパスされ、次サイク
ルで命令Ｂが実行される。命令Ａの結果値は、ＷＢステ
ージの実行終了動作、オペランドフォワーディング動作
で、それぞれ結果値バッファ１２３０、命令登録バッフ
ァ１２００に登録される。ここで、命令登録バッファ１
２０への登録の際には、命令ＡのＥＸ２ステージのオペ
ランドフォワーディング予約動作でフォワード元エント
リバッファ１２０９に格納されていたフォワードマップ
情報が用いられる。
ルずれたタイミングでフェッチ／デコードした場合を示
している。命令Ａは、ＤＰステージのオペランドフェッ
チ動作において必要とするオペランドが全て揃うため、
発行フラグが「ｒｄ」となり、命令発行動作により実際
に発行する命令として選択され、次のＥＸ２ステージで
実行される。一方、命令Ｂは、オペランドフェッチ動作
において、必要とするオペランドがまだ結果値バッファ
に届いていないため、全てのオペランドが揃わず、発行
フラグが「ｗａ」となる。また、オペランドフェッチ動
作において、命令Ａのフォワード先エントリ１２１６の
命令Ｂに対応する位置に「１」を立て、命令Ａの結果値
を命令Ｂへフォワードするようにフォワードマップ情報
を更新する。命令ＡのＥＸ２ステージのオペランドフォ
ワーディング予約動作は、命令Ｂのオペランドフェッチ
動作と同一のタイミングで実行されるが、前述のように
フォワードマップ情報の更新内容が同一タイミングで読
み出し可能なため、命令Ａのオペランドフォワーディン
グ予約動作により、次のサイクルで命令Ｂが必要とする
入力オペランドが命令Ａの結果値として生成されること
を知ることが可能となる。これにより命令Ｂの発行フラ
グは「ｒｄ」となる。したがって、このＤＰステージの
命令発行動作で命令Ｂが発行の対象として選択されると
同時に、オペランドバイパシング動作で命令発行バッフ
ァ１２４０に命令Ａの結果値がバイパスされ、次サイク
ルで命令Ｂが実行される。命令Ａの結果値は、ＷＢステ
ージの実行終了動作、オペランドフォワーディング動作
で、それぞれ結果値バッファ１２３０、命令登録バッフ
ァ１２００に登録される。ここで、命令登録バッファ１
２０への登録の際には、命令ＡのＥＸ２ステージのオペ
ランドフォワーディング予約動作でフォワード元エント
リバッファ１２０９に格納されていたフォワードマップ
情報が用いられる。
【０１０８】図８（Ｃ）は、命令Ａと命令Ｂを２サイク
ルずれたタイミングでフェッチ／デコードする場合を示
している。この場合、命令ＡのＥＸ２ステージと命令Ｂ
のＩＤステージ、命令ＡのＷＢステージと命令ＢのＤＰ
ステージとがそれぞれ同一パイプラインタイミングで実
行される。命令ＡのＥＸ２ステージにおけるオペランド
フォワーディング予約動作では、命令ＢがまだＩＤステ
ージのため、命令Ａの結果値を命令Ｂへフォワードする
ことはまだ分からない。命令ＡのＷＢステージでは、実
行終了動作により、結果値を結果値バッファ１２３０に
登録する。命令ＢのＤＰステージのオペランドフェッチ
動作では、命令Ａの結果値を入力オペランドとして使用
する旨フォワードマップ情報を書き換えるものの、前述
のように同時サイクルの結果値バッファ１２３０への書
き込み情報を読み出し可能なため、命令Ａの結果値を結
果値バッファ１２３０から読み出すことができる。これ
により、必要なオペランドが全て揃うため、命令Ｂは次
サイクルで実行される。このように、このパイプライン
タイミングでは、オペランドフォワーディング動作やオ
ペランドバイパシング動作を介さずに結果値バッファ１
２３０から読み出すことにより入力オペランドが得られ
る。
ルずれたタイミングでフェッチ／デコードする場合を示
している。この場合、命令ＡのＥＸ２ステージと命令Ｂ
のＩＤステージ、命令ＡのＷＢステージと命令ＢのＤＰ
ステージとがそれぞれ同一パイプラインタイミングで実
行される。命令ＡのＥＸ２ステージにおけるオペランド
フォワーディング予約動作では、命令ＢがまだＩＤステ
ージのため、命令Ａの結果値を命令Ｂへフォワードする
ことはまだ分からない。命令ＡのＷＢステージでは、実
行終了動作により、結果値を結果値バッファ１２３０に
登録する。命令ＢのＤＰステージのオペランドフェッチ
動作では、命令Ａの結果値を入力オペランドとして使用
する旨フォワードマップ情報を書き換えるものの、前述
のように同時サイクルの結果値バッファ１２３０への書
き込み情報を読み出し可能なため、命令Ａの結果値を結
果値バッファ１２３０から読み出すことができる。これ
により、必要なオペランドが全て揃うため、命令Ｂは次
サイクルで実行される。このように、このパイプライン
タイミングでは、オペランドフォワーディング動作やオ
ペランドバイパシング動作を介さずに結果値バッファ１
２３０から読み出すことにより入力オペランドが得られ
る。
【０１０９】以下、簡単な命令コード列を例として取り
上げ、本実施例に基づく複数命令並列発行／実行管理装
置１２の動作を、より具体的に説明する。
上げ、本実施例に基づく複数命令並列発行／実行管理装
置１２の動作を、より具体的に説明する。
【０１１０】図９は、本実施例による複数命令並列発行
／実行管理装置１２の動作を説明するために用いた命令
コード列の例を示した説明図である。文献で一般的に用
いられる簡略記法に習って命令コード列を記載した。ｒ
１、ｒ２等は、レジスタ１３５の番号を示している。各
命令は、命令コード、結果値を書き込むレジスタ１３
５、左側の入力オペランドを読みとるレジスタ１３５、
右側の入力オペランドを読みとるレジスタ１３５の順で
構成されている。各命令において結果値もしくは入力オ
ペランドが必要のない場合、その部分は空白として示さ
れている。各命令の動作は図中右側に説明してある。
／実行管理装置１２の動作を説明するために用いた命令
コード列の例を示した説明図である。文献で一般的に用
いられる簡略記法に習って命令コード列を記載した。ｒ
１、ｒ２等は、レジスタ１３５の番号を示している。各
命令は、命令コード、結果値を書き込むレジスタ１３
５、左側の入力オペランドを読みとるレジスタ１３５、
右側の入力オペランドを読みとるレジスタ１３５の順で
構成されている。各命令において結果値もしくは入力オ
ペランドが必要のない場合、その部分は空白として示さ
れている。各命令の動作は図中右側に説明してある。
【０１１１】図１０は、本実施例による複数命令並列発
行／実行管理装置１２の動作を説明するために用いた、
レジスタファイル装置１３内の各レジスタ１３５の値を
示した説明図である。８個のレジスタ１３５を有する本
実施例の説明に習い、ｒ０からｒ７までのレジスタ１３
５の値を示している。
行／実行管理装置１２の動作を説明するために用いた、
レジスタファイル装置１３内の各レジスタ１３５の値を
示した説明図である。８個のレジスタ１３５を有する本
実施例の説明に習い、ｒ０からｒ７までのレジスタ１３
５の値を示している。
【０１１２】図１１は、図９の命令コード列の例のパイ
プライン動作タイミングを示す説明図である。ｔは、パ
イプラインサイクル数を示す変数である。３命令づつ同
時にフェッチ、デコードし、入力オペランドが揃った命
令から最大３命令同時に実行を行なっている。ｔ＝１０
のサイクルで、最後の命令が実行を終了する。
プライン動作タイミングを示す説明図である。ｔは、パ
イプラインサイクル数を示す変数である。３命令づつ同
時にフェッチ、デコードし、入力オペランドが揃った命
令から最大３命令同時に実行を行なっている。ｔ＝１０
のサイクルで、最後の命令が実行を終了する。
【０１１３】図１２から図２１は、図９ないし図１１に
示す例に対応して、本実施例による複数命令並列発行／
実行管理装置１２の動作を説明した説明図である。これ
らの図は、ｔ＝１からｔ＝１０までの１０回のパイプラ
インサイクルにおいて、命令登録バッファ１２００、フ
ォワードマップバッファ１２１０、レジスタマップバッ
ファ１２２０、結果値バッファ１２３０、命令発行バッ
ファ１２４０の内部状態を、図３に習って示している。
なお、命令登録バッファ１２００内のフォワード元エン
トリバッファ１２０９の内部状態は、同じく図３に習っ
て、簡単のため省略している。また、これらの図と以下
の説明でｔ＝ｊの状態として示されているのは、ｊサイ
クル目の動作が終って次のｊ＋１サイクル目の動作を始
める前の時点での状態である。
示す例に対応して、本実施例による複数命令並列発行／
実行管理装置１２の動作を説明した説明図である。これ
らの図は、ｔ＝１からｔ＝１０までの１０回のパイプラ
インサイクルにおいて、命令登録バッファ１２００、フ
ォワードマップバッファ１２１０、レジスタマップバッ
ファ１２２０、結果値バッファ１２３０、命令発行バッ
ファ１２４０の内部状態を、図３に習って示している。
なお、命令登録バッファ１２００内のフォワード元エン
トリバッファ１２０９の内部状態は、同じく図３に習っ
て、簡単のため省略している。また、これらの図と以下
の説明でｔ＝ｊの状態として示されているのは、ｊサイ
クル目の動作が終って次のｊ＋１サイクル目の動作を始
める前の時点での状態である。
【０１１４】ｔ＝１の状態を示した図１２では、最初の
３つの命令がＩＤステージにあり、これら３つの命令の
命令登録動作が終った状態となっている。入力オペラン
ドが「？」と示されているのは、まだオペランド登録が
行なわれていないためであり、「×」と示されているの
は、１つしかオペランドを使用しないためである。３番
目の命令のフォワード先エントリ１２１７には、右側の
入力オペランドが２番目の命令の結果値を使用する旨の
フォワードマップ情報が登録されている。
３つの命令がＩＤステージにあり、これら３つの命令の
命令登録動作が終った状態となっている。入力オペラン
ドが「？」と示されているのは、まだオペランド登録が
行なわれていないためであり、「×」と示されているの
は、１つしかオペランドを使用しないためである。３番
目の命令のフォワード先エントリ１２１７には、右側の
入力オペランドが２番目の命令の結果値を使用する旨の
フォワードマップ情報が登録されている。
【０１１５】ｔ＝２の状態を示した図１３では、最初の
３つの命令がＤＰステージにあり、次の３つの命令がＩ
Ｄステージにある。レジスタファイル装置１３から必要
な入力オペランドを全てフェッチすることにより「ｒ
ｄ」状態になった１番目と２番目の２つの命令が、命令
発行動作により、命令発行バッファ１２４０に転送され
ている。
３つの命令がＤＰステージにあり、次の３つの命令がＩ
Ｄステージにある。レジスタファイル装置１３から必要
な入力オペランドを全てフェッチすることにより「ｒ
ｄ」状態になった１番目と２番目の２つの命令が、命令
発行動作により、命令発行バッファ１２４０に転送され
ている。
【０１１６】ｔ＝３の状態を示した図１４では、上記の
２つの命令が発行され、ＥＸ２及びＥＸ１ステージにあ
る。また、４番目の命令がレジスタファイル装置１３か
ら２つの入力オペランドをフェッチすることで「ｒｄ」
状態になり、命令発行バッファ１２４０に転送される。
５番目の命令は、ＤＰステージにあるが、そのオペラン
ドフェッチ動作で、１番目の命令の結果値を左側の入力
オペランドとして使用することが分かるので、１番目の
フォワード元エントリ１２１６の５列目の左側のビット
が１に更新される。また、１番目の命令は、ＥＸ２ステ
ージにあるので、ちょうど同じタイミングでオペランド
フォワーディング予約動作を実行し、これにより５番目
の命令の左側の入力オペランドが次のサイクルに命令登
録バッファ１２００に登録可能になり、今サイクル中に
命令発行バッファ１２４０にバイパス可能になることを
通知する（５番目の命令は右側の入力オペランドが揃わ
ないので「ｒｄ」状態にはならない）。同様に、６番目
の命令のオペランドフェッチ動作により、この命令の左
側オペランドが３番目の命令の結果値として生成される
ことが分かるので、３行目のフォワード元エントリ１２
１６の６列目の左側のビットが「１」に更新される。こ
こで、２番目の命令と３番目の命令とが同じｒ４レジス
タ１３５に書き込んでいるため、前述のように、オペラ
ンドフォワーディング制御装置１２７０により、３番目
の命令に対応するレジスタ書き込みエントリ１２２６が
有効であると判断される。
２つの命令が発行され、ＥＸ２及びＥＸ１ステージにあ
る。また、４番目の命令がレジスタファイル装置１３か
ら２つの入力オペランドをフェッチすることで「ｒｄ」
状態になり、命令発行バッファ１２４０に転送される。
５番目の命令は、ＤＰステージにあるが、そのオペラン
ドフェッチ動作で、１番目の命令の結果値を左側の入力
オペランドとして使用することが分かるので、１番目の
フォワード元エントリ１２１６の５列目の左側のビット
が１に更新される。また、１番目の命令は、ＥＸ２ステ
ージにあるので、ちょうど同じタイミングでオペランド
フォワーディング予約動作を実行し、これにより５番目
の命令の左側の入力オペランドが次のサイクルに命令登
録バッファ１２００に登録可能になり、今サイクル中に
命令発行バッファ１２４０にバイパス可能になることを
通知する（５番目の命令は右側の入力オペランドが揃わ
ないので「ｒｄ」状態にはならない）。同様に、６番目
の命令のオペランドフェッチ動作により、この命令の左
側オペランドが３番目の命令の結果値として生成される
ことが分かるので、３行目のフォワード元エントリ１２
１６の６列目の左側のビットが「１」に更新される。こ
こで、２番目の命令と３番目の命令とが同じｒ４レジス
タ１３５に書き込んでいるため、前述のように、オペラ
ンドフォワーディング制御装置１２７０により、３番目
の命令に対応するレジスタ書き込みエントリ１２２６が
有効であると判断される。
【０１１７】ｔ＝４の状態を示した図１５では、７番目
から９番目の命令がＤＰステージに入り、上記の説明と
同様に、レジスタ上データ依存性にしたがってこれらの
命令に対するフォワードマップ情報が更新される。１番
目の命令はＷＢステージにあるので、実行終了動作によ
り、その結果値が結果値バッファ１２３０に書き込ま
れ、さらにオペランドフォワーディング動作により、命
令登録バッファ１２００の５番目の命令の左オペランド
部１２０３にフォワードされ登録される。また、２番目
の命令と４番目の命令とがＥＸ２ステージにあるため、
これらの命令のオペランドフォワーディング予約動作に
より、それぞれ３番目の命令の右側オペランドと５番目
の命令の右側オペランドとがこのサイクルでバイパス可
能なことが分かり、これらの命令が「ｒｄ」状態にな
り、命令発行バッファ１２４０に送られる。命令発行バ
ッファ１２４０では、オペランドバイパス動作により、
２番目の命令と４番目の命令の結果値をこのサイクルで
受けとっている。
から９番目の命令がＤＰステージに入り、上記の説明と
同様に、レジスタ上データ依存性にしたがってこれらの
命令に対するフォワードマップ情報が更新される。１番
目の命令はＷＢステージにあるので、実行終了動作によ
り、その結果値が結果値バッファ１２３０に書き込ま
れ、さらにオペランドフォワーディング動作により、命
令登録バッファ１２００の５番目の命令の左オペランド
部１２０３にフォワードされ登録される。また、２番目
の命令と４番目の命令とがＥＸ２ステージにあるため、
これらの命令のオペランドフォワーディング予約動作に
より、それぞれ３番目の命令の右側オペランドと５番目
の命令の右側オペランドとがこのサイクルでバイパス可
能なことが分かり、これらの命令が「ｒｄ」状態にな
り、命令発行バッファ１２４０に送られる。命令発行バ
ッファ１２４０では、オペランドバイパス動作により、
２番目の命令と４番目の命令の結果値をこのサイクルで
受けとっている。
【０１１８】ｔ＝５の状態を示した図１６では、１番目
の命令の実行が確定するので、この命令動作情報管理エ
ントリ１２９０が「ｅｍ」状態に設定される。この命令
の結果値は、レジスタファイル装置１３に書き戻され
る。また、２番目、４番目の命令の実行が終了し、それ
らの結果値が結果値バッファ１２３０と命令登録バッフ
ァ１２００とにそれぞれ登録される。３番目、５番目の
命令はＥＸ２ステージにある。したがって、オペランド
フォワーディング予約動作により、それぞれ６番目の命
令と８番目の命令が「ｒｄ」状態になり、命令発行バッ
ファ１２４０に送られる。
の命令の実行が確定するので、この命令動作情報管理エ
ントリ１２９０が「ｅｍ」状態に設定される。この命令
の結果値は、レジスタファイル装置１３に書き戻され
る。また、２番目、４番目の命令の実行が終了し、それ
らの結果値が結果値バッファ１２３０と命令登録バッフ
ァ１２００とにそれぞれ登録される。３番目、５番目の
命令はＥＸ２ステージにある。したがって、オペランド
フォワーディング予約動作により、それぞれ６番目の命
令と８番目の命令が「ｒｄ」状態になり、命令発行バッ
ファ１２４０に送られる。
【０１１９】ｔ＝６の状態を示した図１７では、２番目
の命令の実行が確定し、この命令動作情報管理エントリ
１２９０が「ｅｍ」状態に設定される。この命令の結果
値は、レジスタファイル装置１３に書き戻される。ま
た、３番目、５番目命令の実行が終了し、それらの結果
値が結果値バッファ１２３０及び命令登録バッファ１２
００に登録される。このサイクルでは８番目の命令が実
行を開始されるが、７番目のｂｒａｎｃｈ命令がまだ実
行されていないため、この命令は投機的実行状態のまま
実行中であり、したがって実行フラグは「ｅｓ」とな
る。すなわち、分岐が成立しないと予測して実行するこ
とを仮定している。このサイクルでは、発行可能になる
命令は存在しない。
の命令の実行が確定し、この命令動作情報管理エントリ
１２９０が「ｅｍ」状態に設定される。この命令の結果
値は、レジスタファイル装置１３に書き戻される。ま
た、３番目、５番目命令の実行が終了し、それらの結果
値が結果値バッファ１２３０及び命令登録バッファ１２
００に登録される。このサイクルでは８番目の命令が実
行を開始されるが、７番目のｂｒａｎｃｈ命令がまだ実
行されていないため、この命令は投機的実行状態のまま
実行中であり、したがって実行フラグは「ｅｓ」とな
る。すなわち、分岐が成立しないと予測して実行するこ
とを仮定している。このサイクルでは、発行可能になる
命令は存在しない。
【０１２０】ｔ＝７の状態を示した図１８では、３番目
か５番目の命令の実行が確定し、これらの命令動作情報
管理エントリ１２９０が「ｅｍ」状態に設定される。こ
れらの命令の結果値は、レジスタファイル装置１３に書
き戻される。なお、４番目の命令の実行がこのサイクル
まで確定しなかったのは、３番目の命令の実行が確定す
るのと同時もしくはそれより後でないと、４番目の命令
の実行は確定しないからである。また、８番目の命令の
実行が投機的状態のまま終了し、その結果値が結果値バ
ッファ１２３０に登録される。また、６番目の命令がＥ
Ｘ２ステージに有り、オペランドフォワーディング予約
動作により、７番目及び９番目の命令が「ｒｄ」状態に
なる。
か５番目の命令の実行が確定し、これらの命令動作情報
管理エントリ１２９０が「ｅｍ」状態に設定される。こ
れらの命令の結果値は、レジスタファイル装置１３に書
き戻される。なお、４番目の命令の実行がこのサイクル
まで確定しなかったのは、３番目の命令の実行が確定す
るのと同時もしくはそれより後でないと、４番目の命令
の実行は確定しないからである。また、８番目の命令の
実行が投機的状態のまま終了し、その結果値が結果値バ
ッファ１２３０に登録される。また、６番目の命令がＥ
Ｘ２ステージに有り、オペランドフォワーディング予約
動作により、７番目及び９番目の命令が「ｒｄ」状態に
なる。
【０１２１】ｔ＝８の状態を示した図１９では、６番目
の命令の実行が終了し、その結果値が、結果値バッファ
１２３０と命令登録バッファ１２００とにそれぞれ登録
される。９番目の命令がＥＸ１ステージにあるが、７番
目のｂｒａｎｃｈ命令がまだ実行中のため、この命令は
投機的実行状態となり、したがって実行フラグは「ｅ
ｓ」となる。
の命令の実行が終了し、その結果値が、結果値バッファ
１２３０と命令登録バッファ１２００とにそれぞれ登録
される。９番目の命令がＥＸ１ステージにあるが、７番
目のｂｒａｎｃｈ命令がまだ実行中のため、この命令は
投機的実行状態となり、したがって実行フラグは「ｅ
ｓ」となる。
【０１２２】ｔ＝９の状態を示した図２０では、７番目
の命令の実行が終了している。このため、８番目の命令
及び９番目の命令は、それぞれ投機的状態が解除され
て、「ｄｏ」、「ｅｘ」状態となる。また、６番目の命
令の実行が確定する。
の命令の実行が終了している。このため、８番目の命令
及び９番目の命令は、それぞれ投機的状態が解除され
て、「ｄｏ」、「ｅｘ」状態となる。また、６番目の命
令の実行が確定する。
【０１２３】ｔ＝１０の状態を示した図２１では、７番
目及び８番目の命令の実行が確定する。また、９番目の
命令の実行が終了する。
目及び８番目の命令の実行が確定する。また、９番目の
命令の実行が終了する。
【０１２４】以上のように、本実施例において、レジス
タマップバッファ１２２０とフォワードマップバッファ
１２１０は、命令間のレジスタ上データ依存関係を特定
し、ある命令の結果値を他の命令の入力オペランドにフ
ォワードする上で、非常に重要な役割を担っている。
タマップバッファ１２２０とフォワードマップバッファ
１２１０は、命令間のレジスタ上データ依存関係を特定
し、ある命令の結果値を他の命令の入力オペランドにフ
ォワードする上で、非常に重要な役割を担っている。
【０１２５】図２２は、図２の複数命令並列発行／実行
管理装置１２におけるレジスタマップバッファ１２２０
の構成を示したブロック図である。図２２の例では、前
述の動作の説明に対応して、１つの命令に関するレジス
タ書き込み情報の登録、及び１つの入力オペランドに対
するレジスタ書き込み情報の検出についてのみ、そのブ
ロック構成を示している。なお、前述のように、レジス
タ書き込み情報の登録は命令登録動作で行なわれ、レジ
スタ書き込み情報の検出はオペランドフェッチ動作で行
なわれる。
管理装置１２におけるレジスタマップバッファ１２２０
の構成を示したブロック図である。図２２の例では、前
述の動作の説明に対応して、１つの命令に関するレジス
タ書き込み情報の登録、及び１つの入力オペランドに対
するレジスタ書き込み情報の検出についてのみ、そのブ
ロック構成を示している。なお、前述のように、レジス
タ書き込み情報の登録は命令登録動作で行なわれ、レジ
スタ書き込み情報の検出はオペランドフェッチ動作で行
なわれる。
【０１２６】図２２において、レジスタマップバッファ
１２２０は、メモリセル１２２０５をＮ行Ｍ列並べた構
成としている。ここで、Ｎは、命令動作情報登録エント
リ１２９０の数であり、Ｍは、レジスタ１３５の数であ
る。メモリセル１２２０５は、レジスタビット部１２２
５に対応する。また、１行分のメモリセル１２２０５が
レジスタ書き込みエントリ１２２６に対応する。メモリ
セル１２２０５は、行方向ワード線１２２０６と、列方
向ワード線１２２０７と、行方向ビット線１２２０８
と、列方向ビット線１２２０９とに接続されている。こ
のように、本実施例におけるレジスタマップバッファ１
２２０は、ワード線／ビット線が縦横どちらにも走る、
一般に直交メモリと呼ばれる構成を有している。
１２２０は、メモリセル１２２０５をＮ行Ｍ列並べた構
成としている。ここで、Ｎは、命令動作情報登録エント
リ１２９０の数であり、Ｍは、レジスタ１３５の数であ
る。メモリセル１２２０５は、レジスタビット部１２２
５に対応する。また、１行分のメモリセル１２２０５が
レジスタ書き込みエントリ１２２６に対応する。メモリ
セル１２２０５は、行方向ワード線１２２０６と、列方
向ワード線１２２０７と、行方向ビット線１２２０８
と、列方向ビット線１２２０９とに接続されている。こ
のように、本実施例におけるレジスタマップバッファ１
２２０は、ワード線／ビット線が縦横どちらにも走る、
一般に直交メモリと呼ばれる構成を有している。
【０１２７】まず、命令登録動作におけるレジスタ書き
込み情報の登録について説明する。ｎ番目の命令がｒ番
目のレジスタ１３５に書き込みを行なったとする。この
場合、命令実行制御装置１２６０は、レジスタマップ登
録制御端子１２２１に対して、ｎ行目の端子にのみ信号
値「１」を与え、それ以外の行の端子には信号値「０」
を与える。ワード線ドライバ１２２０１がこれらの信号
値に応じてそれぞれの行方向ワード線１２２０６を駆動
することにより、ｎ行目のメモリセル１２２０５のみが
書き込み可能状態となる。一方、デコード情報入力端子
１２１から与えられたレジスタ書き込み情報は、書き込
みレジスタ指定端子１２２４を介してデコーダ１２２０
４に与えられる。デコーダ１２２０４は、指定されたレ
ジスタ１３５に対応するｒ列目の列方向ビット線１２２
０９のみに信号値「１」を与え、それ以外の列方向ビッ
ト線１２２０９に信号値「０」を与える。これにより、
ｎ行目のメモリセル１２２０５に、ｒ列目だけ信号値
「１」が登録され、それ以外は信号値「０」が登録され
る。
込み情報の登録について説明する。ｎ番目の命令がｒ番
目のレジスタ１３５に書き込みを行なったとする。この
場合、命令実行制御装置１２６０は、レジスタマップ登
録制御端子１２２１に対して、ｎ行目の端子にのみ信号
値「１」を与え、それ以外の行の端子には信号値「０」
を与える。ワード線ドライバ１２２０１がこれらの信号
値に応じてそれぞれの行方向ワード線１２２０６を駆動
することにより、ｎ行目のメモリセル１２２０５のみが
書き込み可能状態となる。一方、デコード情報入力端子
１２１から与えられたレジスタ書き込み情報は、書き込
みレジスタ指定端子１２２４を介してデコーダ１２２０
４に与えられる。デコーダ１２２０４は、指定されたレ
ジスタ１３５に対応するｒ列目の列方向ビット線１２２
０９のみに信号値「１」を与え、それ以外の列方向ビッ
ト線１２２０９に信号値「０」を与える。これにより、
ｎ行目のメモリセル１２２０５に、ｒ列目だけ信号値
「１」が登録され、それ以外は信号値「０」が登録され
る。
【０１２８】次に、オペランドフェッチ動作におけるレ
ジスタ書き込み情報の検出について説明する。ｎ番目の
命令がｒ番目のレジスタ１３５から入力オペランドを読
みとろうとしているとする。この場合、デコード情報入
力端子１２１から与えられたレジスタ読み取り情報は、
読み取りレジスタ指定端子１２２３を介して、デコーダ
１２２０４に与えられる。デコーダ１２２０４は、指定
されたレジスタ１３５に対応するｒ列目の列方向ワード
線１２２０７のみを信号値「１」に、それ以外を信号値
「０」に駆動する。これにより、ｒ列目のメモリセル１
２２０５のみが読み出し可能状態となり、行方向ビット
線１２２０８に、これらのメモリセルの値が並列に読み
出され、レジスタ書き込み検出端子１２２２を介してオ
ペランドフォワーディング制御装置１２７０に入力され
る。
ジスタ書き込み情報の検出について説明する。ｎ番目の
命令がｒ番目のレジスタ１３５から入力オペランドを読
みとろうとしているとする。この場合、デコード情報入
力端子１２１から与えられたレジスタ読み取り情報は、
読み取りレジスタ指定端子１２２３を介して、デコーダ
１２２０４に与えられる。デコーダ１２２０４は、指定
されたレジスタ１３５に対応するｒ列目の列方向ワード
線１２２０７のみを信号値「１」に、それ以外を信号値
「０」に駆動する。これにより、ｒ列目のメモリセル１
２２０５のみが読み出し可能状態となり、行方向ビット
線１２２０８に、これらのメモリセルの値が並列に読み
出され、レジスタ書き込み検出端子１２２２を介してオ
ペランドフォワーディング制御装置１２７０に入力され
る。
【０１２９】複数命令並列発行／実行管理装置１２は、
同時に複数の命令を処理の対象とする。したがって、図
２２の構成では、行方向ワード線１２２０６、列方向ワ
ード線１２２０７、行方向ビット線１２２０８、及び列
方向ワード線１２２０９は、各行もしくは各列あたり１
本づつしか存在しないが、実際には複数本存在すること
になる。具体的には、Ｌ命令を同時にデコードすると仮
定すると、Ｌ本の行方向ワード線１２２０６と、Ｌ本の
列方向ビット線１２２０９と、２Ｌ本の列方向ワード線
１２２０７と、２Ｌ本の行方向ビット線１２２０８とが
必要となる。
同時に複数の命令を処理の対象とする。したがって、図
２２の構成では、行方向ワード線１２２０６、列方向ワ
ード線１２２０７、行方向ビット線１２２０８、及び列
方向ワード線１２２０９は、各行もしくは各列あたり１
本づつしか存在しないが、実際には複数本存在すること
になる。具体的には、Ｌ命令を同時にデコードすると仮
定すると、Ｌ本の行方向ワード線１２２０６と、Ｌ本の
列方向ビット線１２２０９と、２Ｌ本の列方向ワード線
１２２０７と、２Ｌ本の行方向ビット線１２２０８とが
必要となる。
【０１３０】図２３は、オペランドフォワーディング制
御装置１２７０の構成を示したブロック図である。オペ
ランドフォワーディング制御装置１２７０は、最新書き
込み検出装置１２７０５とデコーダ１２７０４とを備え
る。
御装置１２７０の構成を示したブロック図である。オペ
ランドフォワーディング制御装置１２７０は、最新書き
込み検出装置１２７０５とデコーダ１２７０４とを備え
る。
【０１３１】オペランドフェッチ動作において、レジス
タ書き込み検出端子１２７１を介して転送されたレジス
タマップバッファの一列分のレジスタ書き込み情報は、
最新書き込み検出装置１２７０５により信号値「１」を
含むかどうかを検査される。信号値「１」を含まない場
合は、レジスタ読み取り要求端子１２７４を介して、レ
ジスタ読み取り要求をレジスタファイル装置１３に転送
する。また、最新書き込み検出装置１２７０５は、これ
と並行して前述の有効なレジスタ書き込みエントリ１２
２６を捜し出す動作を行なう。具体的には、複数の信号
値「１」がレジスタ書き込み検出端子１２７１から与え
られた場合、最も上の信号値「１」のみを採用してそれ
以外の信号値「１」は信号値「０」に置き換え、これら
の値を未確定結果読み取り要求端子１２７５、及びフォ
ワードマップ更新／読み出し指示端子１２７２を介して
結果値バッファ１２３０及びフォワードマップバッファ
１２１０にそれぞれ送出する。ここで、信号値「１」に
対応する行が有効なレジスタ書き込みエントリ１２２６
に対応する。フォワードマップ更新／読み出し指示端子
１２７２−１を介してフォワードマップバッファ１２１
０に送出されたこれらの値は、フォワードマップ情報の
更新に使用される。
タ書き込み検出端子１２７１を介して転送されたレジス
タマップバッファの一列分のレジスタ書き込み情報は、
最新書き込み検出装置１２７０５により信号値「１」を
含むかどうかを検査される。信号値「１」を含まない場
合は、レジスタ読み取り要求端子１２７４を介して、レ
ジスタ読み取り要求をレジスタファイル装置１３に転送
する。また、最新書き込み検出装置１２７０５は、これ
と並行して前述の有効なレジスタ書き込みエントリ１２
２６を捜し出す動作を行なう。具体的には、複数の信号
値「１」がレジスタ書き込み検出端子１２７１から与え
られた場合、最も上の信号値「１」のみを採用してそれ
以外の信号値「１」は信号値「０」に置き換え、これら
の値を未確定結果読み取り要求端子１２７５、及びフォ
ワードマップ更新／読み出し指示端子１２７２を介して
結果値バッファ１２３０及びフォワードマップバッファ
１２１０にそれぞれ送出する。ここで、信号値「１」に
対応する行が有効なレジスタ書き込みエントリ１２２６
に対応する。フォワードマップ更新／読み出し指示端子
１２７２−１を介してフォワードマップバッファ１２１
０に送出されたこれらの値は、フォワードマップ情報の
更新に使用される。
【０１３２】オペランドフォワーディング予約動作で
は、命令実行制御装置１２６０から、フォワード元命令
指示端子１２７３を介して、ＥＸ２ステージを実行中の
命令番号が与えられる。これをデコーダ１２７０４でデ
コードしてフォワードマップ更新／読み出し指示端子１
２７２より送出することにより、フォワードマップ情報
の読み出しにおいて読み出すフォワード元エントリ１２
１６を指示する。
は、命令実行制御装置１２６０から、フォワード元命令
指示端子１２７３を介して、ＥＸ２ステージを実行中の
命令番号が与えられる。これをデコーダ１２７０４でデ
コードしてフォワードマップ更新／読み出し指示端子１
２７２より送出することにより、フォワードマップ情報
の読み出しにおいて読み出すフォワード元エントリ１２
１６を指示する。
【０１３３】図２４は、フォワードマップバッファ１２
１０の構成を示したブロック図である。図２４の例で
は、前述の動作の説明に対応して、１つの入力オペラン
ドに関するフォワードマップ情報の登録、１つの入力オ
ペランドに関するフォワードマップ情報の更新、１つの
結果値に関するフォワードマップ情報の読み出しについ
てのみ、そのブロック構成を示している。なお、前述の
ように、フォワードマップ情報の登録は命令登録動作で
行われ、フォワードマップ情報の更新はオペランドフェ
ッチ動作で行われ、フォワードマップ情報の読み出しは
オペランドフォワーディング予約動作で行なわれる。
１０の構成を示したブロック図である。図２４の例で
は、前述の動作の説明に対応して、１つの入力オペラン
ドに関するフォワードマップ情報の登録、１つの入力オ
ペランドに関するフォワードマップ情報の更新、１つの
結果値に関するフォワードマップ情報の読み出しについ
てのみ、そのブロック構成を示している。なお、前述の
ように、フォワードマップ情報の登録は命令登録動作で
行われ、フォワードマップ情報の更新はオペランドフェ
ッチ動作で行われ、フォワードマップ情報の読み出しは
オペランドフォワーディング予約動作で行なわれる。
【０１３４】図２４において、フォワードマップバッフ
ァ１２１０は、メモリセル１２１０５をＮ行２Ｎ列並べ
た構成としている。行方向のメモリセル１２１０５の２
つ分がフォワードビット部１２１５に対応する。また、
１行分のメモリセル１２１０５がフォワード元エントリ
１２１６に対応し、隣合う２列分のメモリセル１２１０
５がフォワード先エントリ１２１７に対応する。メモリ
セル１２１０５は、行方向ワード線１２１０６１及び１
２１０６２と、列方向ワード線１２１０７と、行方向ビ
ット線１２１０８と、列方向読み出しビット線１２１０
９１と、列方向書き込みビット線１２１０９２とに接続
されている。このように、本実施例によるフォワードマ
ップバッファ１２１０は、ワード線／ビット線が縦横ど
ちらにも走る、一般に直交メモリと呼ばれる構成を有し
ている。
ァ１２１０は、メモリセル１２１０５をＮ行２Ｎ列並べ
た構成としている。行方向のメモリセル１２１０５の２
つ分がフォワードビット部１２１５に対応する。また、
１行分のメモリセル１２１０５がフォワード元エントリ
１２１６に対応し、隣合う２列分のメモリセル１２１０
５がフォワード先エントリ１２１７に対応する。メモリ
セル１２１０５は、行方向ワード線１２１０６１及び１
２１０６２と、列方向ワード線１２１０７と、行方向ビ
ット線１２１０８と、列方向読み出しビット線１２１０
９１と、列方向書き込みビット線１２１０９２とに接続
されている。このように、本実施例によるフォワードマ
ップバッファ１２１０は、ワード線／ビット線が縦横ど
ちらにも走る、一般に直交メモリと呼ばれる構成を有し
ている。
【０１３５】まず、命令登録動作におけるフォワードマ
ップ情報の登録について説明する。フォワードマップ登
録端子１２１３を介して、同時デコード命令間レジスタ
上データ依存性情報が与えられると、データ依存を被る
側の入力オペランドの指定がデコーダ１２１０４１に与
えられ、デコーダ１２１０４１は、ワード線ドライバ１
２１０１１を介して列方向ワード線１２０１７を駆動す
る。そして、信号値「１」に駆動された列方向ワード線
１２０１７に接続されたメモリセル１２１０５のみが書
き込み可能となる。依存を与える側の結果値に対応する
命令の番号はデコーダ１２１０４２に与えられ、書き込
み回路１２１０３により、その番号に対応する行方向ビ
ット線１２１０８のみ信号値「１」に設定され、それ以
外は「０」に設定される。これにより、１つの入力オペ
ランドに対応する所望のフォワードマップ情報を１列分
のメモリセル１２１０５に登録することができる。
ップ情報の登録について説明する。フォワードマップ登
録端子１２１３を介して、同時デコード命令間レジスタ
上データ依存性情報が与えられると、データ依存を被る
側の入力オペランドの指定がデコーダ１２１０４１に与
えられ、デコーダ１２１０４１は、ワード線ドライバ１
２１０１１を介して列方向ワード線１２０１７を駆動す
る。そして、信号値「１」に駆動された列方向ワード線
１２０１７に接続されたメモリセル１２１０５のみが書
き込み可能となる。依存を与える側の結果値に対応する
命令の番号はデコーダ１２１０４２に与えられ、書き込
み回路１２１０３により、その番号に対応する行方向ビ
ット線１２１０８のみ信号値「１」に設定され、それ以
外は「０」に設定される。これにより、１つの入力オペ
ランドに対応する所望のフォワードマップ情報を１列分
のメモリセル１２１０５に登録することができる。
【０１３６】次に、オペランドフェッチ動作におけるフ
ォワードマップ情報の更新について説明する。まず、フ
ォワードマップ更新／読み出し制御端子１２１１を介し
て、更新を行なう１行分のメモリセル１２１０５が指定
され、その行に対応する行方向ワード線１２１０６１の
みが信号値「１」に駆動され、その他の行に対応する行
方向ワード線１２１０６１は信号値「０」に駆動され
る。フォワードマップ更新制御端子１２１４から、フォ
ワードマップ情報の更新を受ける入力オペランドが指定
されるので、これをデコーダ１２１０４１でデコードす
ることにより、指定された列に対応する列方向書き込み
ビット線１２１０９２のみ信号値「１」に設定され、そ
れ以外の列方向書き込みビット線１２１０９２は信号値
「ｘ」に設定される。ここで、信号値「ｘ」とは、書き
込みを行なわないことを意味しており、電気的には例え
ばビット線をフローティング状態にすることなどにより
実現できる。これにより、指定された行と列に接続され
るメモリセル１２１０５のみが信号値「１」に書き換え
られる。
ォワードマップ情報の更新について説明する。まず、フ
ォワードマップ更新／読み出し制御端子１２１１を介し
て、更新を行なう１行分のメモリセル１２１０５が指定
され、その行に対応する行方向ワード線１２１０６１の
みが信号値「１」に駆動され、その他の行に対応する行
方向ワード線１２１０６１は信号値「０」に駆動され
る。フォワードマップ更新制御端子１２１４から、フォ
ワードマップ情報の更新を受ける入力オペランドが指定
されるので、これをデコーダ１２１０４１でデコードす
ることにより、指定された列に対応する列方向書き込み
ビット線１２１０９２のみ信号値「１」に設定され、そ
れ以外の列方向書き込みビット線１２１０９２は信号値
「ｘ」に設定される。ここで、信号値「ｘ」とは、書き
込みを行なわないことを意味しており、電気的には例え
ばビット線をフローティング状態にすることなどにより
実現できる。これにより、指定された行と列に接続され
るメモリセル１２１０５のみが信号値「１」に書き換え
られる。
【０１３７】さらに、オペランドフォワーディング予約
動作におけるフォワードマップ情報の読み出しについて
説明する。まず、フォワードマップ更新／読み出し制御
端子１２１１を介して、読み出しを行なう１行分のメモ
リセル１２１０５が指定され、その行に対応する行方向
ワード線１２１０６２のみが信号値「１」に駆動され、
その他の行に対応する行方向ワード線１２１０６２は信
号値「０」に駆動される。そして、信号値「１」に駆動
された行のメモリセル１２１０５のみが列方向読み出し
ビット線１２１０９１を介して読み出され、フォワード
マップ読み出し端子１２１２を介して読み出される。
動作におけるフォワードマップ情報の読み出しについて
説明する。まず、フォワードマップ更新／読み出し制御
端子１２１１を介して、読み出しを行なう１行分のメモ
リセル１２１０５が指定され、その行に対応する行方向
ワード線１２１０６２のみが信号値「１」に駆動され、
その他の行に対応する行方向ワード線１２１０６２は信
号値「０」に駆動される。そして、信号値「１」に駆動
された行のメモリセル１２１０５のみが列方向読み出し
ビット線１２１０９１を介して読み出され、フォワード
マップ読み出し端子１２１２を介して読み出される。
【０１３８】図２４の実施例では、行方向ワード線１２
１０６１、行方向ワード線１２１０６２、列方向ワード
線１２１０７、行方向ビット線１２１０８、列方向読み
出しビット線１２１０９１、列方向書き込みビット線１
２１０９２は１本づつしか示されていないが、実際のフ
ォワードマップバッファ１２１０では、これらは複数本
存在する。具体的には、Ｌ命令を同時にデコードし、Ｋ
命令が同時に実行終了すると仮定すると、２Ｌ本の行方
向ワード線１２１０６１と、２Ｌ本の列方向書き込みビ
ット線１２１０９２と、Ｋ本の行方向ワード線１２１０
６２と、Ｋ本の列方向書き込みビット線１２１０９１
と、Ｌ本の列方向ワード線１２１０７と、Ｌ本の行方向
ビット線１２１０８とがそれぞれ必要となる。
１０６１、行方向ワード線１２１０６２、列方向ワード
線１２１０７、行方向ビット線１２１０８、列方向読み
出しビット線１２１０９１、列方向書き込みビット線１
２１０９２は１本づつしか示されていないが、実際のフ
ォワードマップバッファ１２１０では、これらは複数本
存在する。具体的には、Ｌ命令を同時にデコードし、Ｋ
命令が同時に実行終了すると仮定すると、２Ｌ本の行方
向ワード線１２１０６１と、２Ｌ本の列方向書き込みビ
ット線１２１０９２と、Ｋ本の行方向ワード線１２１０
６２と、Ｋ本の列方向書き込みビット線１２１０９１
と、Ｌ本の列方向ワード線１２１０７と、Ｌ本の行方向
ビット線１２１０８とがそれぞれ必要となる。
【０１３９】同一タイミングでオペランドフェッチ動作
とオペランドフォワーディング予約動作とが行なわれ、
同一の行に対するフォワードマップ情報の更新と読み出
しとが行なわれた時は、読み取り回路１２１０２は、更
新情報を直接に列方向書き込みビット線１２１０９２か
ら読み取り、メモリセル１２１０５から読みとられたフ
ォワードマップ情報と論理和をとって、フォワードマッ
プ読み出し端子１２１２から出力する。
とオペランドフォワーディング予約動作とが行なわれ、
同一の行に対するフォワードマップ情報の更新と読み出
しとが行なわれた時は、読み取り回路１２１０２は、更
新情報を直接に列方向書き込みビット線１２１０９２か
ら読み取り、メモリセル１２１０５から読みとられたフ
ォワードマップ情報と論理和をとって、フォワードマッ
プ読み出し端子１２１２から出力する。
【０１４０】図２５は、フォワードマップバッファ１２
１０の他の構成を示したブロック図である。図２５は、
図２４と同様、１つの入力オペランドに関するフォワー
ドマップ情報の登録、１つの入力オペランドに関するフ
ォワードマップ情報の更新、１つの結果値に関するフォ
ワードマップ情報の読み出しについてのみ、そのブロッ
ク構成を示している。なお、前述のように、フォワード
マップ情報の登録は命令登録動作で行われ、フォワード
マップ情報の更新はオペランドフェッチ動作で行われ、
フォワードマップ情報の読み出しはオペランドフォワー
ディング予約動作で行なわれる。
１０の他の構成を示したブロック図である。図２５は、
図２４と同様、１つの入力オペランドに関するフォワー
ドマップ情報の登録、１つの入力オペランドに関するフ
ォワードマップ情報の更新、１つの結果値に関するフォ
ワードマップ情報の読み出しについてのみ、そのブロッ
ク構成を示している。なお、前述のように、フォワード
マップ情報の登録は命令登録動作で行われ、フォワード
マップ情報の更新はオペランドフェッチ動作で行われ、
フォワードマップ情報の読み出しはオペランドフォワー
ディング予約動作で行なわれる。
【０１４１】図２５において、フォワードマップバッフ
ァ１２１０は、メモリセル１２１０５をＮ行２Ｎ列並べ
た構成としている。行方向のメモリセル１２１０５の２
つ分がフォワードビット部１２１５に対応する。また、
１行分のメモリセル１２１０５がフォワード元エントリ
１２１６に対応し、隣合う２列分のメモリセル１２１０
５がフォワード先エントリ１２１７に対応する。メモリ
セル１２１０５は、行方向ワード線１２１０６と、列方
向ワード線１２１０７と、行方向ビット線１２１０８
と、列方向ビット線１２１０９とに接続されている。図
２４のフォワードマップバッファ１２１０の実施の構成
と違い、行方向のワード線と列方向のビット線は１組し
か存在しない。
ァ１２１０は、メモリセル１２１０５をＮ行２Ｎ列並べ
た構成としている。行方向のメモリセル１２１０５の２
つ分がフォワードビット部１２１５に対応する。また、
１行分のメモリセル１２１０５がフォワード元エントリ
１２１６に対応し、隣合う２列分のメモリセル１２１０
５がフォワード先エントリ１２１７に対応する。メモリ
セル１２１０５は、行方向ワード線１２１０６と、列方
向ワード線１２１０７と、行方向ビット線１２１０８
と、列方向ビット線１２１０９とに接続されている。図
２４のフォワードマップバッファ１２１０の実施の構成
と違い、行方向のワード線と列方向のビット線は１組し
か存在しない。
【０１４２】まず、命令登録動作におけるフォワードマ
ップ情報の登録について説明する。フォワードマップ登
録端子１２１３を介して、同時デコード命令閲レジスタ
上データ依存性情報が与えられると、データ依存を被る
側の入力オペランドの指定がデコーダ１２１０４３に与
えられ、デコーダ１２１０４３はワード線ドライバ１２
１０１を介して列方向ワード線１２０１７を駆動する。
そして、信号値「１」に駆動された列方向ワード線１２
０１７に接続されたメモリセル１２１０５のみが書き込
み可能となる。依存を与える側の結果値に対応する命令
の番号はデコーダ１２１０４２に与えられ、書き込み回
路１２１０３により、その番号に対応する行方向ビット
線１２１０８のみ信号値「１」に設定され、それ以外は
「０」に設定される。これにより、１つの入力オペラン
ドに対応する所望のフォワードマップ情報を１列分のメ
モリセル１２１０５に登録することができる。
ップ情報の登録について説明する。フォワードマップ登
録端子１２１３を介して、同時デコード命令閲レジスタ
上データ依存性情報が与えられると、データ依存を被る
側の入力オペランドの指定がデコーダ１２１０４３に与
えられ、デコーダ１２１０４３はワード線ドライバ１２
１０１を介して列方向ワード線１２０１７を駆動する。
そして、信号値「１」に駆動された列方向ワード線１２
０１７に接続されたメモリセル１２１０５のみが書き込
み可能となる。依存を与える側の結果値に対応する命令
の番号はデコーダ１２１０４２に与えられ、書き込み回
路１２１０３により、その番号に対応する行方向ビット
線１２１０８のみ信号値「１」に設定され、それ以外は
「０」に設定される。これにより、１つの入力オペラン
ドに対応する所望のフォワードマップ情報を１列分のメ
モリセル１２１０５に登録することができる。
【０１４３】次に、オペランドフェッチ動作におけるフ
ォワードマップ情報の更新について説明する。まず、フ
ォワードマップ更新／読み出し制御端子１２１１を介し
て、更新を行なう１行分のメモリセル１２１０５が指定
され、その行に対応する行方向ビット線１２１０８のみ
が信号値「１」に駆動され、その他の行に対応する行方
向ワード線１２１０６１は信号値「ｘ」に駆動される。
ここで、信号値「ｘ」とは書き込みを行なわないことを
意味しており、電気的には例えばビット線をフローティ
ング状態にすることなどにより実現できる。次に、フォ
ワードマップ更新制御端子１２１４から、フォワードマ
ップ情報の更新を受ける入力オペランドが指定されるの
で、これをデコーダ１２１０４３でデコードすることに
より、指定された列に対応する列方向ワード線１２１０
９２のみ信号値「１」に設定され、それ以外の列方向書
き込みビット線１２１０９２は信号値「０」に設定され
る。これにより、指定された行と列に接続されるメモリ
セル１２１０５のみが信号値「１」に書き換えられる。
ォワードマップ情報の更新について説明する。まず、フ
ォワードマップ更新／読み出し制御端子１２１１を介し
て、更新を行なう１行分のメモリセル１２１０５が指定
され、その行に対応する行方向ビット線１２１０８のみ
が信号値「１」に駆動され、その他の行に対応する行方
向ワード線１２１０６１は信号値「ｘ」に駆動される。
ここで、信号値「ｘ」とは書き込みを行なわないことを
意味しており、電気的には例えばビット線をフローティ
ング状態にすることなどにより実現できる。次に、フォ
ワードマップ更新制御端子１２１４から、フォワードマ
ップ情報の更新を受ける入力オペランドが指定されるの
で、これをデコーダ１２１０４３でデコードすることに
より、指定された列に対応する列方向ワード線１２１０
９２のみ信号値「１」に設定され、それ以外の列方向書
き込みビット線１２１０９２は信号値「０」に設定され
る。これにより、指定された行と列に接続されるメモリ
セル１２１０５のみが信号値「１」に書き換えられる。
【０１４４】さらに、オペランドフォワーディング予約
動作におけるフォワードマップ情報の読み出しについて
説明する。まず、フォワードマップ更新／読み出し制御
端子１２１１を介して、読み出しを行なう１行分のメモ
リセル１２１０５が指定され、その行に対応する行方向
ワード線１２１０６のみが信号値「１」に駆動され、そ
の他の行に対応する行方向ワード線１２１０６は信号値
「０」に駆動される。そして、信号値「１」に駆動され
た行のメモリセル１２１０５のみが列方向ビット線１２
１０９を介して読み出され、フォワードマップ読み出し
端子１２１２を介して読み出される。
動作におけるフォワードマップ情報の読み出しについて
説明する。まず、フォワードマップ更新／読み出し制御
端子１２１１を介して、読み出しを行なう１行分のメモ
リセル１２１０５が指定され、その行に対応する行方向
ワード線１２１０６のみが信号値「１」に駆動され、そ
の他の行に対応する行方向ワード線１２１０６は信号値
「０」に駆動される。そして、信号値「１」に駆動され
た行のメモリセル１２１０５のみが列方向ビット線１２
１０９を介して読み出され、フォワードマップ読み出し
端子１２１２を介して読み出される。
【０１４５】図２５の実施例では、行方向ワード線１２
１０６、列方向ワード線１２１０７、行方向ビット線１
２１０８、列方向ビット線１２１０９は１本づつしか示
されていないが、実際のフォワードマップバッファ１２
１０では、これらは複数本存在する。具体的には、Ｌ命
令を同時にデコードし、Ｋ命令が同時に実行終了すると
仮定すると、Ｋ本の行方向ワード線１２１０６と、Ｋ本
の列方向ビット線１２１０９と、２Ｌ本の列方向ワード
線１２１０６と、２Ｌ本の行方向ビット線１２１０８と
がそれぞれ必要となる。
１０６、列方向ワード線１２１０７、行方向ビット線１
２１０８、列方向ビット線１２１０９は１本づつしか示
されていないが、実際のフォワードマップバッファ１２
１０では、これらは複数本存在する。具体的には、Ｌ命
令を同時にデコードし、Ｋ命令が同時に実行終了すると
仮定すると、Ｋ本の行方向ワード線１２１０６と、Ｋ本
の列方向ビット線１２１０９と、２Ｌ本の列方向ワード
線１２１０６と、２Ｌ本の行方向ビット線１２１０８と
がそれぞれ必要となる。
【０１４６】同一タイミングでオペランドフェッチ動作
とオペランドフォワーディング予約動作が行なわれ、か
つ同一の行に対するフォワードマップ情報の更新と読み
出しが行なわれた時は、読み取り回路１２１０２は、更
新情報を直接列方向ワード線１２１０７から読み取り、
メモリセル１２１０５から読みとられたフォワードマッ
プ情報と論理和をとって、フォワードマップ読み出し端
子１２１２から出力する。
とオペランドフォワーディング予約動作が行なわれ、か
つ同一の行に対するフォワードマップ情報の更新と読み
出しが行なわれた時は、読み取り回路１２１０２は、更
新情報を直接列方向ワード線１２１０７から読み取り、
メモリセル１２１０５から読みとられたフォワードマッ
プ情報と論理和をとって、フォワードマップ読み出し端
子１２１２から出力する。
【０１４７】図２６は、命令登録バッファ１２００にお
いて、本実施例の特徴的な動作である、オペランドフォ
ワーディング動作における入力オペランドの登録と、命
令発行動作における入力オペランドの読み出しについて
説明するための説明図である。命令登録バッファ１２０
０の左オペランド部１２０３もしくは右オペランド部１
２０４は、同図に示したように、メモリセルを１列並べ
た構成としている。それぞれのメモリセルは、列方向の
ワード線と行方向のビット線に接続されており、レジス
タマップバッファ１２２０やフォワードマップバッファ
１２１０のような直交型のメモリを用いる必要はない。
いて、本実施例の特徴的な動作である、オペランドフォ
ワーディング動作における入力オペランドの登録と、命
令発行動作における入力オペランドの読み出しについて
説明するための説明図である。命令登録バッファ１２０
０の左オペランド部１２０３もしくは右オペランド部１
２０４は、同図に示したように、メモリセルを１列並べ
た構成としている。それぞれのメモリセルは、列方向の
ワード線と行方向のビット線に接続されており、レジス
タマップバッファ１２２０やフォワードマップバッファ
１２１０のような直交型のメモリを用いる必要はない。
【０１４８】入力オペランドの登録の際には、フォワー
ド元エントリバッファ１２０９から、１行分のフォワー
ドマップ情報が送られてくる。この情報は直接ワード線
ドライバに入力される。フォワードマップ情報は、一般
に、複数の位置に信号値「１」を持つ事が可能であるか
ら、ワード線ドライバにより、１度に複数のワード線が
信号値「１」に駆動されることになる。入力オペランド
として登録される未確定結果値は、書き込み回路を介し
てビット線に与えられる。そして、信号値「１」に駆動
されたワード線に接続されたメモリセルに、ビット線上
の入力オペランドが書き込まれる。このようにして、フ
ォワードマップ情報を用いて、複数の入力オペランドに
対して、１つの未確定結果値を同時に登録することが可
能となる。
ド元エントリバッファ１２０９から、１行分のフォワー
ドマップ情報が送られてくる。この情報は直接ワード線
ドライバに入力される。フォワードマップ情報は、一般
に、複数の位置に信号値「１」を持つ事が可能であるか
ら、ワード線ドライバにより、１度に複数のワード線が
信号値「１」に駆動されることになる。入力オペランド
として登録される未確定結果値は、書き込み回路を介し
てビット線に与えられる。そして、信号値「１」に駆動
されたワード線に接続されたメモリセルに、ビット線上
の入力オペランドが書き込まれる。このようにして、フ
ォワードマップ情報を用いて、複数の入力オペランドに
対して、１つの未確定結果値を同時に登録することが可
能となる。
【０１４９】入力オペランドの読み出しの際には、命令
発行制御装置１２５０から、どの命令を発行すべきかが
指示されるので、その命令に対応する入力オペランドの
読み出しを行なう。指示された入力オペランドに対応す
る１列分のメモリセルに継るワード線が、ワード線ドラ
イバを介して信号値「１」に駆動され、これらのメモリ
セルの記憶内容が、ビット線、読み出し回路を介して読
み出され、命令発行バッファ１２４０に転送される。
発行制御装置１２５０から、どの命令を発行すべきかが
指示されるので、その命令に対応する入力オペランドの
読み出しを行なう。指示された入力オペランドに対応す
る１列分のメモリセルに継るワード線が、ワード線ドラ
イバを介して信号値「１」に駆動され、これらのメモリ
セルの記憶内容が、ビット線、読み出し回路を介して読
み出され、命令発行バッファ１２４０に転送される。
【０１５０】その他の命令登録バッファ１２００の構成
及び動作に関しては、前述の説明から分かるように、従
来技術のスーパースカラの場合とほぼ同一であるため説
明を省略する。
及び動作に関しては、前述の説明から分かるように、従
来技術のスーパースカラの場合とほぼ同一であるため説
明を省略する。
【０１５１】図２７は、命令発行制御装置１２５０にお
いて、本実施例の特徴的な動作である、オペランドフォ
ワーディング予約動作における命令発行可能性の検査に
ついて説明するための説明図である。命令発行制御装置
１２５０は、２Ｎ個の１行分のメモリセルを内部に有し
ており、これらのメモリセルを用いて命令が「ｒｄ」に
なるかどうかを検査する。まず、オペランドフォワーデ
ィング予約動作において、フォワードマップバッファ１
２１０から読み出されたフォワードマップ情報を、命令
登録バッファ１２００を介してそのまま受けとる。フォ
ワードマップ情報は、ワード線ドライバを介して、上述
のメモリセルのワード線を駆動する。これらのメモリセ
ルのビット線は信号値「１」になっているので、フォワ
ードマップ情報として信号値「１」が与えられた入力オ
ペランドに対応するメモリセルの情報が、信号値「１」
に書き換えられる。１つの命令の左右双方の入力オペラ
ンドに対応するメモリセルはアンドゲートに接続されて
おり、このアンドゲートにより、必要なオペランドが補
ったかどうかがチェックされる（入力オペランドを１つ
しか必要としない場合は、制御回路により当該メモリセ
ルを信号値「１」に設定しておく）。アンドゲートの出
力は、命令登録バッファ１２００に出力されて、その発
行フラグ部１２０１を「ｒｄ」に設定するのに用いられ
るとともに、命令発行制御装置１２５０内の命令発行選
択回路で発行する命令を選択するために用いられる。
いて、本実施例の特徴的な動作である、オペランドフォ
ワーディング予約動作における命令発行可能性の検査に
ついて説明するための説明図である。命令発行制御装置
１２５０は、２Ｎ個の１行分のメモリセルを内部に有し
ており、これらのメモリセルを用いて命令が「ｒｄ」に
なるかどうかを検査する。まず、オペランドフォワーデ
ィング予約動作において、フォワードマップバッファ１
２１０から読み出されたフォワードマップ情報を、命令
登録バッファ１２００を介してそのまま受けとる。フォ
ワードマップ情報は、ワード線ドライバを介して、上述
のメモリセルのワード線を駆動する。これらのメモリセ
ルのビット線は信号値「１」になっているので、フォワ
ードマップ情報として信号値「１」が与えられた入力オ
ペランドに対応するメモリセルの情報が、信号値「１」
に書き換えられる。１つの命令の左右双方の入力オペラ
ンドに対応するメモリセルはアンドゲートに接続されて
おり、このアンドゲートにより、必要なオペランドが補
ったかどうかがチェックされる（入力オペランドを１つ
しか必要としない場合は、制御回路により当該メモリセ
ルを信号値「１」に設定しておく）。アンドゲートの出
力は、命令登録バッファ１２００に出力されて、その発
行フラグ部１２０１を「ｒｄ」に設定するのに用いられ
るとともに、命令発行制御装置１２５０内の命令発行選
択回路で発行する命令を選択するために用いられる。
【０１５２】なお、以上の複数命令並列発行／実行管理
装置１２に関する説明では、１度命令動作情報管理エン
トリ１２９０に登録された命令動作情報は、最後にその
命令の実行が確定して消されるまで、同じ命令動作情報
管理エントリ１２９０に留まるものとした。このよう
に、固定的に命令動作情報を管理する場合、命令動作情
報管理エントリ１２９０を巡回的に使用して命令動作情
報を登録していくことになるため、命令のフェッチ／デ
コードの時間的順序と命令動作情報管理工ントリ１２９
０の順序とが一致しなくなる場合がある。すなわち、命
令発行バッファ１２００、フォワードマップバッファ１
２１０、レジスタマップバッファ１２２０、及び結果値
バッファ１２３０は、全て巡回型のＦＩＦ０（Ｆｉｒｓ
ｔ ＩｎＦｉｒｓｔ ０ｕｔ）バッファとして構成され
る必要がある。したがって、これまでの説明では、各図
において、それぞれのエントリに下から順番に数字を振
り、この数字の順番で命令の順番を示していたが、これ
は実施例の説明を分かりやすくするためのものであり、
実際にはどの命令動作情報登録エントリ１２９０が最も
時間的に古く、どの命令動作情報登録エントリ１２９０
が最も時間的に新しいかを管理する構成が必要である。
このような構成は、従来から巡回型ＦＩＦＯバッファと
して広く用いられているものを利用することができる。
装置１２に関する説明では、１度命令動作情報管理エン
トリ１２９０に登録された命令動作情報は、最後にその
命令の実行が確定して消されるまで、同じ命令動作情報
管理エントリ１２９０に留まるものとした。このよう
に、固定的に命令動作情報を管理する場合、命令動作情
報管理エントリ１２９０を巡回的に使用して命令動作情
報を登録していくことになるため、命令のフェッチ／デ
コードの時間的順序と命令動作情報管理工ントリ１２９
０の順序とが一致しなくなる場合がある。すなわち、命
令発行バッファ１２００、フォワードマップバッファ１
２１０、レジスタマップバッファ１２２０、及び結果値
バッファ１２３０は、全て巡回型のＦＩＦ０（Ｆｉｒｓ
ｔ ＩｎＦｉｒｓｔ ０ｕｔ）バッファとして構成され
る必要がある。したがって、これまでの説明では、各図
において、それぞれのエントリに下から順番に数字を振
り、この数字の順番で命令の順番を示していたが、これ
は実施例の説明を分かりやすくするためのものであり、
実際にはどの命令動作情報登録エントリ１２９０が最も
時間的に古く、どの命令動作情報登録エントリ１２９０
が最も時間的に新しいかを管理する構成が必要である。
このような構成は、従来から巡回型ＦＩＦＯバッファと
して広く用いられているものを利用することができる。
【０１５３】また、別の方法として、命令動作情報が常
に同じ命令動作情報管理エントリ１２９０に留まるので
はなく、ある命令の実行が確定してその命令の命令動作
情報が消され次第、空いた命令動作情報管理エントリ１
２９０にその次の命令の命令動作情報管理エントリ１２
９０の記憶内容をシフトする方法もある。このような実
施例をとった場合、命令発行バッファ１２００、フォワ
ードマップバッファ１２１０、レジスタマップバッファ
１２２０、及び結果値バッファ１２３０は、全てシフト
型のＦＩＦＯバッファとして構成される必要がある。シ
フト型のＦＩＦＯバッファでは、あるエントリからその
近傍の複数のエントリにその記憶内容を転送するシフト
機構が必要となる。このような機構も、従来からシフト
型ＦＩＦＯバッファとして広く用いられているものを利
用することができる。なお、シフト型ＦＩＦＯバッファ
を実施例の構成として用いた場合、フォワードマップバ
ッファ１２１０は、図３において、左上角から右下角へ
の対角線より上の部分のフォワードビット部１２１５は
存在する必要がない。また、この場合、フォワードマッ
プバッファ１２１０は、右斜め下方向にシフトする機構
を設ける必要がある。
に同じ命令動作情報管理エントリ１２９０に留まるので
はなく、ある命令の実行が確定してその命令の命令動作
情報が消され次第、空いた命令動作情報管理エントリ１
２９０にその次の命令の命令動作情報管理エントリ１２
９０の記憶内容をシフトする方法もある。このような実
施例をとった場合、命令発行バッファ１２００、フォワ
ードマップバッファ１２１０、レジスタマップバッファ
１２２０、及び結果値バッファ１２３０は、全てシフト
型のＦＩＦＯバッファとして構成される必要がある。シ
フト型のＦＩＦＯバッファでは、あるエントリからその
近傍の複数のエントリにその記憶内容を転送するシフト
機構が必要となる。このような機構も、従来からシフト
型ＦＩＦＯバッファとして広く用いられているものを利
用することができる。なお、シフト型ＦＩＦＯバッファ
を実施例の構成として用いた場合、フォワードマップバ
ッファ１２１０は、図３において、左上角から右下角へ
の対角線より上の部分のフォワードビット部１２１５は
存在する必要がない。また、この場合、フォワードマッ
プバッファ１２１０は、右斜め下方向にシフトする機構
を設ける必要がある。
【０１５４】以上説明した本実施例の複数命令並列発行
／実行管理装置は、フォワードマップバッファを用い
て、結果値と入力オペランド間の依存関係を示すフォワ
ードマップ情報を結果値が実際に生成される以前に予め
作成して保持しているため、従来技術のように、結果値
が実際に生成された時点で結果値と入力オペランド間の
依存関係を比較器を用いて命令タグを並列照合すること
により検査する必要がない。
／実行管理装置は、フォワードマップバッファを用い
て、結果値と入力オペランド間の依存関係を示すフォワ
ードマップ情報を結果値が実際に生成される以前に予め
作成して保持しているため、従来技術のように、結果値
が実際に生成された時点で結果値と入力オペランド間の
依存関係を比較器を用いて命令タグを並列照合すること
により検査する必要がない。
【０１５５】本実施例におけるレジスタマップバッファ
は、結果値を書き込むレジスタ番号をビットマップの情
報として記憶しているため、入力オペランドが使用する
レジスタ番号からそのレジスタ番号に書き込む結果値を
検索する時に、従来技術のように、入力オペランドのレ
ジスタ番号と結果値のレジスタ番号を比較器を用いて並
列照合する必要がない。
は、結果値を書き込むレジスタ番号をビットマップの情
報として記憶しているため、入力オペランドが使用する
レジスタ番号からそのレジスタ番号に書き込む結果値を
検索する時に、従来技術のように、入力オペランドのレ
ジスタ番号と結果値のレジスタ番号を比較器を用いて並
列照合する必要がない。
【０１５６】また、フォワードマップバッファとレジス
タマップバッファを、規則的構造を有し、単純なメモリ
セルから構成され、ワード線の動作により指定された行
もしくは列の部分しか動作をしない直交型メモリを用い
て構成することにより、メモリセルに多数の比較器を付
加することにより、複雑性、回路規模、消費電力などを
削減することができる。
タマップバッファを、規則的構造を有し、単純なメモリ
セルから構成され、ワード線の動作により指定された行
もしくは列の部分しか動作をしない直交型メモリを用い
て構成することにより、メモリセルに多数の比較器を付
加することにより、複雑性、回路規模、消費電力などを
削減することができる。
【０１５７】従来技術における複数命令並列発行／実行
管理装置は、結果値と入力オペランド間の依存性の検出
及び結果値の入力オペランドへのフォワーディングをリ
アクティブ（ｒｅａｃｔｉｖｅ）に行なっている。ここ
で、リアクティブとは、入力オペランド側が必要な結果
値が生成されるのを待ち構えており、生成された時点で
自分の値として受け入れる方法をとっている点を指す。
このような方法では、上述のように比較器を用いてレジ
スタ番号や命令タグの比較を行なう必要が生じる。
管理装置は、結果値と入力オペランド間の依存性の検出
及び結果値の入力オペランドへのフォワーディングをリ
アクティブ（ｒｅａｃｔｉｖｅ）に行なっている。ここ
で、リアクティブとは、入力オペランド側が必要な結果
値が生成されるのを待ち構えており、生成された時点で
自分の値として受け入れる方法をとっている点を指す。
このような方法では、上述のように比較器を用いてレジ
スタ番号や命令タグの比較を行なう必要が生じる。
【０１５８】これに対して、本実施例による複数命令並
列発行／実行管理装置は、結果値と入力オペランド間の
依存性の検出及び結果値の入力オペランドへのフォワー
ディングをアクティブ（ａｃｔｉｖｅ）に行なってい
る。ここでアクティブとは、結果値側が、自分を必要と
する入力オペランドの存在を知っており、その情報に従
って、結果値が生成された時点で入力オペランド側に結
果値を送りつける方法をとっている点を指す。このよう
な方法では、上述のように、比較器を用いた命令タグの
比較を行なう必要性が生じない。
列発行／実行管理装置は、結果値と入力オペランド間の
依存性の検出及び結果値の入力オペランドへのフォワー
ディングをアクティブ（ａｃｔｉｖｅ）に行なってい
る。ここでアクティブとは、結果値側が、自分を必要と
する入力オペランドの存在を知っており、その情報に従
って、結果値が生成された時点で入力オペランド側に結
果値を送りつける方法をとっている点を指す。このよう
な方法では、上述のように、比較器を用いた命令タグの
比較を行なう必要性が生じない。
【０１５９】以上好ましい実施例をあげて本発明を説明
したが、本発明は必ずしも上記実施例に限定されるもの
ではない。
したが、本発明は必ずしも上記実施例に限定されるもの
ではない。
【０１６０】本実施例による複数命令並列発行／実行管
理装置の構成に以下のような点で変更を加えることで、
別の実施例をとることも可能である。例えば、１つにま
とめられていた命令発行バッファを複数持ち、発行する
命令の種類により、どの命令発行バッファから命令を発
行するかを区別する。
理装置の構成に以下のような点で変更を加えることで、
別の実施例をとることも可能である。例えば、１つにま
とめられていた命令発行バッファを複数持ち、発行する
命令の種類により、どの命令発行バッファから命令を発
行するかを区別する。
【０１６１】また、発行可能と判断された命令だけが命
令登録バッファから命令発行バッファに転送されていた
のを改め、命令発行バッファ上で発行可能性の検査を行
なう。この場合、発行フラグ部は命令登録エントリから
命令発行エントリに移る。
令登録バッファから命令発行バッファに転送されていた
のを改め、命令発行バッファ上で発行可能性の検査を行
なう。この場合、発行フラグ部は命令登録エントリから
命令発行エントリに移る。
【０１６２】なお、これまでの実施例では浮動小数点演
算装置を含む場合については説明していないが、演算装
置が浮動小数点演算装置になるだけであるので、本発明
の実施例をそのまま用いることができる。
算装置を含む場合については説明していないが、演算装
置が浮動小数点演算装置になるだけであるので、本発明
の実施例をそのまま用いることができる。
【０１６３】また、レジスタマップバッファ、フォワー
ドマップバッファの実施例で示した直交型メモリにおい
ては、それぞれのビット線は１本づつしか示されていな
かったが、実際には相補のビット線対を用いることも可
能である。書き込動作時にビット線を値「ｘ」に保つた
めには、相補のビット線対を用いた方が動作マージン上
望ましい。
ドマップバッファの実施例で示した直交型メモリにおい
ては、それぞれのビット線は１本づつしか示されていな
かったが、実際には相補のビット線対を用いることも可
能である。書き込動作時にビット線を値「ｘ」に保つた
めには、相補のビット線対を用いた方が動作マージン上
望ましい。
【０１６４】
【発明の効果】以上説明したように、本発明の複数命令
並列発行／実行管理装置を用いたプロセッサによれば、
フォワードマップバッファとレジスタマップバッファを
備えており、これらの働きにより、比較器を使用せず
に、結果値と入力オペランド間の依存性の検出と、結果
値の入力オペランドへのフォワーディングを実現するこ
とができる。このため、複数命令並列発行／実行管理装
置及びプロセッサの回路構成を簡単にし、回路規模を縮
小できるという効果がある。
並列発行／実行管理装置を用いたプロセッサによれば、
フォワードマップバッファとレジスタマップバッファを
備えており、これらの働きにより、比較器を使用せず
に、結果値と入力オペランド間の依存性の検出と、結果
値の入力オペランドへのフォワーディングを実現するこ
とができる。このため、複数命令並列発行／実行管理装
置及びプロセッサの回路構成を簡単にし、回路規模を縮
小できるという効果がある。
【０１６５】また、本発明によれば、フォワードマップ
バッファ及びレジスタバッファを直交型メモリで構成す
ることにより、規則的な構成を有し、さらに一層の回路
構成の単純化を図ることができるという効果がある。
バッファ及びレジスタバッファを直交型メモリで構成す
ることにより、規則的な構成を有し、さらに一層の回路
構成の単純化を図ることができるという効果がある。
【０１６６】また、本発明によれば、フォワードマップ
バッファ及びレジスタバッファにおいて、指定された行
方向もしくは列方向のワード線に接続されるメモリセル
のみが部分的に活性化されるため、並列照合動作のため
に全ての比較器が同時並列に動作していた従来技術に比
べて消費電力の削減を図ることができる。
バッファ及びレジスタバッファにおいて、指定された行
方向もしくは列方向のワード線に接続されるメモリセル
のみが部分的に活性化されるため、並列照合動作のため
に全ての比較器が同時並列に動作していた従来技術に比
べて消費電力の削減を図ることができる。
【図１】 本発明の１実施例によるプロセッサの構成を
示すブロック図である。
示すブロック図である。
【図２】 本実施例による複数命令並列発行／実行管理
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【図３】 本実施例による複数命令並列発行／実行管理
装置の主要な構成ブロックを抜き出して示すブロック図
である。
装置の主要な構成ブロックを抜き出して示すブロック図
である。
【図４】 本実施例による複数命令並列発行／実行管理
装置の発行フラグ部に格納される値を示す略号の一覧と
それら略号の意味とを示す図である。
装置の発行フラグ部に格納される値を示す略号の一覧と
それら略号の意味とを示す図である。
【図５】 本実施例による複数命令並列発行／実行管理
装置の実行フラグ部に格納される値を示す略号の一覧と
それら略号の意味とを示す図である。
装置の実行フラグ部に格納される値を示す略号の一覧と
それら略号の意味とを示す図である。
【図６】 本実施例によるプロセッサのパイプライン動
作タイミングの例を示す図である。
作タイミングの例を示す図である。
【図７】 本実施例による複数命令並列発行／実行管理
装置の動作におけるパイプライン動作タイミングを示す
図である。
装置の動作におけるパイプライン動作タイミングを示す
図である。
【図８】 本実施例による複数命令並列発行／実行管理
装置の動作を示す図であり、レジスタ上データ依存関係
のある２つの命令に関するパイプライン動作タイミング
の３つの場合を示す図である。
装置の動作を示す図であり、レジスタ上データ依存関係
のある２つの命令に関するパイプライン動作タイミング
の３つの場合を示す図である。
【図９】 本実施例による複数命令並列発行／実行管理
装置で用いる命令コード列の例を示す図である。
装置で用いる命令コード列の例を示す図である。
【図１０】 本実施例による複数命令並列発行／実行管
理装置で用いるレジスタファイル装置内の各レジスタの
値を示す図である。
理装置で用いるレジスタファイル装置内の各レジスタの
値を示す図である。
【図１１】 図９の命令コード列におけるパイプライン
動作タイミングを示す図である。
動作タイミングを示す図である。
【図１２】 本実施例による複数命令並列発行／実行管
理装置の動作を示す図であり、ｔ＝１の場合の動作を示
す図である。
理装置の動作を示す図であり、ｔ＝１の場合の動作を示
す図である。
【図１３】 本実施例による複数命令並列発行／実行管
理装置の動作を示す図であり、ｔ＝２の場合の動作を示
す図である。
理装置の動作を示す図であり、ｔ＝２の場合の動作を示
す図である。
【図１４】 本実施例による複数命令並列発行／実行管
理装置の動作を示す図であり、ｔ＝３の場合の動作を示
す図である。
理装置の動作を示す図であり、ｔ＝３の場合の動作を示
す図である。
【図１５】 本実施例による複数命令並列発行／実行管
理装置の動作を示す図であり、ｔ＝４の場合の動作を示
す図である。
理装置の動作を示す図であり、ｔ＝４の場合の動作を示
す図である。
【図１６】 本実施例による複数命令並列発行／実行管
理装置の動作を示す図であり、ｔ＝５の場合の動作を示
す図である。
理装置の動作を示す図であり、ｔ＝５の場合の動作を示
す図である。
【図１７】 本実施例による複数命令並列発行／実行管
理装置の動作を示す図であり、ｔ＝６の場合の動作を示
す図である。
理装置の動作を示す図であり、ｔ＝６の場合の動作を示
す図である。
【図１８】 本実施例による複数命令並列発行／実行管
理装置の動作を示す図であり、ｔ＝７の場合の動作を示
す図である。
理装置の動作を示す図であり、ｔ＝７の場合の動作を示
す図である。
【図１９】 本実施例による複数命令並列発行／実行管
理装置の動作を示す図であり、ｔ＝８の場合の動作を示
す図である。
理装置の動作を示す図であり、ｔ＝８の場合の動作を示
す図である。
【図２０】 本実施例による複数命令並列発行／実行管
理装置の動作を示す図であり、ｔ＝９の場合の動作を示
す図である。
理装置の動作を示す図であり、ｔ＝９の場合の動作を示
す図である。
【図２１】 本実施例による複数命令並列発行／実行管
理装置の動作を示す図であり、ｔ＝１０の場合の動作を
示す図である。
理装置の動作を示す図であり、ｔ＝１０の場合の動作を
示す図である。
【図２２】 本実施例による複数命令並列発行／実行管
理装置のレジスタマップバッファの構成を示すブロック
図である。
理装置のレジスタマップバッファの構成を示すブロック
図である。
【図２３】 本実施例による複数命令並列発行／実行管
理装置のオペランドフォワーディング制御装置の構成を
示すブロック図である。
理装置のオペランドフォワーディング制御装置の構成を
示すブロック図である。
【図２４】 本実施例による複数命令並列発行／実行管
理装置のフォワードマップバッファの構成を示すブロッ
ク図である。
理装置のフォワードマップバッファの構成を示すブロッ
ク図である。
【図２５】 本実施例による複数命令並列発行／実行管
理装置のフォワードマップバッファのもう１つの構成を
示すブロック図である。
理装置のフォワードマップバッファのもう１つの構成を
示すブロック図である。
【図２６】 本実施例による複数命令並列発行／実行管
理装置の命令登録バッファの動作を示す図である。
理装置の命令登録バッファの動作を示す図である。
【図２７】 本実施例による複数命令並列発行／実行管
理装置の命令発行制御装置の動作を示す図である。
理装置の命令発行制御装置の動作を示す図である。
【図２８】 従来のスーパースカラプロセッサにおける
複数命令並列発行管理装置の構成例を示すブロック図で
ある。
複数命令並列発行管理装置の構成例を示すブロック図で
ある。
【図２９】 従来のスーパースカラプロセッサにおける
複数命令並列実行管理装置の構成例を示すブロック図で
ある。
複数命令並列実行管理装置の構成例を示すブロック図で
ある。
１０ プロセッサ １２ 複数命令並列発行／実行管理装置 １２００ 命令登録バッファ １２１０ フォワードマップバッファ １２２０ レジスタマップバッファ １２３０ 結果値バッファ １２４０ 命令発行バッファ １２５０ 命令発行制御装置 １２６０ 命令実行制御装置 １２７０ オペランドフォワーディング制御装置 １２１ デコード情報入力端子 １２２ レジスタファイル読み取り制御端子 １２３ レジスタファイル書き込み端子 １２４ レジスタファイル読み取りデータ端子 １２５−１、１２５−２、１２５−３ 命令発行端子 １２６ 結果値入力端子 １２１１ フォワードマップ更新／読み出し制御端子 １２１２ フォワードマップ読み出し端子 １２１３ フォワードマップ登録端子 １２１４ フォワードマップ更新制御端子 １２２１ レジスタマップ登録制御端子 １２２２ レジスタ書き込み検出端子 １２２３ 読み取りレジスタ指定端子 １２２４ 書き込みレジスタ指定端子 １２７１ レジスタ書き込み検出端子 １２７２ フォワードマップ更新／読み出し指示端子 １２７３ フォワード元命令指示端子 １２７４ レジスタ読み取り要求端子 １２７５ 未確定結果値読み取り要求端子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−78871（ＪＰ，Ａ) 特開 昭58−195979（ＪＰ，Ａ) 特開 平３−204079（ＪＰ，Ａ) 特開 平２−212987（ＪＰ，Ａ) 特開 平３−273358（ＪＰ，Ａ) 特開 平１−131949（ＪＰ，Ａ) 特開 平７−334362（ＪＰ，Ａ) 特開 平５−204639（ＪＰ，Ａ) 特開 平８−16395（ＪＰ，Ａ) 特開 平１−119829（ＪＰ，Ａ) 特開 昭62−175831（ＪＰ，Ａ) 特開 平３−38727（ＪＰ，Ａ) 特開 平９−265396（ＪＰ，Ａ) 特開 平１−188939（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 9/38
Claims (14)
- 【請求項１】 複数の命令を動的かつ並列に発行し、並
列に実行するスーパースカラ型のプロセッサに搭載さ
れ、 所定の命令の実行終了により生成される結果値を他のい
ずれの命令が入力オペランドとして使用するかを示すフ
ォワードマップ情報を格納するフォワードマップバッフ
ァを備え、 前記フォワードマップバッファが、 所定の結果値が実際に生成される前に、該結果値に対す
る前記フォワードマップ情報を予め格納し、 前記結果値が実際に生成された際に、予め格納された前
記結果値に対する前記フォワードマップ情報を用いて、
前記結果値を使用する前記入力オペランドを特定するこ
とを特徴とする複数命令並列発行／実行管理装置。 - 【請求項２】 所定個数Ｐ個の結果値と所定個数Ｑ個の
入力オペランドとに関する前記フォワードマップ情報
を、１ビットのフォワードビット情報をＰ行Ｑ列の２次
元行列状に並べたＰ×Ｑビットの情報として構成し、 前記Ｐ行Ｑ列のフォワードマップ情報のうちのｐ行ｑ列
目のフォワードビット情報に特定の値を設定することに
より、前記Ｐ個の結果値のうちのｐ番目の結果値を、前
記Ｑ個の入力オペランドのうちのｑ番目の入力オペラン
ドとして使用するかどうかを設定することを特徴とする
請求項１記載の複数命令並列発行／実行管理装置。 - 【請求項３】 任意の命令について、該命令を発行する
前に、該命令が入力オペランドとして使用する結果値を
特定し、 前記特定された結果値がｐ番目、前記入力オペランドが
ｑ番目である場合に、ｐ行ｑ列目の前記フォワードビッ
ト情報の値を、前記結果値を入力オペランドとして使用
することを示す値に設定することにより、前記特定され
た結果値が実際に生成される前に、前記結果値に対する
前記フォワードマップ情報を前記フォワードマップバッ
ファに格納することを特徴とする請求項２に記載の複数
命令並列発行／実行管理装置。 - 【請求項４】 任意の命令について、該命令の結果値が
生成され、該結果値がｐ番目である場合に、前記フォワ
ードマップバッファからｐ行目の前記フォワードマップ
情報を読み出し、Ｑ個の前記フォワードビット情報の各
々の値に基づいて、該結果値を使用する入力オペランド
を特定することを特徴とする請求項２または請求項３に
記載の複数命令並列発行／実行管理装置。 - 【請求項５】 前記フォワードマップバッファが、 Ｐ行Ｑ列の２次元行列状にメモリセルを配し、 前記各メモリセルが、直交する行方向及び列方向の２種
類のワード線と直交する行方向及び列方向の２種類のビ
ット線とに接続された直交型メモリであることを特徴と
する請求項２に記載の複数命令並列発行／実行管理装
置。 - 【請求項６】 入力オペランドに対するフォワードマッ
プ情報を格納する際に、前記列方向ワード線を用いて１
列分の前記メモリセルを書き込み可能状態にして、前記
行方向ビット線からＰビットの前記フォワードマップ情
報を格納すると共に、 結果値に対するフォワードマップ情報を格納する際に、
前記行方向ワード線を用いて１行分の前記メモリセルを
書き込み可能状態にして、前記列方向ビット線からＱビ
ットの前記フォワードマップ情報を格納し、 所定の結果値に対する前記フォワードマップ情報を読み
出す際に、前記行方向ワード線を用いて１行分の前記メ
モリセルを読み出し可能状態にし、前記列方向ビット線
からＱビットの前記フォワードマップ情報を読み出すこ
とを特徴とする請求項５に記載の複数命令並列発行／実
行管理装置。 - 【請求項７】 命令が結果値を書き込むべきレジスタを
示すレジスタマップ情報を格納するレジスタマップバッ
ファをさらに備えることを特徴とする請求項１に記載の
複数命令並列発行／実行管理装置。 - 【請求項８】 所定個数Ｐ個の結果値と所定個数Ｒ個の
レジスタとに関する前記レジスタマップ情報を、１ビッ
トのレジスタビット情報をＰ行Ｒ列の２次元行列状に並
べたＰ×Ｒビットの情報として構成し、 前記Ｐ行Ｒ列のレジスタマップ情報のうちのｐ行ｒ列目
のレジスタビット情報に特定の値を設定することによ
り、前記Ｐ個の結果値のうちのｐ番目の結果値が前記Ｒ
個のレジスタのうちのｒ番目のレジスタに書き込みを行
なうかどうかを設定することを特徴とする請求項７に記
載の複数命令並列発行／実行管理装置。 - 【請求項９】 任意の命令について、該命令を発行する
前に、該命令が結果値を書き込むレジスタを特定し、 前記特定されたレジスタがｒ番目、前記結果値がｐ番目
である場合に、ｐ行ｒ列目の前記レジスタビット情報の
値を、前記レジスタに書き込みを行なうことを示す値に
設定することにより、前記結果値に対する前記レジスタ
マップ情報を前記レジスタマップバッファに格納するこ
とを特徴とする請求項８に記載の複数命令並列発行／実
行管理装置。 - 【請求項１０】 任意の命令について、該命令を発行す
る前に、該命令が入力オペランドとして使用するレジス
タを特定し、 前記特定されたレジスタがｒ番目である場合に、前記レ
ジスタマップバッファからｒ列目のレジスタマップ情報
を読み出し、 前記読み出されたＰビットのレジスタビット情報であっ
て、前記レジスタに書き込みを行なうことを示す値に設
定されているもののうち、最も時間的に後にフェッチ／
デコードされた命令の結果値に対応する前記レジスタビ
ット情報のみを、前記レジスタに書き込みを行なうこと
を示す値とし、かつ他のレジスタビット情報は、前記レ
ジスタに書き込みを行なわないことを示す値とすること
により、前記命令を発行する前に、前記命令が入力オペ
ランドとして使用する結果値を特定することを特徴とす
る請求項８または請求項９に記載の複数命令並列発行／
実行管理装置。 - 【請求項１１】 前記レジスタマップバッファが、 Ｐ行Ｒ列の２次元行列状にメモリセルを配し、 前記各メモリセルが、直交する行方向及び列方向の２種
類のワード線と直交する行方向及び列方向の２種類のビ
ット線とに接続された直交型メモリであることを特徴と
する請求項８に記載の複数命令並列発行／実行管理装
置。 - 【請求項１２】 結果値に対するレジスタマップ情報を
格納する際に、前記行方向ワード線を用いて１行分の前
記メモリセルを書き込み可能状態にし、前記列方向ビッ
ト線から前記レジスタマップ情報を格納し、入力オペランドとして使用するレジスタに対するレジス
タマップ情報 を読み出す際に、前記列方向ワード線を用
いて１列分の前記メモリセルを読み出し可能状態にし、
前記行方向ビット線から前記レジスタマップ情報を読み
出すことを特徴とする請求項１１に記載の複数命令並列
発行／実行管理装置。 - 【請求項１３】 前記レジスタマップバッファのＰ本の
行方向ビット線の出力に接続したＰ本の入力と、前記フ
ォワードマップバッファのＰ本の前記行方向ワード線の
入力に接続したＰ本の出力とを備える最新書き込み検出
手段をさらに備え、 任意の命令について、該命令を発行する前に、該命令が
入力オペランドとして使用するレジスタを特定し、該特
定されたレジスタがｒ番目であって、前記レジスタマッ
プバッファのｒ列目の前記列方向ワード線を駆動して、
ｒ列目の前記レジスタマップ情報を前記行方向ビット線
より読み出した場合に、 前記最新書き込み検出手段は、 入力されたＰビットのレジスタビット情報であって、前
記レジスタに書き込みを行なうことを示す値に設定され
ているもののうち、最も時間的に後にフェッチ／デコー
ドされた命令の結果値に対応する前記レジスタビット情
報のみを、前記レジスタに書き込みを行なうことを示す
値とし、他のレジスタビット情報は、前記レジスタに書
き込みを行なわないことを示す値としたＰビットの情報
を出力し、 前記フォワードマップバッファは、 前記最新書き込み検出手段の前記Ｐビットの出力のう
ち、前記レジスタに書き込みを行なうことを示す値に設
定されているものがｐ行目の出力である場合、ｐ行目の
前記行方向ワード線を駆動して、ｐ行目の前記フォワー
ドマップ情報を書き込み可能状態にすると共に、前記命
令の結果値を使用する入力オペランドがｑ番目である場
合に、ｑ列目の前記列方向ビット線のみ前記結果値を入
力オペランドとして使用することを示す値に設定し、他
の前記列方向ビット線を書き込みを行なわないことを意
味する値に設定することにより、前記入力オペランドが
前記結果値を使用することを示すように前記フォワード
マップ情報を更新することを特徴とする請求項１１に記
載の複数命令並列発行／実行管理装置。 - 【請求項１４】 前記レジスタマップバッファのＰ本の
行方向ビット線の出力に接続したＰ本の入力と、前記フ
ォワードマップバッファのＰ本の前記行方向ビット線の
入力に接続したＰ本の出力とを備える最新書き込み検出
手段をさらに備え、 任意の命令について、該命令を発行する前に、該命令が
入力オペランドとして使用するレジスタを特定し、該特
定されたレジスタがｒ番目であって、前記レジスタマッ
プバッファのｒ列目の前記列方向ワード線を駆動して、
ｒ列目の前記レジスタマップ情報を前記行方向ビット線
より読み出した場合に、 前記最新書き込み検出手段は、 入力されたＰビットのレジスタビット情報であって、前
記レジスタに書き込みを行なうことを示す値に設定され
ているもののうち、最も時間的に後にフェッチ／デコー
ドされた命令の結果値に対応する前記レジスタビット情
報のみを、前記レジスタに書き込みを行なうことを示す
値とし、他のレジスタビット情報は、前記レジスタに書
き込みを行なわないことを示す値としたＰビットの情報
を出力し、 前記フォワードマップバッファは、 前記最新書き込み検出手段の前記Ｐビットの出力のう
ち、前記レジスタに書き込みを行なうことを示す値に設
定されているものがｐ行目の出力である場合、前記行方
向ビット線を駆動して、ｐ行目の前記フォワードマップ
情報のみを書き込み可能状態にすると共に、前記命令の
結果値を使用する入力オペランドがｑ番目である場合
に、ｑ列目の前記列方向ワード線のみを書き込み可能状
態にすることにより、前記入力オペランドが前記結果値
を使用することを示すように前記フォワードマップ情報
を更新することを特徴とする請求項１１に記載の複数命
令並列発行／実行管理装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8249164A JP2933027B2 (ja) | 1996-08-30 | 1996-08-30 | 複数命令並列発行／実行管理装置 |
| US08/921,313 US5944811A (en) | 1996-08-30 | 1997-08-29 | Superscalar processor with parallel issue and execution device having forward map of operand and instruction dependencies |
| GB9718528A GB2316781B (en) | 1996-08-30 | 1997-09-01 | Instuction Parallel Issue and Execution Administrating Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8249164A JP2933027B2 (ja) | 1996-08-30 | 1996-08-30 | 複数命令並列発行／実行管理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1078872A JPH1078872A (ja) | 1998-03-24 |
| JP2933027B2 true JP2933027B2 (ja) | 1999-08-09 |
Family
ID=17188866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8249164A Expired - Fee Related JP2933027B2 (ja) | 1996-08-30 | 1996-08-30 | 複数命令並列発行／実行管理装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5944811A (ja) |
| JP (1) | JP2933027B2 (ja) |
| GB (1) | GB2316781B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6098168A (en) * | 1998-03-24 | 2000-08-01 | International Business Machines Corporation | System for completing instruction out-of-order which performs target address comparisons prior to dispatch |
| US6615340B1 (en) | 2000-03-22 | 2003-09-02 | Wilmot, Ii Richard Byron | Extended operand management indicator structure and method |
| US6944751B2 (en) * | 2002-02-11 | 2005-09-13 | Hewlett-Packard Development Company, L.P. | Register renaming to reduce bypass and increase apparent physical register size |
| US6895497B2 (en) * | 2002-03-06 | 2005-05-17 | Hewlett-Packard Development Company, L.P. | Multidispatch CPU integrated circuit having virtualized and modular resources and adjustable dispatch priority |
| EP1462934A1 (en) * | 2003-03-29 | 2004-09-29 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for forwarding of results |
| US7624256B2 (en) * | 2005-04-14 | 2009-11-24 | Qualcomm Incorporated | System and method wherein conditional instructions unconditionally provide output |
| US7350056B2 (en) * | 2005-09-27 | 2008-03-25 | International Business Machines Corporation | Method and apparatus for issuing instructions from an issue queue in an information handling system |
| US20070198812A1 (en) * | 2005-09-27 | 2007-08-23 | Ibm Corporation | Method and apparatus for issuing instructions from an issue queue including a main issue queue array and an auxiliary issue queue array in an information handling system |
| US9424034B2 (en) * | 2013-06-28 | 2016-08-23 | Intel Corporation | Multiple register memory access instructions, processors, methods, and systems |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4594660A (en) * | 1982-10-13 | 1986-06-10 | Honeywell Information Systems Inc. | Collector |
| US4947316A (en) * | 1983-12-29 | 1990-08-07 | International Business Machines Corporation | Internal bus architecture employing a simplified rapidly executable instruction set |
| US5155817A (en) * | 1988-04-01 | 1992-10-13 | Kabushiki Kaisha Toshiba | Microprocessor |
| US5226126A (en) * | 1989-02-24 | 1993-07-06 | Nexgen Microsystems | Processor having plurality of functional units for orderly retiring outstanding operations based upon its associated tags |
| US5511172A (en) * | 1991-11-15 | 1996-04-23 | Matsushita Electric Co. Ind, Ltd. | Speculative execution processor |
| US5367650A (en) * | 1992-07-31 | 1994-11-22 | Intel Corporation | Method and apparauts for parallel exchange operation in a pipelined processor |
| DE69429612T2 (de) * | 1993-10-18 | 2002-09-12 | Via Cyrix Inc | Schreibpuffer für einen superskalaren Mikroprozessor mit Pipeline |
| DE69429061T2 (de) * | 1993-10-29 | 2002-07-18 | Advanced Micro Devices Inc | Superskalarmikroprozessoren |
| US5696955A (en) * | 1994-06-01 | 1997-12-09 | Advanced Micro Devices, Inc. | Floating point stack and exchange instruction |
| US5555432A (en) * | 1994-08-19 | 1996-09-10 | Intel Corporation | Circuit and method for scheduling instructions by predicting future availability of resources required for execution |
-
1996
- 1996-08-30 JP JP8249164A patent/JP2933027B2/ja not_active Expired - Fee Related
-
1997
- 1997-08-29 US US08/921,313 patent/US5944811A/en not_active Expired - Lifetime
- 1997-09-01 GB GB9718528A patent/GB2316781B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5944811A (en) | 1999-08-31 |
| GB2316781B (en) | 2001-01-31 |
| GB2316781A (en) | 1998-03-04 |
| JPH1078872A (ja) | 1998-03-24 |
| GB9718528D0 (en) | 1997-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6247106B1 (en) | Processor configured to map logical register numbers to physical register numbers using virtual register numbers | |
| US8255665B2 (en) | SIMD processor with register addressing, buffer stall and methods | |
| US6119223A (en) | Map unit having rapid misprediction recovery | |
| WO1996012228A1 (en) | Redundant mapping tables | |
| US6009509A (en) | Method and system for the temporary designation and utilization of a plurality of physical registers as a stack | |
| US11204770B2 (en) | Microprocessor having self-resetting register scoreboard | |
| JPH07160501A (ja) | データ処理システム | |
| JPH10124391A (ja) | マージされたストア・オペレーションによってストア集束を行うためのプロセッサ及び方法 | |
| US10437594B2 (en) | Apparatus and method for transferring a plurality of data structures between memory and one or more vectors of data elements stored in a register bank | |
| US6003126A (en) | Special instruction register including allocation field utilized for temporary designation of physical registers as general registers | |
| US5913054A (en) | Method and system for processing a multiple-register instruction that permit multiple data words to be written in a single processor cycle | |
| US6338134B1 (en) | Method and system in a superscalar data processing system for the efficient processing of an instruction by moving only pointers to data | |
| JP2933026B2 (ja) | 複数命令並列発行／実行管理装置 | |
| US6175910B1 (en) | Speculative instructions exection in VLIW processors | |
| US6393546B1 (en) | Physical rename register for efficiently storing floating point, integer, condition code, and multimedia values | |
| US5053986A (en) | Circuit for preservation of sign information in operations for comparison of the absolute value of operands | |
| EP0933697A2 (en) | A method and system for handling multiple store instruction completions in a processing system | |
| JPH1165844A (ja) | パイプラインバイパス機能を有するデータ処理装置 | |
| JP2933027B2 (ja) | 複数命令並列発行／実行管理装置 | |
| US6405303B1 (en) | Massively parallel decoding and execution of variable-length instructions | |
| US6230262B1 (en) | Processor configured to selectively free physical registers upon retirement of instructions | |
| JP3794918B2 (ja) | 復帰選択ビットを用いて分岐予測のタイプを分類する分岐予測 | |
| JPH0673105B2 (ja) | 命令パイプライン方式のマイクロプロセッサ | |
| US6092184A (en) | Parallel processing of pipelined instructions having register dependencies | |
| EP0496407A2 (en) | Parallel pipelined instruction processing system for very long instruction word |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |