JPS5990959A - アモルフアスシリコン電界効果型トランジスタ - Google Patents
アモルフアスシリコン電界効果型トランジスタInfo
- Publication number
- JPS5990959A JPS5990959A JP57201371A JP20137182A JPS5990959A JP S5990959 A JPS5990959 A JP S5990959A JP 57201371 A JP57201371 A JP 57201371A JP 20137182 A JP20137182 A JP 20137182A JP S5990959 A JPS5990959 A JP S5990959A
- Authority
- JP
- Japan
- Prior art keywords
- light
- amorphous silicon
- effect transistor
- field effect
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、アモルファスシリコン電界効果型トランジス
タ（以Ｆ ａ −Ｓ ｉ Ｆ Ｅ １’と略す）に関
する。近時液晶表示パネルの一方の基板にゲートライン
（走査線）及びトレインライン＜ｔ＝号ａ）を多数片い
に絶縁した状崗で直焚さぜ、これら各ラインの交差点に
薄膜１” Ｅ Ｔ’をスイッチング素子として配列し、
これを開閉駆動させて各交差点ごとに設けられた表示電
極に信号を与え、この部分の液晶を戒示躯動さ亡ること
により、ヲーレピ等の１思表示を行なう液晶マトリタス
バイ（ルの開発が試みられている。本発明ｅま、ナｊｖ
にのよう１．し侠晶表示パネルにスイッチング調子とし
て使用されｂ（ｊ）ＶＣ適シｆｉｃＦ Ｅ ’ｒＶＣＰ
Ａ１”ｆ’ｂ。
タ（以Ｆ ａ −Ｓ ｉ Ｆ Ｅ １’と略す）に関
する。近時液晶表示パネルの一方の基板にゲートライン
（走査線）及びトレインライン＜ｔ＝号ａ）を多数片い
に絶縁した状崗で直焚さぜ、これら各ラインの交差点に
薄膜１” Ｅ Ｔ’をスイッチング素子として配列し、
これを開閉駆動させて各交差点ごとに設けられた表示電
極に信号を与え、この部分の液晶を戒示躯動さ亡ること
により、ヲーレピ等の１思表示を行なう液晶マトリタス
バイ（ルの開発が試みられている。本発明ｅま、ナｊｖ
にのよう１．し侠晶表示パネルにスイッチング調子とし
て使用されｂ（ｊ）ＶＣ適シｆｉｃＦ Ｅ ’ｒＶＣＰ
Ａ１”ｆ’ｂ。
従来技術
第１図ｔｉａ−Ｓｉ ＦＥＴｆスイッチング素子とし
て使用した液晶マトリクスパネルの全体構造を示し、（
１）は前面ガラス選明基叡、（２）けこの透明基板ｆｉ
ｌｌ／ｉ面全面に被［ｉ’ ；！ Ｉｔ ；ｔ ’１
”ｒ ０１１４透１」１傅′４膜よりなる共通電極、（
３）は液晶層、（４）はガラスフリット、樹脂等よりな
るスベーダーでソール剤としてもはたＣっく。（５）は
背面カフスａ明シ〜、仮でその内面１ｃ複数体のゲート
ライン（Ｘ）及びドレインラインウ）（ソースラインと
してもよい。以１ζ同じ）が互いに絶縁してｕｎ交配列
されている。＋６１＋６１・・・ｅまゲートライン（Ｘ
）、ドレインライン（Ｙ）の各交差点にａ−９ｉ Ｆ
Ｅ１’を弁して接角先され７し表示電極である。かかる
Ｆ Ｅ Ｔアレイｔ、ＦＵｊＮＩ、たマトリクスパネル
の１液晶セルの回路新説番τｔ、第２図知示される。
（Ｃ）は、液晶パネル（Ｌ ＣＤ ） Ｋ並列に付加容
ｔ、として升押されたコンデンサである。
て使用した液晶マトリクスパネルの全体構造を示し、（
１）は前面ガラス選明基叡、（２）けこの透明基板ｆｉ
ｌｌ／ｉ面全面に被［ｉ’ ；！ Ｉｔ ；ｔ ’１
”ｒ ０１１４透１」１傅′４膜よりなる共通電極、（
３）は液晶層、（４）はガラスフリット、樹脂等よりな
るスベーダーでソール剤としてもはたＣっく。（５）は
背面カフスａ明シ〜、仮でその内面１ｃ複数体のゲート
ライン（Ｘ）及びドレインラインウ）（ソースラインと
してもよい。以１ζ同じ）が互いに絶縁してｕｎ交配列
されている。＋６１＋６１・・・ｅまゲートライン（Ｘ
）、ドレインライン（Ｙ）の各交差点にａ−９ｉ Ｆ
Ｅ１’を弁して接角先され７し表示電極である。かかる
Ｆ Ｅ Ｔアレイｔ、ＦＵｊＮＩ、たマトリクスパネル
の１液晶セルの回路新説番τｔ、第２図知示される。
（Ｃ）は、液晶パネル（Ｌ ＣＤ ） Ｋ並列に付加容
ｔ、として升押されたコンデンサである。
第６図及び％３Ａ図は、１個のａ−８ｉ Ｆ’Ｅ′１
′の具体Ｆ＋Ｊ慎造を示（２，（ト）（Ｙ）は、前述し
たゲートライン及びドレインラインで、絶縁Ｍ （７）
を介して隔てられている。ゲートライン（Ｘ）及びドレ
インライン（Ｙ）はガラス基板ｔｂｌの表面ＶＣ形成さ
れる。ゲート０）の上方には絶＃ｍｔｙ＋ｖ介し°Ｃア
モルファスシリコン層（ＡＳ）がＪ杉１戊され、その両
端部分にゲート０）を伏む如くソース（Ｓ）及びドレイ
ン（財）が形成される。ド１ツインＱＪ） ｔ；１：、
ドレインライン（Ｙ） （１） −ｍｓにて兼用される
。（＋（）汀、前述した表示Ｉ！核であり、ソース（Ｓ
）に接続される。通’）ｉｔゲートラインへ）はクロム
ＣｒとＱＡｕの二車ＭＫで、表示’ｔｉｔ ｔｉ！ｉ
ｉ６１はＩ′ｒＯ膜にて、１だソース（ＳＪ及びドレイ
ンライン■）＋ｊ、アルミＡｔにてｊ１３吠される。ま
ｌｔ絶縁膜（７）にｐ」、プラズマｃ ｖ ＪＪ法によ
って杉を戊されたシリコンナ、１ドライドＳ ｉｌＮ
４映が使用さｎる。
′の具体Ｆ＋Ｊ慎造を示（２，（ト）（Ｙ）は、前述し
たゲートライン及びドレインラインで、絶縁Ｍ （７）
を介して隔てられている。ゲートライン（Ｘ）及びドレ
インライン（Ｙ）はガラス基板ｔｂｌの表面ＶＣ形成さ
れる。ゲート０）の上方には絶＃ｍｔｙ＋ｖ介し°Ｃア
モルファスシリコン層（ＡＳ）がＪ杉１戊され、その両
端部分にゲート０）を伏む如くソース（Ｓ）及びドレイ
ン（財）が形成される。ド１ツインＱＪ） ｔ；１：、
ドレインライン（Ｙ） （１） −ｍｓにて兼用される
。（＋（）汀、前述した表示Ｉ！核であり、ソース（Ｓ
）に接続される。通’）ｉｔゲートラインへ）はクロム
ＣｒとＱＡｕの二車ＭＫで、表示’ｔｉｔ ｔｉ！ｉ
ｉ６１はＩ′ｒＯ膜にて、１だソース（ＳＪ及びドレイ
ンライン■）＋ｊ、アルミＡｔにてｊ１３吠される。ま
ｌｔ絶縁膜（７）にｐ」、プラズマｃ ｖ ＪＪ法によ
って杉を戊されたシリコンナ、１ドライドＳ ｉｌＮ
４映が使用さｎる。
然しなから、アモルファスシリコンは、良好な光導電体
であるため、この種表示パネルの如く、自然光域は蛍光
灯からの光を多重に入射σせる装幀に使用した場合ａ−
８ｉ ＦＥＴオソ時に光・電流が発生するという問題
がある。第４図は、従来より太ＩＩＭ電ａ等にイ史用さ
れている標準的なアモルファスシリコンを使用し７てＮ
ＥＴを構成した場合における電流特性を示し、光遮断時
におけるオフ電流（ＶＧ＝ＯＶ）は、曲線（ａ）に示す
ように約５Ｘ１０ ”Ａ、これに対しゲートに約５０
００ルクスの白色光（白熱ランプの光）を照射したとき
のオフ′Ｉρ流は、曲線（ｂ）に示すように約１×１０
”ＡＫ増大する。この電流の増大はいうまでもなく光軍
流によるものである。光照射におけるかかるオフ電流と
オン電流（Ｖｃ＝１５ｖ）の化け、約１０２にも達せず
テレビ等の画９ｉＡ表示に利用したとき、オフ時にあっ
てもこのオフ電流により表示状態になるという欠点を生
じる。これを防止するため従来ゲート頭域全慎って遮光
１戻を形成し。
であるため、この種表示パネルの如く、自然光域は蛍光
灯からの光を多重に入射σせる装幀に使用した場合ａ−
８ｉ ＦＥＴオソ時に光・電流が発生するという問題
がある。第４図は、従来より太ＩＩＭ電ａ等にイ史用さ
れている標準的なアモルファスシリコンを使用し７てＮ
ＥＴを構成した場合における電流特性を示し、光遮断時
におけるオフ電流（ＶＧ＝ＯＶ）は、曲線（ａ）に示す
ように約５Ｘ１０ ”Ａ、これに対しゲートに約５０
００ルクスの白色光（白熱ランプの光）を照射したとき
のオフ′Ｉρ流は、曲線（ｂ）に示すように約１×１０
”ＡＫ増大する。この電流の増大はいうまでもなく光軍
流によるものである。光照射におけるかかるオフ電流と
オン電流（Ｖｃ＝１５ｖ）の化け、約１０２にも達せず
テレビ等の画９ｉＡ表示に利用したとき、オフ時にあっ
てもこのオフ電流により表示状態になるという欠点を生
じる。これを防止するため従来ゲート頭域全慎って遮光
１戻を形成し。
外光の入射を阻止する方法が提案されているが、かかる
方法では遮光膜の形成、さらにこの遮光膜として金属膜
が適していることから、ゲートとの絶縁を図る絶縁膜の
形成等工程か増加しかつ構造も鎮雑となり、コスト上昇
歩留り低ド等の問題を生じる。
方法では遮光膜の形成、さらにこの遮光膜として金属膜
が適していることから、ゲートとの絶縁を図る絶縁膜の
形成等工程か増加しかつ構造も鎮雑となり、コスト上昇
歩留り低ド等の問題を生じる。
始り１のＬＪ的
本発明は４ ａ−８ｉ ＦＥＴにおいて、自然光或は
蛍光幻しζよる光が入射したとき、ソース・ドレイン１
１１にσしれるオフ電流の発生を抑ＨｔＩＪ Ｌ、遮光
膜を使用することなく、オフ状愚にあるＦＥＴの不所望
なオン動作を阻止することを目的とする。
蛍光幻しζよる光が入射したとき、ソース・ドレイン１
１１にσしれるオフ電流の発生を抑ＨｔＩＪ Ｌ、遮光
膜を使用することなく、オフ状愚にあるＦＥＴの不所望
なオン動作を阻止することを目的とする。
発明の溝収
本発明は、吸収波長光のピーク値が約０．４５μｍ以下
のＩＦｉ曲に属するか若しくけ約Ｑ、６０１ｔｍ以上の
範囲に鵬するアモルファスシリコン全４ＪＰ体層として
使用したアモルファスシリコン１１効果型トランジスタ
に関する。
のＩＦｉ曲に属するか若しくけ約Ｑ、６０１ｔｍ以上の
範囲に鵬するアモルファスシリコン全４ＪＰ体層として
使用したアモルファスシリコン１１効果型トランジスタ
に関する。
実施例
木兄すＪ−実施例に係るａ−８ｉ ＦＥＴけ、プラズ
マＣＶＤ法により次の条件で形成される。
マＣＶＤ法により次の条件で形成される。
ンランガス５ｉｎ４３Ｘを含むアルゴンガスＡｒの流量
３Ｑｃｃ／ｍｉｎ、温度２５０℃、真空度０．５５ｔｏ
ｒｒ％発振出力６５Ｗ１時間４５分である。かかる条件
では、アモルファスシリコンの成長速度が、約（Ｊ、０
０３μｍ／ｍｉｎと従来（約０．０１μｍ／ｍｉｎ、）
より格扱に低トされている。
３Ｑｃｃ／ｍｉｎ、温度２５０℃、真空度０．５５ｔｏ
ｒｒ％発振出力６５Ｗ１時間４５分である。かかる条件
では、アモルファスシリコンの成長速度が、約（Ｊ、０
０３μｍ／ｍｉｎと従来（約０．０１μｍ／ｍｉｎ、）
より格扱に低トされている。
このようＫして生改されたアモルファスシリコンは、バ
ンドギャップが約２．ＯｅＶ、吸収光波長のピーク値は
、約０．４５μｍでめった。因みに１口１１述１−た従
来例では、バンドギャップは、約１，７ｅＶ、吸収光波
長のピークｇｉは、約０．５３μｍであり、これは自然
光及び蛍光灯の光に多量に含まれる光である。
ンドギャップが約２．ＯｅＶ、吸収光波長のピーク値は
、約０．４５μｍでめった。因みに１口１１述１−た従
来例では、バンドギャップは、約１，７ｅＶ、吸収光波
長のピークｇｉは、約０．５３μｍであり、これは自然
光及び蛍光灯の光に多量に含まれる光である。
前述の実施例における最大吸収光波長約０．４５μｍを
有するアモルファスシリコンハ、ソの５Ｑ％速度の低ト
によって得られるほか、シリコンに不純物として窒ＸＮ
を添加することによっても得られる。 − このような光吸収特性を有するアモルファスシリコンを
半導体屑と１−７で使用したａ−８ｉＦＥ１°の特性を
＠５図に示す。図中曲線（ａ）は光速１１ｒ状態（（寂
ける特性、曲線（ｂ）はＦＥＴのゲートに約５０００ル
クスの白色光をあてた場合の特性である。
有するアモルファスシリコンハ、ソの５Ｑ％速度の低ト
によって得られるほか、シリコンに不純物として窒ＸＮ
を添加することによっても得られる。 − このような光吸収特性を有するアモルファスシリコンを
半導体屑と１−７で使用したａ−８ｉＦＥ１°の特性を
＠５図に示す。図中曲線（ａ）は光速１１ｒ状態（（寂
ける特性、曲線（ｂ）はＦＥＴのゲートに約５０００ル
クスの白色光をあてた場合の特性である。
面、ソース・ドレ・「ン同電圧は約６．υＶである。
図示の如く、光照射時におけるオン電流（Ｖｃ＝１５ｖ
）どオフ ’ｋ＜流（Ｖｃ＝ＯＶ）の比は、１０３以上
である。このオン０オフ比ハ、テレビ画像表示に充分利
用でさ、副フ′ＲＬ流によって小所望な表示が現われる
ことはない。
）どオフ ’ｋ＜流（Ｖｃ＝ＯＶ）の比は、１０３以上
である。このオン０オフ比ハ、テレビ画像表示に充分利
用でさ、副フ′ＲＬ流によって小所望な表示が現われる
ことはない。
自然光及び蛍光灯による光は、第６図にそれそる。した
かって約０．４５μｍないし約０．６０μｍの範囲に、
吸収光波長のピーク（ｆｆｌｉか位置するアモルファス
シリコンは、この＠ｉＦ Ｅ Ｔの十萼体材料としてり
：不適当である。
かって約０．４５μｍないし約０．６０μｍの範囲に、
吸収光波長のピーク（ｆｆｌｉか位置するアモルファス
シリコンは、この＠ｉＦ Ｅ Ｔの十萼体材料としてり
：不適当である。
吸収光波長のピーク値が約０．６０μｍＶＣ位隨するア
モルファスシリコン材料は、シリコンにゲルマニクムＧ
ｅ或１まスズＳｎを添加することＶＣより得られ、この
ときバンドギャップは約１．４ｅＶであった。かかるア
モルファスシリコンを使用したＦ Ｅ Ｔにおいても第
５図に示す実施例と略同様の′ｒ４ｉ流特性全特性るこ
とかできた。尚実施例におけるａ−８ｉ ＦＥ′ｒのト
ランジスタとしての特性は従来例と変らず、それ酸オフ
電流のみの低［′：が実現されていることは、′第４図
及び第５図に示す峙・性より男らかである、 発明の効果 本発明によれば、ａ−８ｉ ＦＥＴに光をあてた伏急
であっても、オフ電流１直は小さく、オン・オフ比を１
０３以上に１！２定することができるから、オフ状態に
あるＦＥＴがそのオフ電流の増大によりオン動作し不所
望な表示を行なうという問題は解消される。ａ−８ｉ
ＦＥＴが、自然光。
モルファスシリコン材料は、シリコンにゲルマニクムＧ
ｅ或１まスズＳｎを添加することＶＣより得られ、この
ときバンドギャップは約１．４ｅＶであった。かかるア
モルファスシリコンを使用したＦ Ｅ Ｔにおいても第
５図に示す実施例と略同様の′ｒ４ｉ流特性全特性るこ
とかできた。尚実施例におけるａ−８ｉ ＦＥ′ｒのト
ランジスタとしての特性は従来例と変らず、それ酸オフ
電流のみの低［′：が実現されていることは、′第４図
及び第５図に示す峙・性より男らかである、 発明の効果 本発明によれば、ａ−８ｉ ＦＥＴに光をあてた伏急
であっても、オフ電流１直は小さく、オン・オフ比を１
０３以上に１！２定することができるから、オフ状態に
あるＦＥＴがそのオフ電流の増大によりオン動作し不所
望な表示を行なうという問題は解消される。ａ−８ｉ
ＦＥＴが、自然光。
白色光或は蛍光灯の光を党けて画像表示を行なう液晶表
示パネルの／６画素に接続されるスイッチング素子とし
て期待さｔ″Ｌでいるものである以上光の入射は不ｉｒ
避ｌよ問題であることを考えれば、トランジスタとして
の特性を維持し、光市流のみ抑制された本発明ａ・−５
ｉ ＦＥＴは、この、種表示パ要であった遮光膜が不
要となり、その生成工程、絶縁、換生成玉程等の上程故
増加に伴う不民托生亭の増大、コスト上昇等の入点を解
消することができる。
示パネルの／６画素に接続されるスイッチング素子とし
て期待さｔ″Ｌでいるものである以上光の入射は不ｉｒ
避ｌよ問題であることを考えれば、トランジスタとして
の特性を維持し、光市流のみ抑制された本発明ａ・−５
ｉ ＦＥＴは、この、種表示パ要であった遮光膜が不
要となり、その生成工程、絶縁、換生成玉程等の上程故
増加に伴う不民托生亭の増大、コスト上昇等の入点を解
消することができる。
小０図曲の績１１ト、な説明
第１図μ、成品マトリクスパネルの一般的構成ｔボす分
解帖視図、第２図−ま、その一部１ｕ１路図、弔３図ｅ
よ、具体的構造を小す半面図、第３Ａ図は、第６図Ａ−
Ａ′断曲図、第４図ｔま従来例に係るドレインｉｉｉ／
ＩＩＬ （Ｉ ｄ ）−ゲート電圧（ＶＧ）特性図、第
５図は、４発明実施例に係る同特性図、１８６図は、自
然光及び蛍光灯による光の放１／ｐｆ 、Ｚ才、ルギー
ー辰長特性凶で必る。
解帖視図、第２図−ま、その一部１ｕ１路図、弔３図ｅ
よ、具体的構造を小す半面図、第３Ａ図は、第６図Ａ−
Ａ′断曲図、第４図ｔま従来例に係るドレインｉｉｉ／
ＩＩＬ （Ｉ ｄ ）−ゲート電圧（ＶＧ）特性図、第
５図は、４発明実施例に係る同特性図、１８６図は、自
然光及び蛍光灯による光の放１／ｐｆ 、Ｚ才、ルギー
ー辰長特性凶で必る。
ｆＩＨｆｌｌ・・・透明基板、 （２）・・・賎通箪極
、 （３）・・・液晶層、 （６）・・・表示電極、
（７）・・・＃ａ縁層、 へ月・・ゲートライン、（Ｙ
）・・・ドレインライン。
、 （３）・・・液晶層、 （６）・・・表示電極、
（７）・・・＃ａ縁層、 へ月・・ゲートライン、（Ｙ
）・・・ドレインライン。
第１図
Ｖｃ、（Ｖ）
Claims (1)
- １、吸収光波長のピーク瞼が約０．４５μｍ以上の範囲
Ｋ１４するか若しくは約０．６０μｍ以上の範囲ｉＣ）
Ａ するアモルファスシリコン葡半導体層として使用し
たアモルファスシリコン電界効果型トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57201371A JPS5990959A (ja) | 1982-11-16 | 1982-11-16 | アモルフアスシリコン電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57201371A JPS5990959A (ja) | 1982-11-16 | 1982-11-16 | アモルフアスシリコン電界効果型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5990959A true JPS5990959A (ja) | 1984-05-25 |
Family
ID=16439952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57201371A Pending JPS5990959A (ja) | 1982-11-16 | 1982-11-16 | アモルフアスシリコン電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5990959A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02275672A (ja) * | 1989-03-30 | 1990-11-09 | Nippon Steel Corp | 薄膜トランジスター |
| US5137841A (en) * | 1985-03-29 | 1992-08-11 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing a thin film transistor using positive and negative photoresists |
| US5166086A (en) * | 1985-03-29 | 1992-11-24 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor array and method of manufacturing same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5694674A (en) * | 1979-12-27 | 1981-07-31 | Nec Corp | Thin-film solar cell |
| JPS5760875A (en) * | 1980-09-25 | 1982-04-13 | Sharp Corp | Photoelectric conversion element |
| JPS5779672A (en) * | 1980-09-09 | 1982-05-18 | Energy Conversion Devices Inc | Photoresponsive amorphous alloy and method of producing same |
| JPS57147279A (en) * | 1981-03-09 | 1982-09-11 | Stanley Electric Co Ltd | Field effect transistor using amorphous silicon and manufacture of insulating film for the same transistor |
-
1982
- 1982-11-16 JP JP57201371A patent/JPS5990959A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5694674A (en) * | 1979-12-27 | 1981-07-31 | Nec Corp | Thin-film solar cell |
| JPS5779672A (en) * | 1980-09-09 | 1982-05-18 | Energy Conversion Devices Inc | Photoresponsive amorphous alloy and method of producing same |
| JPS5760875A (en) * | 1980-09-25 | 1982-04-13 | Sharp Corp | Photoelectric conversion element |
| JPS57147279A (en) * | 1981-03-09 | 1982-09-11 | Stanley Electric Co Ltd | Field effect transistor using amorphous silicon and manufacture of insulating film for the same transistor |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5137841A (en) * | 1985-03-29 | 1992-08-11 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing a thin film transistor using positive and negative photoresists |
| US5166086A (en) * | 1985-03-29 | 1992-11-24 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor array and method of manufacturing same |
| JPH02275672A (ja) * | 1989-03-30 | 1990-11-09 | Nippon Steel Corp | 薄膜トランジスター |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6426787B1 (en) | Electronic device and method of manufacturing the same having dielectric multi-layers on the pixel electrode | |
| US5056895A (en) | Active matrix liquid crystal liquid crystal light valve including a dielectric mirror upon a leveling layer and having fringing fields | |
| US6492190B2 (en) | Method of producing electrooptical device and method of producing driving substrate for driving electrooptical device | |
| US6351010B1 (en) | Electrooptical device, substrate for driving electrooptical device and methods for making the same | |
| US5073772A (en) | Liquid crystal display device | |
| JPH03121423A (ja) | 液晶表示装置 | |
| JPH0777264B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0132672B2 (ja) | ||
| CN100592534C (zh) | 显示装置及其制造方法、以及投影型显示装置 | |
| JPS5990959A (ja) | アモルフアスシリコン電界効果型トランジスタ | |
| JP3121005B2 (ja) | 薄膜半導体装置とその製造方法及び製造装置並びに画像処理装置 | |
| JPS6030956B2 (ja) | カラ−画像表示装置の製造方法 | |
| US5760853A (en) | Liquid crystal light valve with dielectric mirror containing semiconductor oxide, ferroelectric material or conductive material | |
| JPS58134476A (ja) | 薄膜トランジスタ | |
| JP2000275622A (ja) | 液晶パネルおよび液晶表示装置 | |
| JPS567480A (en) | Film transistor | |
| JPS58159517A (ja) | 液晶表示パネル | |
| US4844587A (en) | Active matrix display screen using hydrogenated amorphous silicon carbide and process for producing this screen | |
| JP2523697B2 (ja) | 投射式液晶表示装置 | |
| JPS62172758A (ja) | 薄膜トランジスタの構造 | |
| JPH0612824B2 (ja) | アモルファスシリコン電界効果型トランジスタの製造方法 | |
| JPH0277159A (ja) | 薄膜半導体素子 | |
| JPH0385768A (ja) | 薄膜半導体素子 | |
| JPS60130718A (ja) | 液晶表示装置 | |
| JPS60134486A (ja) | 光電変換装置 |