JPS598967B2 - 選局デ−タ記憶装置 - Google Patents

Description

【発明の詳細な説明】 この発明はカラーテレビジョン受像機などの電子選局装
置の改良に係る選局データ記憶装置に関するものである
。

テレビジョン受像機の電子選局装置において、チューナ
回路の局部発振器の発振周波数を可変する手段として、
サイクルパルスのデューテイを可変してこれをアナログ
電圧に変換し、電圧による可変容量ダイオードの端子に
加えるようになされたものがある。

このような装置においては、サイ？ルパルスのデューテ
イを各チャンネルに対応する如く各種設定できれば、選
局毎に同じようなデューテイ掃引を行なわなくて良いこ
とから、デューテイ設定用のデータをあらかじめメモリ
回路の各ポジションに記憶させておくことが行なわれる
。

そして、所望のポジションを指定してそのデータを読み
出し、これを同調パルス発生回路に加えれば、そのポジ
ションに記憶されたデータに対応するチャンネルが受信
できる構成とされる。

上記のような装置として従来第１図に示すような装置が
ある。

第１図において１１はポジション指定装置であり、これ
に設けられている所望のポジションスイッチを操作する
と、このスイッチに対応するメモリ回路１２内のデータ
が読み出され、そのデータは同調パルス発生回路１３に
加えられる。

この同調パルス発生回路１３はメモリ回路１２からの読
み出しデータに基づいてそのデューテイのパルスを発生
する。

この同調パルスはデジタルアナログ変換回路１４に加え
られ直流電圧に変換される。

そして、この変換された電圧が同調電圧としてチューナ
回路に加えられる。

上記の場合、装置はモードスイッチ１５が接点１５１側
（読み出しモード）に切換えられており、上述のポジシ
ョン指定装置１１、メモリ回路１２、同調パルス発生回
路１３、デジタルアナログ変換回路１４の経路が動作す
る。

次にモードスイッチ１５が書き込みモードに切換えられ
、接点１５側に接続されると、装置はメモリ回路１２の
各ポジションのデータ内容の書きかえが町能となる。

この書きかえ操作の手順を説明するに、■まずモードス
イッチ１５を書き込みモードに切換える。

＠メモリ回路に対する記憶させたいポジションを選定し
ポジション指定装置を操作する。

θ次に同調電圧が零からスタートするように、掃引スイ
ッチ１６を操作する。

＠この掃引動作の途中でチューナ回路から所定の中間周
波が得られると、掃引停止信号入力端１７から掃引停止
信号が加わり、掃引動作が停止される。

■ここで受像されている画面が所望のチャンネルのもの
であれば、メモリスイッチ１８をオン操作して、このと
きのパルスデューテイを設定しているデータをメモリ回
路１２に書きこませる。

他のポジションに他チャンネルのデータを書きこむとき
は、前述の＠〜のの操作をくりかえす。

そして最後にモードスイッチ１５を読みだしモードに戻
す。

上述の装置によると操作手順が煩雑であり、データの記
憶わすれなどの誤動作をまねく欠点がある。

この発明は上記の事情に対処すべくなされたもので、選
局データをメモリ回路に記憶させることを忘れることに
よる誤動作を防止し得かつ、記憶操作手順を簡素化し得
る選局データ記憶装置を提供することを目的とする。

以下この発明の一実施例を第２図に示して説明する。

図においてＡはメモリ回路であり、この回路内のデータ
読みだし及びデータ書きこみラインＡ１は同調パルス発
生回路Ｂの選局データ入出力端Ｂ１に接続されている。

前記同調パルス発生回路Ｂの同調パルス出力端はデジタ
ルアナログ変換回路Ｃに接続されている。

そして、このデジタルアナログ変換回路Ｃの出力端はチ
ューナ装置の同調電圧入力端に接続される。

前記同調パルス発生回路Ｂには、ここから発生するパル
スのデューテイの変化を停止させるための掃引停止信号
入力端Ｂ２が設けられている。

更にこの同調パルス発生回路Ｂには、前記選局データ入
出力端Ｂ１のデータを入出力モードに切換えるため、デ
ータ入出力モード切換制御端Ｂ３が設けられている。

更にまた前記同調パルス発生回路Ｂには、これから発生
する同調パルスのデューテイを可変するための掃引信号
入力端Ｂ４が設けられている。

前記掃引信号入力端Ｂ４は、ゲート回路Ｄを介して掃引
スイッチ回路Ｅに接続されている。

この掃引スイッチ回路Ｅは、オンされたときに、前記ゲ
ート回路Ｄが開かれていれば、このゲート回路Ｄの一方
の入力端を介して前記掃引信号入力端Ｂ４に掃引開始パ
ルスを加えることができる。

前記ゲート回路Ｄは、前記メモリ回路Ａを書きこみモー
ド、読みだしモードに切換えるためのモードスイッチ回
路Ｆによって匍脚される。

このモードスイッチ回路Ｆの一方の入力端は電源へ他方
の入力端は基準電位端に接続され、どちらか一方を選択
する出力端は、前記ゲート回路Ｄの他方の入力端へイン
バータＤ１を介して接続されている。

更にまた、前記モードスイッチ回路Ｆの出力端は、前記
同調パルス発生回路Ｂのデータ入出力切換制御端Ｂ３に
も接続されるとともに、前肥メモリ回路Ａの書きこみ、
読みだしモード制御端Ａ２にも接続されている。

さらに、このモードスイッチ回路Ｆの出力端は、書きこ
み信号発生回路Ｇにも接続されている。

前記メモリ回路Ａには、データ読みだし及びデータ書き
こみラインＡ１の他に、メモリ回路内のアドレスを指定
するアドレス指定制御端Ａ３、さらに書きこみ指令信号
入力端Ａ４が設けられている。

前記アドレス指定制御端Ａ３は、ポジション指定装置Ｈ
の指定信号出力端Ｈ１に接続されている。

上記メモリ回路Ａは、これが読みだしモード、つまりモ
ード制御端Ａ２がハイレベルのときは、ポジション指定
装置Ｈからのアドレス指定信号にもとづいて、そのアド
レスに記憶されているデータをデータ読みだし及びデー
タ書きこみラインＡ１へ導出することができる。

また、メモリ回路Ａぱ、これが書きこみモード、つまり
、モード制御端Ａ２がロウレベルのときは、ポジション
指定装置Ｈからのアドレス指定信号にもとづくアドレス
に、書きこみ指令信号があった場合に、データ読みだし
及びデータ書きこみラインＡ１のデータを書きこむ。

次に、前記書きこみ指令信号の発生は、２つの経路から
得られるもので、オア回路■を介して導出される。

この書きこみ指令信号は、第１には前記ポジション指定
装置Ｈにおいて指定キー（図示せず。

）の指定によるアドレス指定状態が切換わったときに発
生する。

この書きこみ指令信号出力端Ｈ２ぱ、ゲート回路Ｊの一
方の入力端に接続され、このゲート回路Ｊの出力端が前
記オア回路■の一方の入力端に接続されている。

書きこみ指令信号の第２の経路は、前記書きこみ信号発
生回路Ｇからの経路である。

すなわち書きこみ信号発生回路Ｇの出力端は、ゲート回
路Ｋの一方の入力端に接続されており、このゲート回路
Ｋの出力端は前記オア回路■の他方の入力端に接続され
ているしたがって、前記メモリ回路Ａに対する書きこみ
指令信号は、前記ゲート回路Ｊ，Ｋが開いておれば、書
きこみ信号発生回路Ｇあるいはポジション指定装置Ｈの
何れからでも加えることができる。

次に前記ゲート回路Ｊ，Ｋは、メモリ回路Ａが読みだし
モードの場合に、書きこみ信号が加わらないようにその
ゲートを閉じられる。

すなわち、ゲート回路Ｊ，Ｋの他力の入力端には、ラッ
チ回路Ｌの出力端が接続されている。

このラッチ回路Ｌのセット入力端には、アンド回路Ｍの
出力端が接続されている。

このアンド回路Ｍの一方の入力端には、前記掃引停止信
号入力端Ｂ２が接続され、他方の人力端にはラッチ回路
Ｎの出力端が接続されている。

そして、前記ラッチ回路Ｎのセット入力端には前記ゲー
ト回路Ｄの出力端が接続されている。

したがって、前記ラッチ回路Ｎは、前記ゲート回路Ｄの
出力によってセットされ、前記ラッチ回路Ｌは、ラッチ
回路Ｎの出力と掃引停止信号入力端Ｂ２の信号レベルと
の論理積によってセットされる。

また、前記ラッチ回路Ｎ，Ｌのリセット入力端に対して
は、オア回路Ｏの出力端が接続されている。

そして、前記オア回路０の一方の入力端には書きこみ指
令信号出力端が遅延回路Ｐを介して接続され、他方の入
力端には前記書きこみ信号発生回路Ｇの出力端が接続さ
れている。

したがって前記ラッチ回路Ｎ，Ｌをリセットできる経路
は書きこみ信号発生回路Ｇからの経路と、ポジション指
定装置Ｈ、遅延回路Ｐからの経路がある。

この発明の選局データ記憶装置は，上述の如く構成され
るもので、同調パルス発生回路Ｂは、その選局データ入
出力端Ｂ１に与えられる選局データ（パイナリーコード
）にもとづいたデューテイを有したパルスを発生するこ
とができる。

この同調パルス発生回路Ｂの出力パルスは、Ｄ−Ａ変換
回路Ｃに加えられ直流電圧に変換される。

そしてこのＤ−Ａ変換回路Ｃの出力がチューナ装置の可
変容量ダイオードの端子電圧として加えられ、容量変化
による局部発振周波数の可変が得られ選局周波数の設定
がされる。

したがって、選局周波数と前記メモリ回路Ａの各選局デ
ータとをそれぞれ対応させておけば、所望の選局データ
をポジション指定装置のキーにより読みだすことでそれ
に対応する局を受信できる。

上述の受信モードの場合は、モードスイッチ回路Ｆはハ
イレベル側に切換えられる。

また、ラッチ回路Ｎ，Ｌはリセット状態、ゲート回路Ｄ
，Ｊ，Ｋは閉じた状態である。

さらに、メモリ回路Ａに関しても、データ読みだしライ
ンのみが導通されている。

次に前記メモリ回路Ａに記憶されているデータを書き直
す場合について説明する。

この場合はまずモードスイッチ回路Ｆが書きこみモード
、つまりロウレベルに切換えられる。

このため、ゲート回路Ｄが開状態となり、掃引スイッチ
回路Ｅの出力を同調パルス発生回路Ｂの掃引信号入力端
Ｂ４に加えることができる。

掃引スイッチ回路Ｅが操作されて、掃引開始パルスが掃
引信号入力端Ｂ４に加えられると、同調パルス発生回路
Ｂは、その出力パルスデューテイを適当なサイクル毎に
可変しゆきＤ−Ａ変換回路Ｃに加える。

これによってチューナ装置の周波数掃引がなされ、この
途中において局が受信されると、掃引停止信号入力端Ｂ
２にパルスが得られ同調パルス発生回路６のパルスデュ
ーテイが同時に固定される。

また．このときのパルスデューテイに対応した選局デー
タも選局データ入出力端Ｂ１に設定される。

ここで、操作者は、受信中の局が必要な局であれば、こ
の局の選局データをメモリ回路Ａに記憶させることがで
きる。

これは、ポジション指定装置Ｈの所望のキーを操作する
ことによってこのキーに対応するメモリ回路Ａのアドレ
スを指定することによって可能である。

この場合、メモリ回路Ａは、前記モードスイッチ回路Ｆ
がロウレベルになっていることから、書きこみモードに
設定されている。

そして、ポジション指定装置Ｈのキーが押されると書き
こみ指令信号出力端Ｈ２から書きこみパルスが得られ、
ゲート回路Ｊ、オア回路■を介してメモリ回路Ａの書き
こみ指令信号入力端Ａ４に加わる。

したがって、メモリ回路Ａは、同調パルス発生回路Ｂの
選局データ入出力端Ｂ１に設定されている選局データを
指定されたアドレスに書きこむことができる。

前記ゲート回路Ｊ，Ｋは、掃引停止のとき開状態となる
。

これは、掃引開始パルスが前記同調パルス発生回路■に
加わった際にラッチ回路Ｎがセット状態とな）−、掃引
停止信号がアンド回路Ｍの一方の入力端に加わった際に
ラッチ回路Ｌがセット状態となることによるものである
．しかし、メモリ回路Ａに対して前述の書きこみがなさ
れると、遅延回路Ｐ、オア回路０を介してラッチ回路Ｌ
がリセットされるため、書きこみが終ればすぐにゲート
回路Ｊ，Ｋは閉状態となる。

なお上述の掃引動作によって受信された局が記憶不要の
ものであれば、再度掃引スイッチ回路Ｅを操作すること
によって同調パルス発生回路Ｂは連続してパルスデュー
テイの可変を開始する。

上記の説明においては、受信が得られてから、これに対
応するポジション指定装置の所望のキーを操作するもの
として説明したが、あらかじめ、記憶させようとする所
望のアドレスのキーを操作しておいてもよい。

この場合は、所望の局を受信した際に書きこみ指令信号
を発生させなければならない。

この書きこみ指令信号発生手段にこの装置は特徴を備え
るもので、２つの経路からの書きこみ指令信号発生が可
能である。

書きこみ指令信号発生の第１の経路は、ポジション指定
装置において次の所望のキーを操作することによって発
生する書きこみ指令信号を利用する経路である。

．第２の経路は、この受信が得られた際に、その他の局
が不要であるため、モードスイッチ回路Ｆを読みだしモ
ードに切りかえた際に得られる書きこみ信号発生回路Ｇ
の出力である。

この書きこみ信号発生回路Ｇの出力がゲート回路Ｋ、オ
ア回路■を介してメモリ回路Ａの書きこみ指令信号入力
端に加わることによっても書きこみが可能である。

この場合、メモリ回路Ａのモード制御端に対するモード
制御電圧の時定数を設定しておき、すぐに切換わること
のないように設定しておく。

上記したこの発明による選局データ記憶装置によると、
メモリ回路に対する選局データ書きこみが確実に得られ
るもので、これは、書きこみ指令信号が自動的に得られ
るようにしたことによる。

しかも書きこみ指令信号は、メモリ回路が書きこみモー
ドであって掃引停止信号が存在した場合にのみゲート回
路Ｊ，Ｋが開き、書きこみ指令信号入力端に加わるから
、誤った記憶動作が防止される。

更にまた、前述の書きこみ指令信号の自動的発生手段は
、ポジション指定装置Ｈにおける次の指定キーを操作し
た際に発生する信号と、モードスイッチ回路Ｆを読みだ
しモードに切換えた際に発生する信号との何れも利用し
ているため書きこみのわすれなどの誤操作を防止できる
利点がある・。

またこのこととは、書きこみ用の操作スイッチを別途設
ける必要がなく、操作手順をも簡単にし得る。

さらにまた、モードスイッチ回路Ｆのみの切換えにおい
ても書きこみ指令信号を得るので、１つの局のみの書き
かえも可能である。

以上説明したようにこの発明は、選局データの記憶わす
れを防止し得、また記憶操作の手順をも簡素化し得る選
局データ記憶装置を提供することができる。

【図面の簡単な説明】

第１図は従来の選局データ記憶装置の構成説明図、第２
図はこの発明選局データ記憶装置の一実施例を示す構成
説明図である。 Ａ・・・・・・メモリ回路、Ｂ・・・・・・同調パルス
発生回路、Ｃ・・・・・・デジタルアナログ変換回路、
Ｄ，Ｊ，Ｋ・・・・・・ゲート回路、Ｅ・・・・・・掃
引スイッチ回路、Ｆ・・間モードスイッチ回路、Ｇ・・
・・・・書きこみ信号発生回路、Ｈ・・・・・・ポジシ
白ン指定装置、■・・・・・・オア回路、Ｌ，Ｎ・・・
・・・ラッチ回路。

Claims (1)

1. 【特許請求の範囲】 １ 複数の指定キーを有したポジション指定装置と、前
   記複数の指定キーに対応したアドレスを有するとともに
   書きこみ読みだしラインを有し、書きこみモードにおい
   て前記指定キー操作によりこれに対応するアドレスへ該
   ラインの選局データを書きこみ可能で、読み出しモード
   において前記指定キー操作によりこれに対応するアドレ
   スの選局データを該ラインへ読みだし可能なメモリ回路
   と、このメモリ回路の前記選局データ書きこみ読みだし
   ラインが選局データ人出力端に接続され、掃引開始パル
   スが掃引信号人力端に加わることによって連続出力パル
   スのパルスデューテイを適宜サイクルで可変可能であり
   、前記書きこみモードにおいては出力中のパルスのパル
   スデューテイに対応する選局データを前記選局データ入
   出力端に設定し、読みだしモードにおいては前記メモリ
   回路から前記選局データ入出力端に加えられた選局デー
   タにもとづくデューテイのパルスを出力する同調パルス
   発生回路と、 前記メモリ回路の書きこみ指令信号入力端にオア回路の
   第１、第２人力端を通して接続された第１、第２のゲー
   ト回路と、前記第１のゲート回路の一方の入力端に接続
   され、前記ポジション指定装置の指定キーが切換わった
   際に発生する信号を書きこみ指令信号としてこの第１の
   ゲート回路に加える第１の手段と、前記第２のゲート回
   路の一方の入力端に接続され、前記メモリ回路、同調パ
   ルス発生回路のモードを切換えるモードスイッチ回路が
   書きこみモードから読みだしモードに切換った際に発生
   する信号を書きこみ指令信号としてこの第２のゲート回
   路に加える第２の手段と、前記第１、第２のゲート回路
   の他方の入力端（開閉制御端）に接続され、前記同調パ
   ルス発生回路に対する掃引開始パルスに次いで掃引停止
   信号の２信号があった場合にその論理積をとり前記第１
   、第２のゲート回路を開制御する第３の手段とを具備し
   たことを特徴とする選局データ記憶装置。 ２ 前記第１、第２のゲート回路を開閉制御する第３の
   手段は、前記同調パルス発生回路に加わる掃引開始パル
   スによってセット状態となる第１のラッチ回路と、この
   第１のラッチ回路の出力端が第１の入力端に接続され、
   第２の入力端には前記掃引停止信号の入力端が接続され
   たアンド回路と、このアンド回路の論理積満足時の出力
   によってセット状態となる第２のラッチ回路とを有し、
   この第２のラッチ回路の出力端を前記第１、第２のゲー
   ト回路の各他方の入力端に接続したことを特徴とする特
   許請求の範囲第１項記載の選局データ記憶装置。