JPS5986207A - ソレノイド励磁制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、制御信号に応じてスイッチング素子を開閉す
ることにより、例えば、コンピュータ、ワールドプロセ
ッサ等の印字装置の駆動源として使用されているプラン
ジャ型、クラッパ型等の電磁石のフィルへの通電を制御
するソレノイド励磁制御回路に関するものである。

（従来例の構成とその問題点） 第１図は、従来のソレノイド励磁制御回路の構成を示す
もので、１は一端を正電圧源（図示しない）に接続した
コイル、２はコイル１に並列に接続したフライホイール
・ダイオード、３はコレクタをフィル１の他端に、エミ
ッタを抵抗４を介して接地し、且つ、ベースを制御信号
出力回路（図示しない）に接続したスイッチング用のト
ランジスタである。

このように構成された従来例では、トランジスタ３のベ
ースに制御信号が入力すると、トランジスタ３が導通し
て、コイル１に電流が流れると共にコイル１が励磁され
、又、トランジスタ３のベースに制御信号が入力しない
と、トランジスタ３が非導通になって、コイル１に電流
が流れなくなると共にフィル１が励磁されなくなる。例
えば、ブラフジャ型の電磁石のコイル１が励磁されると
、プランジャが吸引されて前方に駆動され、コイルへの
電流が遮断されると、プランジャはノネの力によって元
の位置に復帰する。又、クラツノ型の電磁石のコイル１
が励磁されると、アマチュアがコアに吸引されて前方に
駆動され、コイルへの電流が遮断されると、アマチュア
はバネの力によつて元の位置に復帰する。ところで、電
磁石のコア、プランジャ、アマチュア等の磁性体には、
電磁石を励磁した後一定時間磁気が残留するが、単位時
間当りの励磁回数が少なければ、残留磁気を無視できる
。しかしながら、例えば、コンピュータ、ワードプロセ
ツザ等の印字装置の駆動源として使用するときには、電
磁石の単位時間当りの励磁回数が非常に多くなるため、
電磁石のコア、プランジャ、アマチュア等の磁性体の残
留磁気が完全に消滅しないうちに、更に次の励磁時に発
生した磁気が残留して、残留磁気が次第に強くなる。こ
のため、コイルへの入力電圧が低くても、プランジャ或
いはアマチュアは電磁石のコアに吸引されてしまったり
、プランジャ或いはアマチュアがわずかに吸引されて、
定位置から前方に迫出すことにより、所定の印字圧が得
られなくなって、印字床を発生したり、所定の位置から
所定の時間でプランジャ或いはアマチュアが駆動されな
くなって、印字位置がずれる欠点があった。又、残留磁
気の強さが一定のレベルを越すと、プランジャ或いはア
マチュアがコアに吸着されて、動作不能となる欠点があ
った。

（発明の目的） 本発明は、電磁石のコイルに順方向の電流と逆方向の電
流とを交互に流して、電磁石及び電磁石周辺の磁性体に
発生する残留磁気を消滅させることにより、前記従来例
の欠点を解消したものを提供することにある。

（実施例の説明） 第２図は、本発明の一実施例の構成を示すもので、５は
、制御信号出力回路から制御信号が入力すると制御信号
と同一の励磁信号を出力するバッファゲート６と、制御
信号出力回路から制御信号が入力すると制御信号を反転
した励磁信号を出力するインバータ７とを並列に接続し
た制御回路、８はベースをバッファゲート６に、コレク
タを正電圧源（図示しない）に、エミッタを抵抗９を介
して接続点１０にそれぞれ接続したトランジスタ１１か
ら成る励磁回路、１２は、ベースをインバータ７に、エ
ミッタを接続点１０に、コレクタを抵抗１３を介して負
電圧源（図示しない）にそれぞれ接続したトランジスタ
１４から成る励磁回路、１５は一端を接続点１０に接続
し、他端を接地した電磁石（図示しない）のコイルであ
る。

このように構成された本実施例では、制御回路５に図示
の如きパルス状の制御信号が入力すると、バッファゲー
ト６とイノバータフとから交互に励磁信号が出力され、
バッファゲート６から励磁信号が出力されたときＫは、
トランジスタ１１が導通し、トランジスタ１４が非導通
になるので、正電圧がトランジスタ１１、抵抗９、接続
点１０及びコイル１５を介して正電圧源とアースとの間
に印加され、順方向の電流がフィル１５に流れて、コイ
ル１５が正極性に励磁され、例えば、プランジャ或いは
アマチュアが電磁石のコアに吸引さねて、前方に駆動さ
れる。又、インバータ７から励磁信号が出力されたとき
には、トランジスタ１４が導通し、トランジスタ１１が
非導通になるので、負電圧が抵抗１３、トランジスタ１
４、接続点１０及びコイル１５を介して負電圧源とアー
スとの間に印加され、逆方向の電流がコイル１５に流れ
て、コイル１５が反極性に励磁され、例えば、プランジ
ャ或いはアマチュアがバネの力によって元の位置に復帰
すると同時に、コア、プランジャ、アマチュアの残留磁
気が消滅する。

第３図は、本発明の他の実施例の構成を示すもので、第
２図の符号と同一符号のものは同一部分を示しており、
又、１６は、ベースをインバータフに、エミッタを接続
点１０にそれぞれ接続し、フレフタを抵抗１７を介して
接地したトランジスタ１８かも成る励磁回路、１９は接
続点１０とコイル１５との間に挿入したコンデンサであ
る。

このように構成された本実施例では、制御回路５に図示
の如きパルス状の制御信号が入力すると、バッファゲー
ト６とインバータ７とから交互に励磁信号が出力され、
バッファゲート６から励磁信号が出力されたときには、
トランジスタ１１が導通し、トランジスタ１８が非導通
になるので、正電圧がトランジスタ１１、抵抗９、接続
点１０、コンデンサ１９及びコイル１５を介して正電圧
源とアースとの間に印加され、順方向の電流がフィル１
５に流れて、コイル１５が正極性に励磁され、例えば、
プランジャ或いはアマチュアが電磁石のコアに吸引され
て、前方に駆動される。又、インバータ７から励磁信号
が出力されたときには、トランジスタ１８が導通し、ト
ランジスタ１１が非導通になるので、順方向の電流が流
れているときに充電されたコンデンサ１５からトランジ
スタ１８及び抵抗１７を介してアースに電流が流れると
同時に、コイル１５に逆方向の電流が流れて、コイル１
５が反極性に励磁され、例えば、プランジャ或いはアマ
チュアがバネの力によって元の位置に復帰し、且つ、コ
ア、プランジャ、アマデユアの残留磁気が消滅する。

以上説明したように、本発明によれば、ソレノイドのコ
イルに順方向の電流と逆方向の電流とが交互に流れて、
例えば、プラノジャ或いはアマチュアの電磁石のコアへ
の吸引と、コア、プランジャ、アマチュア等の残留磁気
の消滅とが交互に行なわれるため、コア、プランジャ、
アマチュア等が消磁されて、プラノジャ或いはアマチュ
ア等の非駆動時におけるコアへのプランジャ、アマチュ
ア等の吸引、吸着現象が発生しなくなり、印字斑、印字
ずれ、プランジャ或いはアマチュア等の動作不能等が発
生しなくなる利点がある。

【図面の簡単な説明】

第１図は従来のソレノイド励磁制御回路の回路図、第２
図及び第３図はそれぞれ本発明の実施例である。 １、１５・・・・・・・・コイル、３．１１．１４．１
８・・・・・・・・トランジスタ、４．９．１３．１７
・・・・・・・・抵抗、５・・・・・・・・・制御回路
、６・・・・・・・・・バッファゲート、７・・・・・
・・・インバータ、８．１２．１６・・・・・・・・励
磁回路、１０・・・・・・・・・接続点、１９・・・・
・・・・・コンデンサ。 手続補正書（自発） 収入印紙金額 円 昭和５８年　１月９１日 特許庁長官　若　杉　和　夫　殿 １・事件０表示　　特願昭５７−１９５２９４号２、発
　明　の名称 ンレノイド励磁制御回路 ３、ｈ旧［をする者 ４１件との関係　　　出願人 住　所　　　東京都大田区中馬込１丁目３番６号名　　
称　　　（６７４）株式会社　リ　コ　−代表者　　　
　　　　　大　　植　　武　　士４、代理人〒１０５ ５、補正により増加する発明の数　　０（１）　特許請
求の範囲を別紙の通り訂正する。 （２）　明細書９頁９行と１０行との間に改行して以下
の文を挿入する。 「第４図は、本発明の更に他の実施例の構成を示すもの
で、第２図の符号と同一符号のものは同一部分を示して
おり、又、２０は制御信号〔第５図（ａ）＃照〕が入力
する入力端子、２１は、入力端子′１゛が入力端子２０
に接続され、入力端子Ｊ及びＫがそれぞれ比電圧源に接
続されたｊ　Ｋ型のフリップ・フロップで、このフリッ
プ・フロップ２１は、制御信号が入力するまでは、出力
端子Ｑの出力が低レベルに、出力端子Ｑの出力が高レベ
ルにそれぞ４し保持されており、入力した第１の制御信
号が高レベルから低Ｌ／ベルに立ち下がると、出力端子
Ｑの出力が高レベルに、出力端子Ｑの出力が低レベルに
それぞれ反転し、［↓つ、入力した第２の制御（８号が
高レベルから低レベルに立ち下がると、出力端子Ｑの出
力が低レベルに、出力端子Ｑの出力が高レベルにそれぞ
れ反転する［第５図（ｂ）及び（ｅ）参照〕。２２け、
一方の入力端子を入力端７−２０に、他方の入力端子を
フリップ・フロップ２１の出力端子Ｑにそれぞれ接続し
たＮＡＮＤゲーｌ−１２３は、一方の入力端子を入力端
子２０に、他方の入力端子をフリップ・フロップ２１の
出力端子Ｑにそれぞれ接続したＮＡＮＤゲート、２４は
、ベースを抵抗２５を介してＮＡＮＤゲート２３の出力
端子に、エミッタを抵抗２６を介して正電圧源にそれぞ
れ接続した１〜ランジスタて、このトランジスタ２／Ｉ
はＮＡＮＤゲー１〜２３の出力レベルをシフトする。２
７は、入力端子２０．フリップ・フロップ２１．、　Ｎ
ＡＮＩ）ゲー１〜２２及び２３，１−ランジスタ２４、
抵抗２５及び２６から成る制御回路、２８は、ベースを
抵抗２９を介してＮＡＮＤゲーＩ〜２２の出力端子に、
エミッタを正電圧源に、コレクタを抵抗３０を介して接
続点１０にそれぞれ接続した１〜ランジスタ３１から成
る励磁回路、３２は、ベースを１−ランジスタ２４の＝
ルクタに、コレクタを接続点１０に、エミッタを抵抗３
３を介して負電圧源にそれぞれ接続したトラ〉・ジスタ
３４から成る励磁回路である。 このように構成された本実施例では、入力端子２０に制
御部信号が入力しないときには、フリップ・フロップ２
１の出力が、出力端子Ｑは低レベル、出力端子Ｑは高レ
ベルに保持されているので、ＮＡＮＤゲト２２及び２３
の出力は共に高レベルに保持されて〔第５図（ｄ）及び
（ｅ）参照〕、Ｉ−ランジスタ３１とトランジスタ２４
及び３４とが非導通になり、コイル１５には電流が流オ
しない。又、第１の制御信号が入力すると、ＮＡＮＤゲ
ー１−２２の出力が低レベルに反転して〔第５図（ｄ）
参照〕、１−ランジスタ３１が導通するが、ＮＡＮＤゲ
ート２３の出力は高レベルに保持されて〔第５図（ｃ）
参照〕、トランジスタ２４及び３４が非導通のままなの
で、正電圧が１ヘランジスタ３１．抵抗３０．接続点１
０及びコイル１５を介して、正電圧源とアースとの間に
印加さ九る。このため、コイル１５に順方向の電流が流
れて、コイル１５が正極性に励磁され、例えば、プラン
ジャ、アマチュア等が復帰バネ（Ｉ２Ｉ示しない）のバ
ネ力に抗して電磁石に吸引さ牲る。そして、第１の制御
信号が立ち下がると、フリップ・フロップ２１の出力は
、出力端子Ｑが高レベルに、出力端子Ｑが低レベルに反
転すると共に、Ｎ　Ａ　Ｎ　Ｄゲート２２の出力が高１
ノベルに再度反転して〔第５図（ｄ）参照〕、１−ラン
ジスタ３１が非導通となり、又、ＮＡＮＤゲー１−２３
の出力は依然高レベルに保持されて〔第５図（ｅ）参照
〕、１〜ランジスタ２４及び３１１が非導通のままなの
で、コイル１５に電流が沫れなくなり、電磁石に吸引さ
れたプランジＶ、アマチュア等が復帰バネのバネ力によ
って元の位置に復帰する。更に、第２の制御信号が入力
すると、　ＮＡＮＤゲー１〜２２の出力は高１ノベルに
保持されて〔第５図（ｄ）参照〕、１〜ランジスタ３１
は非導通のままであるが、Ｎ　Ａ　＞、’　Ｄゲート２
３の出力が低レベルに反転して〔第５図（ｅ）参照〕、
１−ランジスタ２４及び３７Ｉが導通するので、負電圧
がコイル１５．接続点１０，１−ラ・ンジスク３４及び
抵抗３３を介して、負電圧源とアースとの間に印加され
る。このため、コ・ｒル１５に逆方向の電流が流れて、
コイル１５が反極性に励磁され、電磁石や、プランジャ
、アマチュア等の電磁石周辺の磁性体の残留磁気が消滅
する。 そして、第２の制御信号が立ち下がると、フリップ・フ
ロップ２１の出力は、出力端子Ｑが低レベルに、出力端
子Ｑが高レベルに反転すると共に、ＮＡＮＤゲート２２
の出力は依然高レベルに保持されて〔第５図（ｄ）参照
〕、トランジスタ３１が非導通のままであるが、　ＮＡ
ＮＤゲート２３の出力が高レベルに再度反転して〔第５
図（ｃ）参照〕、トランジスタ２４及び３４が非導通と
なるので、コイル１５に電流が流れなくなり、制御回路
２７は初期状態に復帰する。以後、第１及び第２の制御
信号がフリップ・フロップ２１に入力する毎に、前述の
動作が操り返される。 第６図は、木光明の更に他の実施例の構成を示すもので
、第４図の符号と同一符号のものは同一部分を示してお
り、又、３５は、一方の入力端子を入力端子２０に、他
方の入力端子をフリップ・フロップ２１の出力端子Ｑに
それぞれ接続したＡＮＤゲート、３６４才、一方の入力
端子を入力端子２０に、他方の入力端子をフリップ・フ
ロラップ２１の出力端子Ｑにそれぞれ接続したＡＮＤゲ
ート、３７は入力端子をＡＮＤゲート３５の出力端子に
接続したＮＯＴゲー１−１３８は入力端子をＡＮＤゲー
Ｉ〜３５の出力端子に接続したバッフアゲ−１〜、３９
は入力端子をＡ　Ｎ　Ｄゲート３６の出力端子に接続し
たＮＯＴゲー１−１４０は入力端子をＡＮＤゲー１−３
６の出力端子に接続したバッファゲートで、入力端子２
０、フリップ・フロップ２１、ＡＮＤゲーｌ−３５及び
３６、ＮＯＴゲート３７及σ３９、バッファゲート３８
及び４０により、制御回路が構成されている。、１１［
よ、ベースをＮＯＴゲート３７の出力端子に、エミッタ
を正電圧源に、コレクタを接続点４２にそれぞれ接続し
たトランジスタ、４３は、ベースをバッファゲー１−３
８に、コレクタを接続点４４にそれぞ；１シ接続し、エ
ミッタを接地したトランジスタ、４５は、ベースをＮＯ
Ｔゲート３９の出力端子に、エミッタを正電圧源に、コ
レクタを接続点４４にそれぞれ接続したトランジスタ、
４６は、ベースをバッファゲート７ＩＯに、コレクタを
接続点４２にそれぞれ接続し、エミッタを接地したＩ・
ランジスタで、１−ランジスタ４１及び４３により、一
方の励磁回路が構成され、又、トランジスタ４５及び４
６により、他方の励磁回路が構成されている。４７は、
一端を接続点４２に、他端を接続点４４にそれぞれ接続
した電磁石（図示しない）のコイルである。 このように構成された本実施例では、入力端子２０に制
御信じ−が入力しないときには、フリップ・フロップ２
１の出力が、出力端子Ｑは低レベル、出力端子Ｑは高レ
ベルに保持されているので、ＡＮＤゲート３５及び３６
の出力は共に低レベルに保持されて〔第７図（ｄ）及び
（ｃ）参照〕、ＮＯＴゲート３７及び３９の出力は高し
／〆ルに、バッファゲート３８及び４０の出力は低レベ
ルにそれぞれなる。このため、トランジスタ旧、４３．
４５及び４６はそれぞれ非導通になって、コイル１５し
；は電流が流れない。又、第１の制御信号が入力すると
、へＮＤゲーｌ〜３５の出力が高レベルに反転して〔第
７図（ｄ）参照）１．ＮＯＴゲート３７の出力が低レベ
ルに、バッファゲート３８の出力が亮レベルに反転し、
ｌ・ランジスタ４１及び４３が導通するが、ＡＮＤゲー
１−３６の出力が低レベルに保持されて〔第７図（ｅ）
参照〕、ト１０丁ゲート３９の出力が高レベルに、バッ
ファゲート４０の出力が低レベルにそれぞれ保持され、
トランジスタ４５及び４６が非導通のままなので、正電
圧が１−ランジスタ４１、接続点４２．コイル４７、接
続点４４及び１−ランジスタ／Ｉ３を介して、正電圧源
とアースとの間に印加される。 このため、コイル４７に順方向（図中左から右の方向）
の電流が流れて、コイル４７が正極性に励磁され、例え
ば、プランジャ、アマチュア等が復帰バネのバネ力に抗
して電磁石に吸引される。そして、第１の制御信号が立
ち下がると、フリップ・フロップ２１の出力は、出力端
子Ｑが高レベルに、出力端子Ｑが低レベルに反転すると
共に、ＡＮＤゲート３５の出力が低レベルに再度反転し
て〔第７図（ｄ）参照〕、ＮＯＴゲート３７の出力が高
レベルに、バッファ・ゲート３８の出力が低レベルそれ
ぞれ反転し、トランジスタ４１及び４３が非導通となり
、又、ＡＮＤゲート３６の出力は依然低レベルに保持さ
れて〔第５図（ｃ）参照〕、ＮＯＴゲート３９の出力が
高レベルに、バッファゲート４０の出力が低レベルにそ
れぞれ保持され、１〜ランジスタ４５及び４６は非導通
のままなので、コイル４７に電流が流れなくなり、電磁
石に吸引さ、ｌｔだプランジャ、アマチュア等が復帰バ
ネのバネ力によって元の位置に復帰する。更に、第２の
制御信号が入力すると、ＡＮＤゲート３５の出力が低レ
ベルに保持されて〔第７図（ｄ）参照〕、ＮＯτゲート
３７の出力が高レベルに、バッフアゲ−１−３８の出力
が低レベルにそれぞれ保持され、トランジスタ４１及び
４３が非導通のままであるが、ＡＮＤゲート３６の出力
が高レベルに反転して〔第７図（ｅ）参照〕、ＮＯＴゲ
ー１〜３９の出力が低レベルに、バッフアゲ−１・４０
の出力が高１ノベルに反転し、トランジスタ４５及び４
６が導通す乙ので、正電圧がトランジスタ／１５、接続
点・１４、コイル４７、接続点４２及びトランジスタ４
Ｇを介して、正電圧源と７−スとの間に印加される。こ
のため、コイル４７に逆方向（図中布から左の方向）の
電流が流れて、コイル４７が逆極性に励磁さＪシ、電磁
石や、プランジャ、アマチュア等の電磁石周辺の磁性体
の残留磁気が消滅する。 そして、第２のｉｉ！！御信号が立ち下がると、フリッ
プ・フロップ２１の出力は、出力端子Ｑが低レベルに、
出力端７−　Ｑが高レベルに反転すると共に、ＡＮＤゲ
ート３５の出力は依然低レベルに保持されて〔第７図（
（１）参照：ｌ、ＮＯＴゲー１−３７の出力は高レベル
に。 バッフアゲ−Ｉ〜３８の出力が低レベルにそれぞれ保持
され、トランジスタ４１及び４３は非導通のままであり
、又、ＡＮＤゲート３Ｇの出力が低レベルに再度反転し
て〔第７図（ｅ）参照〕、ＮＯＴゲー１〜３９の出力が
高レベルに、バッフアゲ−１〜４０の出力が低レベルに
それぞれ反転し、トランジスタ４５及び４６が非導通と
なるので、コイル４７に電流が流れなくなり、制御回路
は初期状態に復帰する。以後、第１及び第２の制御信号
がフリップ・フロップ２１に入力する毎に、前述の動作
が操り返される。」（３）明細１′１０頁２行から１０
行までを改行して以下の文に訂正する。 「第１図は従来のソレノイド励磁制御回路の回路図、第
２Ｆ＋乃至第４図はそれぞれ本発明の実施例の回路図、
第５図は第４図に示した実施例のタイムグ・ヤー１〜、
第６図は本発明の更に他の実施例の回路図、第７図は第
６図に示し、た実施例のタイ１１チャ〒１−である。 １　ｒ　１５　、　ＩＩ　７　−コイル、　　：１．Ｉ
Ｉ、１４．］、８，２１，３１，３４，４１゜４３．４
５．４６　−１−ランジスタ、　４，９，１３，１７，
２５，２６゜２９．３０．：１１．３−一抵抗、　　５
．２７一−制御回路、　６，３８゜４０−一バッファゲ
ート、　７，３７．３９−−インバータ、　８．１２．
　＋６．２８．３２−一励磁回路、　１０，４２．４４
−一接続点、　１９−−コンデンサ、　２１−−フリッ
プ・フロップ、　２２．２ｌ−−ＮＡＮＯゲーＩ〜、　
３５゜３６−−ＡＮＤゲーＩ−０」 （４）　図面第１１図乃至第７図を別紙の通り追加する
。 以　　　上 特許請求の範囲を記載した書面 特許請求の範囲 （１）　制御信号に応じてスイッチング子１を開閉する
ことにより、ソレノイドのコイルへの通電を制御するソ
レノイド励磁制御回路において、前記制御信号に応じて
第１４及ユＬ第じしＱ」１鍼１号１発−生、斐Ａ−制御
回路と、前記第−Ｌガ既蕉幇Ｊにより４４ｕ＞５１のス
イッチング手段」こ有−し、その第１のス・ｒツチング
千−及が導通したときに前記コイルに順方向の電流を流
す第１の励磁回路と、前記第一２勿励−磁一イ１１−号
一＋９−才−（ジー導通ず□４−第−ζΦ）Ｊ（乳夏じ
４ｐｆＪ’を一靴住友、−子り第２のスイッチング’ｆ
”Ｖｌ−が導通したときに前記コイルに逆方向の電流を
流す第ｚ、’−Ｑ）　：励磁回路とが具備さイシ、前記
順方向の電流及び前記逆Ｊｊ向の電流が１）ｊ記コイル
に交互に流れて、前記ソ１．・ノイドのコア及び前記ソ
１ツノイド周辺の磁性体の残留磁気が消滅することを特
徴とするソレノイドｒｉ！ｈ憇制御１回路。 （２）　前記制御回路は、前記第１のスイッチング」ｌ
又は前記第２のスイッチング、ｆ−Ｊｌ−の一方の制御
端子に接続された、前記制御信号と同一の励磁信号を出
力するバッファゲートと、前記第２ノスイツチングエ羞
又は前記第１のスイッチング上段−の一方の制御端子に
接続された、前記制御信号を反転した励磁信号を出力す
るインバータとを具備していることを特徴とする特許請
求の範囲第（１）項記載のソレノイド励磁制御回路。 （３）前記コイルは、その一端が、正電圧源が入力端子
に接続された前記第１のスイッチング手段の出力端子を
接続端子とした前記第１の励磁回路と、負電圧源が入力
端子に接続さ、！ｔた前記第２のスイッチング′ｌＺ段
の出力端Ｔ−を接続端子とした前記第２の励磁回路との
接続点に接続され、前記コイルの池に１んが接地される
ことを特徴とする特許請求の範囲第（１）項記載のソレ
ノイド励磁制御回路・ （１）前記コイルは、その一端がコンデンサを介して、
正電圧源が入力端子に接続さ戯た前記第１のスイッチン
グ手段の出力端子を接続端子とした前記第１の励磁回路
と、入力端子が接地された前記第２のスイッチング１段
の出力端子を接続端子とした前記第２の励磁回路との接
続点に接続され、前記二■イルの他端が接地されること
を特徴とする特許請求の範囲第（１）項記載のソレノイ
ド励磁制御回路。 スローソー丁゛°６°）、−−−−１−１）’　（７）
−ｉ）訂−言屯副加［ｆｐロバフＵ笥−さし二」≦ダラ
イ洛□」斗−、シ：−を一出−カー１Ｌ−ζ２第邂のぺ
Ａ♂ｌｌ−ゲニート−と−１−＝そ４１９則り亥−っ廻
２の出丸信−引唄、応−１−四一−り狽ゴ第１クリ助Ｌ
【侶」壜を出−力す、囚」チーベルぴ４スート−用−の
−素一子−仁−を−ル備−レエ〕Ｎ（−６ムー前鳶↓Ｉ
狙殴移−ゆ−一仄只ぶ］湊ｊレベルの信号を出力する２
つの出力端子の信号レベＪＩ、ｒ　ｈ’　Ｍ↑遭、刺部
−０−

Claims (4)

【特許請求の範囲】
1. （１）制御信号に応じてスイッチング素子を開閉するこ
   とにより、ソレノイドのコイルへの通電を制御するソレ
   ノイド励磁制御回路において、前記制御信号に応じて第
   １のスイッチング素子及び第２のスイッチング素子を交
   互に導通させる制御回路と、前記第１のスイッチング素
   子が導通したときに前記コイルに順方向の電流を流す第
   １の励磁回路と、前記第２のスイッチング素子が導通し
   たときに前記コイルに逆方向の電流を流す第２の励磁回
   路とが具備され、前記順方向の電流及び前記逆方向の電
   流が前記フィルに交互に流れて、前記ソレノイドのコア
   及び前記ソレノイド周辺の磁性体の残留磁気が消滅する
   ことを特徴りするソレノイド励磁制御回路。
2. （２）前記制御回路は、前記第１のスイッチング素子又
   は前記第２のスイッチング素子の一万の制御端子に接続
   された、前記制御信号と同一の励磁信号を出力するバッ
   ファゲートと、前記第２のスイッチング素子又祉前記第
   １のスイッチング素子の一方の制御端子に接続された、
   前記制御信号を反転した励磁信号を出力するインバータ
   とを具備していることを特徴とする特許請求の範囲第（
   １）項記載のソレノイド励磁制御回路。
3. （３）前記コイルは、その一端が、正電圧源が入力端子
   に接続された前記第１のスイッチング素子の出力端子を
   接続端子とした前記第１の励磁回路と、負電圧源が入力
   端子に接続された前記第２のスイッチング素子の出力端
   子を接続端子とした前記第２の励磁回路との接続点に接
   続され、前記コイルの他端が接地されることを特徴とす
   る特許請求の範囲第（１）項記載のソレノイド励磁制御
   回路。
4. （４）前記コイルは、その一端がコンデンサを介して、
   正電圧源が入力端子に接続された前記第１のスイッチン
   グ素子の出力端子を接続端子とした前記第１の励磁回路
   と、入力端子が接地された前記第２のスイッチング素子
   の出力端子を接続端子とした前記第２の励磁回路との接
   続点に接続され、前記コイルの他端が接地されることを
   特徴とする特許請求の範囲第（１）項記載のソレノイド
   励磁制御回路。