JPS5985192A - 画像記憶方式 - Google Patents
画像記憶方式Info
- Publication number
- JPS5985192A JPS5985192A JP57195512A JP19551282A JPS5985192A JP S5985192 A JPS5985192 A JP S5985192A JP 57195512 A JP57195512 A JP 57195512A JP 19551282 A JP19551282 A JP 19551282A JP S5985192 A JPS5985192 A JP S5985192A
- Authority
- JP
- Japan
- Prior art keywords
- line
- address
- frame memory
- frame
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明は周波数帯域巾の狭い伝送路で画像信号を伝送す
る場合等の如く該画像信号をアナログ・ディジタル変換
（以下Ａ／Ｄ変換と称す）してフレームメモリに記憶す
る場合品質の悪い信号源（ＶＴＲ等）でも又フレーム同
期を抽出しなくても簡易に記憶出来る画像記憶方式に関
する。
る場合等の如く該画像信号をアナログ・ディジタル変換
（以下Ａ／Ｄ変換と称す）してフレームメモリに記憶す
る場合品質の悪い信号源（ＶＴＲ等）でも又フレーム同
期を抽出しなくても簡易に記憶出来る画像記憶方式に関
する。
（ｂ）従来技術と問題点
従来、画像信号をＡ／Ｄ変換してフレームメモリに記憶
する場合、フレームメモリを画像信号の１フレーム分と
し、 該画像信号の１フレームを周期として書込みを行なって
いる。このため、該画像信号の１フレームの最初の位置
を示す垂直同期信号を抽出してフレーム同期をとる必要
があり、又画像信号を発生する信号源に正確なタイミン
グが要求される。従ってＶＴＲ等の如く品質の悪い信号
源のものは記憶出来ない欠点があり又フレーム同期回路
が必要となってフレームメモリに書込む場合制御が複雑
になる欠点がある。
する場合、フレームメモリを画像信号の１フレーム分と
し、 該画像信号の１フレームを周期として書込みを行なって
いる。このため、該画像信号の１フレームの最初の位置
を示す垂直同期信号を抽出してフレーム同期をとる必要
があり、又画像信号を発生する信号源に正確なタイミン
グが要求される。従ってＶＴＲ等の如く品質の悪い信号
源のものは記憶出来ない欠点があり又フレーム同期回路
が必要となってフレームメモリに書込む場合制御が複雑
になる欠点がある。
（ｃ）発明の目的
本発明の目的は上記の欠点をなくし、品質の悪い信号源
より発生する画像信号もフレームメモリに記憶出来かつ
フレーム同期回路を必要とせず簡易にフレームメモリに
書込みが出来る画像記憶方式の提供にある。
より発生する画像信号もフレームメモリに記憶出来かつ
フレーム同期回路を必要とせず簡易にフレームメモリに
書込みが出来る画像記憶方式の提供にある。
（ｄ）発明の構成
本発明は上記の目的を達成するために、画像信号をアナ
ログディジタル変換してフレームメモリに記憶する際、
該フレームメモリの容量を画像信号の１フレ一ム分以上
とし、かつ画像信号の１ラインのサンプル数を１ライン
のデータの符号の先頭に付し、１ラインの該サンプル数
の信号を該フレームメモリの１アドレスに割当てて該フ
レームメモリに書込むことを特徴とする。
ログディジタル変換してフレームメモリに記憶する際、
該フレームメモリの容量を画像信号の１フレ一ム分以上
とし、かつ画像信号の１ラインのサンプル数を１ライン
のデータの符号の先頭に付し、１ラインの該サンプル数
の信号を該フレームメモリの１アドレスに割当てて該フ
レームメモリに書込むことを特徴とする。
（ｅ）発明の実施例
以下本発明の実施例につき図に従って説明する。第１図
は本発明の実施例の画像信号の１ラインのフレーム構成
図、第２図は本発明の実施例のフレームメモリへ書込む
場合の要部のブロック図、第３図は本発明の実施例のフ
レームメモリの構成図を示す。
は本発明の実施例の画像信号の１ラインのフレーム構成
図、第２図は本発明の実施例のフレームメモリへ書込む
場合の要部のブロック図、第３図は本発明の実施例のフ
レームメモリの構成図を示す。
図中１は水平同期信号領域、２は１ラインのサンプル数
領域、３はデータ領域、４、７はフレームメモリ、５は
カウンタ、６はサンプル数検出回路。
領域、３はデータ領域、４、７はフレームメモリ、５は
カウンタ、６はサンプル数検出回路。
８は実施に必要なメモリ領域、９は画像信号用１サンプ
ルのビット数、１０は１ビットの制御信号、１１は１ラ
インのサンプル数、１２は１サンプルのビット数、１３
はバイナリー変換回路、１４は照合回路を示す。
ルのビット数、１０は１ビットの制御信号、１１は１ラ
インのサンプル数、１２は１サンプルのビット数、１３
はバイナリー変換回路、１４は照合回路を示す。
Ａ／Ｄ変換された画像信号の１ラインのフレーム構成と
しては第１図に示す如く、１ラインの初めを示す水平同
期信号の領域１及びデータ領域３の他に、Ａ／Ｄ変換す
る場合カウントしている１ラインのサンプル数を書込む
サンプル数領域２を新しくデータ領域３の前に設け、１
ラインのサンプル数を書込む。又第２図に示す如くフレ
ームメモリ４に画像信号入力端子ａから入力する画像信
号を書込む場合、サンプル数検出回路６では第１図に示
すフレーム構成中のサンプル数領域２より１ラインのサ
ンプル数（例えば５８２）を検出し、バイナリー変換回
路１３にてバイナリ符号に変換し、照合回路１４に入力
しておく。一方フレーム構成のデータ領域３のデータが
フレームメモリ４に入力するサンプル数をＡ／Ｄ変換器
のサンプリングクロックにて１ラインの始めからカウン
トしているカウンタ５のカウント数は照合回路１４に入
力しており、カウント数が上記説明の照合回路１４に入
力しているサンプル数になれば、照合回路１４からカウ
ンタ５をクリアする信号を送出すると共に制御装置（図
示していない）に信号を送出し、制御装置により次のラ
インをフレームメモリ４の次のアドレス位置に書込む。
しては第１図に示す如く、１ラインの初めを示す水平同
期信号の領域１及びデータ領域３の他に、Ａ／Ｄ変換す
る場合カウントしている１ラインのサンプル数を書込む
サンプル数領域２を新しくデータ領域３の前に設け、１
ラインのサンプル数を書込む。又第２図に示す如くフレ
ームメモリ４に画像信号入力端子ａから入力する画像信
号を書込む場合、サンプル数検出回路６では第１図に示
すフレーム構成中のサンプル数領域２より１ラインのサ
ンプル数（例えば５８２）を検出し、バイナリー変換回
路１３にてバイナリ符号に変換し、照合回路１４に入力
しておく。一方フレーム構成のデータ領域３のデータが
フレームメモリ４に入力するサンプル数をＡ／Ｄ変換器
のサンプリングクロックにて１ラインの始めからカウン
トしているカウンタ５のカウント数は照合回路１４に入
力しており、カウント数が上記説明の照合回路１４に入
力しているサンプル数になれば、照合回路１４からカウ
ンタ５をクリアする信号を送出すると共に制御装置（図
示していない）に信号を送出し、制御装置により次のラ
インをフレームメモリ４の次のアドレス位置に書込む。
又この照合回路１４の出力により後で説明するが制御信
号１０を例えば“１”として１ラインの最後が判るよう
にする。
号１０を例えば“１”として１ラインの最後が判るよう
にする。
フレームメモリは第３図に示す如く、実際に必要なメモ
リ容量８よりも大きい容量のフレームメモリ７を持って
いる。画像信号のライン数は一般に５２５であり、画像
信号の１ラインのサンプル数１１が例えば５８２近辺と
するとフレームメモリ７は例えば１０２４アドレス×１
０２４サンプル数×サンプルのビット数の容量のものと
する。ここで、１サンプルのビット数１２としては画像
信号用の１サンプルのビット数９の他に１ビツト（第３
図の制御信号１０）分多いものとしておく。この１ビツ
トの制御信号１０は照合回路１４にて１ラインのサンプ
ル数とカウンタ５のカウント数が等しくなった時、照合
回路１４の出力を用いるものであり、フレームメモリよ
り読出す場合１ラインの最後が判るようにしてある。
リ容量８よりも大きい容量のフレームメモリ７を持って
いる。画像信号のライン数は一般に５２５であり、画像
信号の１ラインのサンプル数１１が例えば５８２近辺と
するとフレームメモリ７は例えば１０２４アドレス×１
０２４サンプル数×サンプルのビット数の容量のものと
する。ここで、１サンプルのビット数１２としては画像
信号用の１サンプルのビット数９の他に１ビツト（第３
図の制御信号１０）分多いものとしておく。この１ビツ
トの制御信号１０は照合回路１４にて１ラインのサンプ
ル数とカウンタ５のカウント数が等しくなった時、照合
回路１４の出力を用いるものであり、フレームメモリよ
り読出す場合１ラインの最後が判るようにしてある。
以上のようにしておくことにより、画像信号をフレーム
メモリ４に書込む揚台は、制御装置（図示していない）
の制御により第３図に示す如く第１ラインの最初のデー
タをフレームメモリ７の最初のアドレスの最初に持って
きて最初のアドレス上に第１ラインのサンプル数１１だ
けデータを書込み第２ラインとなるとアドレスをフレー
ムメモリ７の次のアドレスとし、最初のデータを該アド
レスの最初に持ってきて該アドレス上に第２ラインのサ
ンプル数１１だけデータを書込む。このような動作を５
２５ラインとなる迄続ける。このようにすれば１画面の
ライン数は５２５と定まっているのでこのライン数だけ
で制御することによりフレ−ム構成をとらなくともフレ
ームメモリ７に画像信号を記憶させることが出来る。尚
この場合画像信号源の品質が悪く各ラインのサンプル数
が異なる場合は第３図に示す如く、フレ一ムメモリ７に
書込んだデータの各ラインの最後の部分は１直線にはな
らないがフレームメモリ７の容量が大きいので問題にな
らない。
メモリ４に書込む揚台は、制御装置（図示していない）
の制御により第３図に示す如く第１ラインの最初のデー
タをフレームメモリ７の最初のアドレスの最初に持って
きて最初のアドレス上に第１ラインのサンプル数１１だ
けデータを書込み第２ラインとなるとアドレスをフレー
ムメモリ７の次のアドレスとし、最初のデータを該アド
レスの最初に持ってきて該アドレス上に第２ラインのサ
ンプル数１１だけデータを書込む。このような動作を５
２５ラインとなる迄続ける。このようにすれば１画面の
ライン数は５２５と定まっているのでこのライン数だけ
で制御することによりフレ−ム構成をとらなくともフレ
ームメモリ７に画像信号を記憶させることが出来る。尚
この場合画像信号源の品質が悪く各ラインのサンプル数
が異なる場合は第３図に示す如く、フレ一ムメモリ７に
書込んだデータの各ラインの最後の部分は１直線にはな
らないがフレームメモリ７の容量が大きいので問題にな
らない。
このようにすることにより、画像信号線の品質が悪く各
ラインのサンプル数が異っても画像信号をフレームメモ
リに記憶させることが出来ることは、勿論１フレームの
最初の位置を示す垂直同期信号を抽出しフレーム同期を
とらなくとも５２５のライン数だけで制御することによ
り、簡易にフレームメモリに１フレーム分の画像信号を
記憶させることが出来る。
ラインのサンプル数が異っても画像信号をフレームメモ
リに記憶させることが出来ることは、勿論１フレームの
最初の位置を示す垂直同期信号を抽出しフレーム同期を
とらなくとも５２５のライン数だけで制御することによ
り、簡易にフレームメモリに１フレーム分の画像信号を
記憶させることが出来る。
（ｆ）発明の効果
以上詳細に説明せる如く本発明によればＶＴＲ等の如く
品質の悪い信号源より発生する画像信号もフレームメモ
リに記憶出来かつフレーム同期回路を必要とせず簡易に
フレームメモリに書込みが出来る効果がある。
品質の悪い信号源より発生する画像信号もフレームメモ
リに記憶出来かつフレーム同期回路を必要とせず簡易に
フレームメモリに書込みが出来る効果がある。
第１図は本発明の実施例の画像信号の１ラインのフレー
ム構成図、第２図は本発明の実施例のフレームメモリへ
書込む場合の要部のブロック図、第３図は本発明の実施
例のフレームメモリの構成図を示す。 図中１は水平同期信号領域、２は１ラインのサンプル数
領域、３はデータ領域、４、７はフレームメモリ、５は
カウンタ、６はサンプル数検出回路、８は実際に必要な
メモリ領域、９は画像信号用１サンプルのビット数、１
０は１ビットの制御信号、１１は１ラインのサンプル数
、１２は１サンプルのビット数、１３はバイナリー変換
回路、１４は照合回路である。
ム構成図、第２図は本発明の実施例のフレームメモリへ
書込む場合の要部のブロック図、第３図は本発明の実施
例のフレームメモリの構成図を示す。 図中１は水平同期信号領域、２は１ラインのサンプル数
領域、３はデータ領域、４、７はフレームメモリ、５は
カウンタ、６はサンプル数検出回路、８は実際に必要な
メモリ領域、９は画像信号用１サンプルのビット数、１
０は１ビットの制御信号、１１は１ラインのサンプル数
、１２は１サンプルのビット数、１３はバイナリー変換
回路、１４は照合回路である。
Claims (1)
- 画像信号を画像ディジタル信号に変換して記憶手段に記
憶させる画像記憶方式において、該画像ディジタル信号
を記憶する記憶手段、該画像ディジタル信号に付加され
た該画像ディジタル信号の１ラインのサンプル数を表わ
す情報を検出する検出手段、所定クロックを計数する計
数手段、該計数手役の計数値が、上記検出手段の検出情
報となったとき、該計数手段の計数値をクリアする手段
を設け、該計斂手段の創数値をアドレスとして該画像デ
ィジタル信号を該記憶手段に記憶することを特徴とする
画像記憶方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57195512A JPS5985192A (ja) | 1982-11-08 | 1982-11-08 | 画像記憶方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57195512A JPS5985192A (ja) | 1982-11-08 | 1982-11-08 | 画像記憶方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5985192A true JPS5985192A (ja) | 1984-05-17 |
Family
ID=16342307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57195512A Pending JPS5985192A (ja) | 1982-11-08 | 1982-11-08 | 画像記憶方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5985192A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57152784A (en) * | 1981-03-18 | 1982-09-21 | Nissan Motor Co Ltd | Reading method for picture information |
-
1982
- 1982-11-08 JP JP57195512A patent/JPS5985192A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57152784A (en) * | 1981-03-18 | 1982-09-21 | Nissan Motor Co Ltd | Reading method for picture information |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2522258B2 (ja) | 信号処理装置 | |
| US5452022A (en) | Image signal storage device for a still video apparatus | |
| US5438376A (en) | Image processing apparatus and image reception apparatus using the same | |
| US4480277A (en) | Information processing system | |
| US6243108B1 (en) | Method and device for processing image data by transferring the data between memories | |
| JPH05227476A (ja) | 画像データ格納方式 | |
| JPS6052508B2 (ja) | デジタル映像信号の信号補正方法 | |
| US4318137A (en) | Real time digital recording system for thermovision data | |
| JPS5985192A (ja) | 画像記憶方式 | |
| KR950001469A (ko) | 비디오카메라 및 그 제어방법 | |
| JPS6255758B2 (ja) | ||
| US5422727A (en) | Facsimile apparatus having magnetic tape recording apparatus for data storage | |
| JP2558958B2 (ja) | メモリ制御装置 | |
| EP0374794A2 (en) | Digital transmitting/receiving apparatus using buffer memory to eliminated effects of jitter | |
| JP2530728B2 (ja) | 復号化装置 | |
| JP2571045B2 (ja) | 画像処理方法 | |
| SU1462408A1 (ru) | Устройство дл отображени информации на экране телевизионного индикатора | |
| SU412618A1 (ja) | ||
| SU1596341A1 (ru) | Устройство дл сопр жени двух ЭВМ | |
| RU2101876C1 (ru) | Устройство для приема и обработки цифровых данных, передаваемых в структуре телевизионного сигнала | |
| JPH07160737A (ja) | 観測データ処理装置 | |
| JPH01112449A (ja) | 速度変換メモリ装置 | |
| JPS6045458B2 (ja) | 画像端末装置用外部メモリ制御方式 | |
| JPS637594A (ja) | 映像記憶装置 | |
| JPH0237639B2 (ja) |