JPS5983234A - 大規模集積回路 - Google Patents
大規模集積回路Info
- Publication number
- JPS5983234A JPS5983234A JP57192957A JP19295782A JPS5983234A JP S5983234 A JPS5983234 A JP S5983234A JP 57192957 A JP57192957 A JP 57192957A JP 19295782 A JP19295782 A JP 19295782A JP S5983234 A JPS5983234 A JP S5983234A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- output ports
- decoder
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/22—Means for limiting or controlling the pin/gate ratio
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、出力端子の多機能化をはかることができ、し
かも、このことによって出力端子数の増加を招くことの
ない出力インターフェース回路を内蔵して構成された大
規模集積回路に関する。
かも、このことによって出力端子数の増加を招くことの
ない出力インターフェース回路を内蔵して構成された大
規模集積回路に関する。
従来例の構成とその問題点
近年、大規模集積回路（ＬＳＩ）の多機能化と高集積化
が進み、１個のＬＳＩ（１チツプ）当りの出力端子数は
増加する傾向にある。この出力端子数の増加は、ＬＳＩ
を構成する半導体基板面積の増大、封止構造の大型化を
もたらし、ＬＳＩの価格を高騰させる不都合を招く。こ
の不都合を排除するには、出力端子数を削減すればよい
ところであるが、上記のＬＳＩの多機能化と高集積化は
、この出力端子数の削減とは相反する方向の変化をＬＳ
Ｉにもたらしている。
が進み、１個のＬＳＩ（１チツプ）当りの出力端子数は
増加する傾向にある。この出力端子数の増加は、ＬＳＩ
を構成する半導体基板面積の増大、封止構造の大型化を
もたらし、ＬＳＩの価格を高騰させる不都合を招く。こ
の不都合を排除するには、出力端子数を削減すればよい
ところであるが、上記のＬＳＩの多機能化と高集積化は
、この出力端子数の削減とは相反する方向の変化をＬＳ
Ｉにもたらしている。
ところで、このような多機能化と高集積化による出力端
子数の増加は、主に、多種の信号出力を取り出すだめに
作用する回路部の構成によってもたらされる。
子数の増加は、主に、多種の信号出力を取り出すだめに
作用する回路部の構成によってもたらされる。
第１図は、ＬＳＩの中に集積化され、たとえば、２種類
の信号出力を取り出すために作用する回路部の従来例を
示すブロック図である。
の信号出力を取り出すために作用する回路部の従来例を
示すブロック図である。
この回路部は、図示するように、内部回路の複数のデー
タを出力するデータバス１に直結するテコーダ部２、同
デーダ部ならびに内部データバスに繋るランチ部３，３
１．３２で構成され、しかも各ｑのラッチ部が出カポ−
）４，４１．４２に繋る構成となっている。このような
回路は、その構成は単純であり、簡単なものといえるが
、各種の信号が別々の出力ポートに出力される回路構成
であるだめ、出力端子数は必然的に多くなる。したがっ
て、このような回路部の構成では、端子数の増加に伴う
製品価格の高騰を阻止することはできなかった。
タを出力するデータバス１に直結するテコーダ部２、同
デーダ部ならびに内部データバスに繋るランチ部３，３
１．３２で構成され、しかも各ｑのラッチ部が出カポ−
）４，４１．４２に繋る構成となっている。このような
回路は、その構成は単純であり、簡単なものといえるが
、各種の信号が別々の出力ポートに出力される回路構成
であるだめ、出力端子数は必然的に多くなる。したがっ
て、このような回路部の構成では、端子数の増加に伴う
製品価格の高騰を阻止することはできなかった。
発明の目的
本発明は、多種の信号出力を取り出すにあたり、多種の
データ信号から選んだ複数のデータ信号を１群として同
一の端子から出力さぜることのできるインターフェース
回路を内蔵させ、ＬＳＩが多機能化ならびに高集積化さ
れても、このことによって出力端子数が増加することの
ないＬＳＩの提供を目的とするものである。
データ信号から選んだ複数のデータ信号を１群として同
一の端子から出力さぜることのできるインターフェース
回路を内蔵させ、ＬＳＩが多機能化ならびに高集積化さ
れても、このことによって出力端子数が増加することの
ないＬＳＩの提供を目的とするものである。
発明の構成
本発明の大規模集積回路は、多種のデータ信号から選ん
だ複数のデータを１群として出力端子に出力させるため
に、出力ポートと内部回路の複数のデータを出力するデ
ータバスとの間に、このデータバスからのデータを変換
するデコーダ部、このデコーダ部からの変換データとバ
スからの複数のデータを入力とし、この入力データを選
択するマルチプレクサ部、マルチプレクサ部におけるデ
ータ選択を切換制御するゲート回路およびマルチプレク
サ部から出力されるデータをランチ制御するラッチ部で
構成されるインターフェース回路を設けた構成となって
いる。この構成により、１つの出力端子が１群のデータ
に対して共通となる。
だ複数のデータを１群として出力端子に出力させるため
に、出力ポートと内部回路の複数のデータを出力するデ
ータバスとの間に、このデータバスからのデータを変換
するデコーダ部、このデコーダ部からの変換データとバ
スからの複数のデータを入力とし、この入力データを選
択するマルチプレクサ部、マルチプレクサ部におけるデ
ータ選択を切換制御するゲート回路およびマルチプレク
サ部から出力されるデータをランチ制御するラッチ部で
構成されるインターフェース回路を設けた構成となって
いる。この構成により、１つの出力端子が１群のデータ
に対して共通となる。
実施例の説明
本発明の大規模集積回路について、第２図を参照して説
明する。
明する。
第２図は、大規模集積回路、０１つである１チツプ４ビ
ツトマイクロコンピユータの出力インターフェース回路
を本発明の回路構成とした実施例を示す図であり、デー
タバス１と出力ポート４３゜４４との間には、データバ
ス１のデータと補助入力端子５に加わる補助入力信号と
が入力されるデコーダ６、このデコーダ６で変換したデ
ータとデータバス１からのデータとが入力されるマルチ
プレクサ７．７１、マルチプレクサ７および了１のデー
タ選択を切り換え制御するための信号を発生させるゲー
ト回路８、マルチプレクサ部と７１から出力されるデー
タをラッチ制御するラッチ３３゜３４および出力制御信
号印加端子９．９１に加わる出力制御信号をランチ３３
．３４へ印加するゲート回路１０．１１で構成したイン
ターフェース回路が設けられている。
ツトマイクロコンピユータの出力インターフェース回路
を本発明の回路構成とした実施例を示す図であり、デー
タバス１と出力ポート４３゜４４との間には、データバ
ス１のデータと補助入力端子５に加わる補助入力信号と
が入力されるデコーダ６、このデコーダ６で変換したデ
ータとデータバス１からのデータとが入力されるマルチ
プレクサ７．７１、マルチプレクサ７および了１のデー
タ選択を切り換え制御するための信号を発生させるゲー
ト回路８、マルチプレクサ部と７１から出力されるデー
タをラッチ制御するラッチ３３゜３４および出力制御信
号印加端子９．９１に加わる出力制御信号をランチ３３
．３４へ印加するゲート回路１０．１１で構成したイン
ターフェース回路が設けられている。
ところで、このインターフェース回路の基本動作は、以
下のようになっている。
下のようになっている。
データバス１と端子５に加わる補助入力信号は常にデコ
ーダ６に入力されており、デコーダ６で８ビツトデータ
に変換されている。各出力ポート４３と４４にはマルチ
プレクサ７と７１が取り付けられており、ゲート回路８
からの切シ換え制御信号によって、バスデータを選ぶか
あるいはデコーダ出力を選ぶかが選択される。このマル
チプレクサ７と７１の出力はそれぞれの出力ポート４３
゜４４に繋る出力用のラッチ３３と３４の入力となって
おυ、ラッチ制御によって出力ポート４３と４４に取り
出される。
ーダ６に入力されており、デコーダ６で８ビツトデータ
に変換されている。各出力ポート４３と４４にはマルチ
プレクサ７と７１が取り付けられており、ゲート回路８
からの切シ換え制御信号によって、バスデータを選ぶか
あるいはデコーダ出力を選ぶかが選択される。このマル
チプレクサ７と７１の出力はそれぞれの出力ポート４３
゜４４に繋る出力用のラッチ３３と３４の入力となって
おυ、ラッチ制御によって出力ポート４３と４４に取り
出される。
以上のように構成された本発明の大規模集積回路では、
出力ポートを２通シに使用することが可能になる。
出力ポートを２通シに使用することが可能になる。
すなわち、その１つは、それぞれを独立の出力ポートと
して用い、データバスの内容をそのまま出力する使用方
法であり、他の１つは、２つの出力ポートを１つにまと
め、デコーダを用いて４ビツトから８ビツトへの変換を
行い、この変換したデータを１度に出力させ、８ビツト
出力ポートとする使用方法である。
して用い、データバスの内容をそのまま出力する使用方
法であり、他の１つは、２つの出力ポートを１つにまと
め、デコーダを用いて４ビツトから８ビツトへの変換を
行い、この変換したデータを１度に出力させ、８ビツト
出力ポートとする使用方法である。
発明の詳細
な説明したように、本発明の大規模集積回路は、多機能
化と高集積化にともなう出力端子数の増加が抑制されて
おり、出力端子数の増加による価格の高騰といった不都
合を排除することができる。
化と高集積化にともなう出力端子数の増加が抑制されて
おり、出力端子数の増加による価格の高騰といった不都
合を排除することができる。
また、汎用化された１チソグマイクロコンピユータの構
成を本発明の大規模集積回路の構成とした場合には、使
用者が出力端子の選択をするに際して、プログラム上で
この選択を行うことがｉ’ｌ能となり、使い勝手の面で
もすぐれたマイクロコンピュータが実現される効果も奏
する。
成を本発明の大規模集積回路の構成とした場合には、使
用者が出力端子の選択をするに際して、プログラム上で
この選択を行うことがｉ’ｌ能となり、使い勝手の面で
もすぐれたマイクロコンピュータが実現される効果も奏
する。
第１図は、出力端子機能の向」二をはかった従来の大規
模集積回路のデータ出力回路部の構成を示す図、第２図
は、本発明にかかる大規模集積回路のデータ出力回路部
の構成を示す図である。 １・・・・・・データバス、２，６・・・・・・デコー
ダ、３゜３１〜３４・・・・・・ランチ、４．４１〜４
４・・印・出力ボート、５・・・・・・補助信号入力端
子、了、７１・・・・・・マルチプレクサ、８・・・・
・・マルチプレクサ切換信号発生用のゲート回路、９．
９１・・・・・・出力制御信号印加端子、１．０．１１
・・・・・・出力制御信号供給用のゲート７ 代理人の氏名 弁理士 中 尾 敏 列 ほか１名＠１
図
模集積回路のデータ出力回路部の構成を示す図、第２図
は、本発明にかかる大規模集積回路のデータ出力回路部
の構成を示す図である。 １・・・・・・データバス、２，６・・・・・・デコー
ダ、３゜３１〜３４・・・・・・ランチ、４．４１〜４
４・・印・出力ボート、５・・・・・・補助信号入力端
子、了、７１・・・・・・マルチプレクサ、８・・・・
・・マルチプレクサ切換信号発生用のゲート回路、９．
９１・・・・・・出力制御信号印加端子、１．０．１１
・・・・・・出力制御信号供給用のゲート７ 代理人の氏名 弁理士 中 尾 敏 列 ほか１名＠１
図
Claims (1)
- 出力ボートと内部回路の複数のデータを出力するデータ
バスとの間に、同バスからの データを変換するデコー
ダ部、同デコーダ部からの変換データと前記データバス
からの複数のデータを入力とし、この入力データを選択
するマルチプレクサ部、同マルチプレクサ部でのデータ
選択を切換制御するゲート回路、および前記マルチプレ
クサ部から出力されるデ〜りをラッチ制御するラッチ部
とで構成されるインターフェース回路を設けたことを特
徴とする大規模集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57192957A JPS5983234A (ja) | 1982-11-02 | 1982-11-02 | 大規模集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57192957A JPS5983234A (ja) | 1982-11-02 | 1982-11-02 | 大規模集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5983234A true JPS5983234A (ja) | 1984-05-14 |
| JPH0430058B2 JPH0430058B2 (ja) | 1992-05-20 |
Family
ID=16299838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57192957A Granted JPS5983234A (ja) | 1982-11-02 | 1982-11-02 | 大規模集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5983234A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6068916A (en) * | 1995-10-30 | 2000-05-30 | Bando Chemical Industries, Ltd. | Tension member for belt, method of producing the same and belt including the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54136243A (en) * | 1978-04-14 | 1979-10-23 | Toshiba Corp | Address conversion circuit |
-
1982
- 1982-11-02 JP JP57192957A patent/JPS5983234A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54136243A (en) * | 1978-04-14 | 1979-10-23 | Toshiba Corp | Address conversion circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6068916A (en) * | 1995-10-30 | 2000-05-30 | Bando Chemical Industries, Ltd. | Tension member for belt, method of producing the same and belt including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0430058B2 (ja) | 1992-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890015118A (ko) | 디지탈 신호 처리 프로세서 | |
| JPS5983234A (ja) | 大規模集積回路 | |
| JPS61134982A (ja) | メモリ・アクセス回路 | |
| JPS6128423Y2 (ja) | ||
| JPS62192085A (ja) | ビツト処理回路 | |
| SU696539A1 (ru) | Матричный дешифратор дл комбинаторного переключател | |
| JPH0121383Y2 (ja) | ||
| JPH01231522A (ja) | 半導体集積回路装置 | |
| JPH03164852A (ja) | 集積回路 | |
| JPH05252039A (ja) | ３線式シリアルデータ転送方式の多チャネルｄ−ａ変換器 | |
| SU1078426A1 (ru) | Комбинационный сумматор | |
| JPH026683Y2 (ja) | ||
| JPS6334953A (ja) | 半導体集積回路 | |
| JPS6158074A (ja) | マイクロコンピユ−タ | |
| JPH0456518A (ja) | Ａ／ｄ変換ユニット | |
| JPS63142454A (ja) | 半導体集積回路装置 | |
| JPS6261117A (ja) | ランキング回路 | |
| JPH0234040A (ja) | パラレルシリアル変換回路 | |
| JPS5953926A (ja) | 制御装置 | |
| JPS57196559A (en) | Semiconductor integrated circuit | |
| JPS62150458A (ja) | マイクロコンピユ−タ | |
| JPH0648243U (ja) | シリアル−パラレル変換回路 | |
| JPS62252161A (ja) | 相補形ｍｏｓ集積回路 | |
| JPH07177017A (ja) | 半導体集積回路 | |
| JPS57162015A (en) | Common input/output bus controlling system |