JPS5983229A - バス信号異常検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、ディジタル計算機などに使用されているバ
ス信号の検査装置に関するものである。

従来のこの種検査装置において、第１図及び第２図金柑
いて説明する。

第１図は、従来のロジックプローブの外観図を示すもの
で１図において（１１は、絶縁構造のケース。

（２）は接触端子、（３）は論理レベル点灯用の表示素
子。

（４）は電源コード、（５）はＤＣ電源接続用のワニロ
クリップである。

第２図は、従来のロジックプローブのブロック図を示す
もので１図において（２）〜（３）は、第１図と同一の
ものである。（６）は論理レベル検出回路、（７）は、
単遅延回路、（８）は１表示回路である。

従来における。論理レベル及びパルス信号の検出動作に
ついて説、明する。第２図で計算機のバス信号を検査す
る場合、接触端子（２）をバス信号が出力されている被
検査ｌＣの端子へ接触させて、その端子上のバス信号の
論理レベル全論理レベル検出回路（６）により検出する
。

論理レベル検出回路（６）は、バス信号の論理レベル“
Ｈ”又は“Ｌ”レベルを検出し９次の単遅延回路（７）
へと接続される。

単遅延回路（７）は、バス信号の論理レベルの変化（“
Ｈ”〜ＩＩ　Ｌ″）により、単遅延動作し、そこから出
力する単遅延パルスにより次の表示回路（８）へ経由し
９表示素子（３）の点滅動作により、計算機バス信号の
論理状態を確認できる。

ところで、従来のロジックプローブは、バス信号線を一
点ずつ手動で検査しなければならず、検査時間がかかり
、しかもバス信号のなかに異常パルス（パルスノイズ等
）が混在していても識別せずに表示素子を点滅させてし
まうなどの欠点があった。

この発明は、こねらの欠点を解消するためになされたも
ので１回路構成が簡単であり、計算機のバス信号ケーブ
ルと接続することにより自動的にバス信号線を順次選択
し、任意のバス信号線上で混在する異常パルス又は、異
常（信号出力停止）を表示素子の点灯で確認でき、バス
信号線チャンネル数の表示をも同時に確認できるバス信
号異常検出装置を提供するものである。

以下第３図〜第８図を用いてこの発明の一実施例を説明
する、第３図は、この発明によるバス信号異常検出装置
の外観図を示すもので９図において（９）は、絶縁構造
のケース、顛は、計算機バス信号ケーブル接栓と接続す
るための接栓座、０１）は。

インターフェイス機器の接栓座と接続するための接栓、
α力は、計算機バス信号ケーブルと同等の信号ケーブル
、０階は、信号線選択表示用の信号線チャンネル数衣示
’ａＬ　（１４）は、正、負論理選択用のスイッチ、０
句は、異常パルス表示素子、Ｈは、異常表示用素子であ
る。

第４図は、この発明のバス信号異常検出装置のブロック
図を示すもので（１？）は、バス信号線の選択時間を設
定するためのクロック発振回路、　（ＩＳは。

デケードカウンター動作をさせるだめのカウンター回路
、（１９は１選択された信号線のチャンネル数表示用の
信号線選択表示回路、翰は、バス信号線に対応して接続
されたリレ一群の信号線選択リレー回路、　ｃ２＋１は
、正、負論理選択用の正負論理選択スイッチ回路、（２
３は、異常パルスを検出する異常パルス検出回路、（ハ
）は、異常（信号出力停止）を検出する異常検出用表示
回路、　Ｃ！４１は、異常パルスを表示する異常パルス
表示回路、（ハ）は、異常検出用の異常表示回路である
。

第５図は、この発明によるバス信号異常検出装置を計算
機と・インターフェイス機器間に接続した。

接続図を示すもので１図において（９）〜（１３までは
第３図のものと同一であり、（イ）は、計η機、（２１
は計算機用のバス信号ケーブル、＠は、訓算機ＱＯ用の
インターフェイス機器である。

第５図の各Ｂ器を接続した。接続図において。

計算機バス信号（アドレス信号、データ信号、制復信号
等）は、計算機のバス信号ケーブル（５）からバス信号
異常検出装置（９）の信号ケーブルα２を経由しインタ
ーフェイス機器（至）へと接続されて、計算機動作は、
バス信号異常検出装置（９）の影響をうけずに、正常に
動作する。

次にバス信号異常検出装置（９）の詳細な動作説明につ
いて、第６図〜第８図で説明する。

第６図は、この発明妬よるバス信号異常検出装置の接続
図を示すものであり９図において０３）〜Ｏｅまでは第
３図と同一のものであり、卸〜Ｑ句までは第４図と同一
のものである。

ａ１〜ａ４までは、計算機バス信号ケーブル０７１と対
応し接続された計算機バス信号線を示す、ＩＣ（ｏ〜工
Ｃ（４）までは、クロック発振回路Ｑ力を構成するＩＮ
ＶＥＲＴＥＲのＩＣ１ＩＣ（５）は、Ｊ−にフリップフ
ロップの工Ｇ、０１は、発振定数のコンデンサ、　　Ｒ
１は９発振定数の抵抗、ＯＬｌ　　は、クロック発振出
力の測定点、　　Ｒ８Ｉ　　は、計算機１２０のリセッ
ト信号、ＩＣ（６）はＮＡＮＤ　　のＩＣ，ＩＣ（７）
は。

ＩＮＶＥＲＴＥＲのＩＣ，工Ｃ（８）は、デケードカウ
ンターのＩＣ１七７〜ｔ１１までは、デケードカウンタ
ー、ＴＯ（８１から出力されるカウンターパルス。

Ｉ’（８２は、　　ＮＡＩＪＤ−工０　（Ｇｌの出力測
定点、ＩＣ（９）はＢＣＤＣＤカラフタ工０．ＩＣＱＩ
は、ＢＣＤ−セグメント変換の工Ｃ１工０　（１１ｊ〜
ＩＣ（１→までは。

デジタルスイッチの工０．Ｘ１はｉｔｅｍバス信号線の
測定点、　　Ｉ　Ｃ（ＩＳ　〜ｉ　Ｃ！（１６）までは
、ＩＮＶＥＲＴＥＲのＩＣ９■Ｃａ力は、マルチバイブ
レークのＩＣ１ＩＣ時はディレィの工０．工Ｃα９は、
　　１（ＡＮＤの工ＣＩＣｃｎｔｔ、マルチバイブレー
タの工０，０２〜ｃ３までは１発振定数のコンデンサ、
Ｒ２−Ｒ３までは１発振定数の抵抗、ｘ２はマルチバイ
ブレータ工Ｃθ力の出力測定点、Ｘ３は、ＮＡＮＤＩＯ
（ｌ！ｌ　の出力測定点、Ｘ４は、マルチパイプレーク
ＩＣ（Ｊの出力測定点、ＩＣｏｎｖｉ、マルチバイブレ
ータの工Ｃ１ＩＣ（２２〜工Ｃ（２，１まではＮＡＮＤ
　　のＩＣ，ＩＣＱ、（ｌは。

ＩＮＶＥＲＴＦＲの■ｏ、Ｒ４は発振定数の抵抗、　　
０４は０発振定数のコンデンサ、Ｘ５は、マルチバイブ
レータＩ　Ｃ！　（２１１（７）ｄｊ力測定点、ｘ６は
、　ＮＡＮＤＩ（Ｊ６の出力ｄ１１１定点、Ｘ７はＩＮ
ＩＲＴＢＲ−ＩＣＵ４ｃＤ出力測定点、ＩＣ（ハ）は、
　　工ＮＶＥＲＴＥＲのＩＣ，Ｒ４１ま。

抵抗、　　Ｉｃｅ！ｆＨ！、　　ＩＮＶＫＲＴＥ；ＲＯ
ＩＣｔ、　Ｒ５に’；１．抵抗である。

第６図のクロック発振回路（ｉ力の動作につ（・て説明
する。

図の発振回路は１周知のＭ構成であり９発振定数のコン
デンサＣ１および発振定数の抵抗Ｒ１の飴を選択するこ
とにより所定の発振７４１１１幅が。

任意に得られる。

クロック発振出力の状態を次の第１図を用（・て説明す
る。

第７図は、クロック発振出力を基準としたタイミングブ
ヤートｅ示すもので１図にお−・てＣＬ（１１゜ＲＳ　
（２’ｌ、　　Ｉ　Ｏ（８）及びｔ７〜ｔ８　までは第
６図のものと同一である。第７図のし１〜ｔ６　までは
、連続発振の状態を示すクロックツくルス＋ｊ１２１Ｔ
、デケードカウンターＩＣ（８）のリセット信号である
、第６図のカウンター回路（１８＋の動作につ（・て説
明する。

図の回路構成において、第５図の計算機（ホ）の電源Ｏ
Ｎ時に、第６図に示すリセット信号ＲＳ　（１１が。

Ｎ　Ａ　Ｎ　Ｄ−Ｔ　０（６１の入力にＬ　”から“Ｈ
”へと入力され、第７■１の１（Ａ　Ｎ　Ｄ　　Ｉ　Ｏ
＋６１の出力Ｃ号車点ＲＳ　（２）において“工■”か
ら°“Ｌ”−・１１図のタイミングで示す様に変化する
。第６図のデケードカウンターＩＣ（８）のリセット端
子が、“Ｈ″から“Ｌ　”へと変化すると、入力するク
ロックツ（ルスによりカウンターパルスを第７図のタイ
ミングチコートで出力する。カウンターパルスｔ７に’
ｌ＋　図のタイミングで示すとおり、クロックパルスｔ
２の立上り時にＨｕから“′Ｌ″へ動作し１次のカウン
ターノぐルスｔ８が出力する。クロックパルスｔ３の立
上り時に、カウンタパルスｔ８は、“Ｈ”から“′Ｌ”
へと動作１次のカウンターノくルスｔ９が出力される。

クロックパルスｔ４の立上り時に、カウンターパルスｔ
１．）が出力し、クロックパルスｔ５の立上り時にカウ
ンターパルスｔｉｉ　　が出力する。

第６図のカウンターパルスｔ１１　　は、工ＮＶＥＲＴ
ＫＲ−工Ｃ（７）全経由し、ＮＡＮＤ−工Ｃ（６）　　
へ接続されているので、　　ＮＡＩＪ、Ｄ−工Ｃ（６）
の出力測定点ＲＳ　（２）は。

第７図のデケード・カウンターＩＣ（８）のリセット信
号ｔ１２　　として図のタイミングで出方することにな
る。

リセット信号ｔ１２によりデヶード・カウンターＩＣ（
８１’！ｚリセット動作させ、カウンターパルスｔ７が
再び出力され、連続発振するクロックパルスの入力によ
り１図のタイミングをくり返えす動作を行うことになる
。

次に第６図の信号線選択表示回路の動作について説明す
る。第６図のＢＯＤカウンターのＩＣ１（９１のクロッ
ク端子と、クロック発振回路α７）の出力が接続され、
リセット端子と、デヶードカウンターＩＣ（８）のリセ
ット端子が９図の様に接続されている、 第６図の計算機リセット信号ＲＳ　（１１により、ＢＣ
ＤカウンターＩＣ（９）は、リセットされて、出力が“
０”となり、ＢＯＤ−セグメント変換の■ｃ（ＩＣｊは
動作せず、よって信号線チャンネル表示器Ｕは表示しな
い。

次に第１図のクロックパルスｔ１　ｉ：Ｂ　ＣＤ　カウ
ンターエＣ（９）へ入力したときは９図のタイミングに
示す様ＫＢＣ！ＤカウンターエＣ（９）はセット状態で
あるので、ＢＯＤ出力パルスとして出力しＢｃＤ−セグ
メント変換工０（１１の論理動作によって信号線チャン
ネル数表示器０は、数字、′１”が表示する。

次にクロックパルスｔ２がＢＯＤカウンターＩＣ（９）
へ入力した場合上記のＢＣＤカウンターＩＣ（９）とＢ
ＣＤ−セグメント変換工ＣａＱが論理動作し。

信号線チャンネル数表示器０３は、数字“２”が表示す
る。

クロックパルスｔ３が入力した場合は、数字°”３″が
表示しクロックパルスｔ４が入力した場合ハ、数字゛４
”が表示するが、クロックパルスｔ５が入力した場合は
、デケードカウンターＩＣ（８）のリセット信号ｔ１２
　が発生するために、　　ＢｃＤカウンターＩＣ（９）
は再びリセット状態となり７信号線チャンネル数表示器
ａ騰は９表示しない。ただしクロックパルスｔ６が入力
した場合は、ＢｃＤカウンターＩＣ（９）が再びセット
状態となり信号線チャンネル数表示器θ引ま、数字“１
”と表示する。

クロックパルスの入力釦より、上記の動作をくり返えし
ていることになる。

次に第６図の信号線選択リレー回路シｏの動作について
説明する。

図の回路接続において、計算機バス信号線ａ１は、ディ
ジクルスイッチＩＣＱＩ）のリレ一端子と接続しており
、他方のリレ一端子は、正負論理選択スイッチ回路ｅυ
の入力と接続され、コントロール端子は、デケードカウ
ンターＩＣ（８）のカウンタパルスｔ７が出力されるラ
インと接続されている。

よってディジタルスイッチｌ０ＱＩ）のリレーＯＮ動作
は、カウンターパルスｔ７が出力されている間、動作す
ることになる。

ディジクルスイッチエ０ＣＬ２はカウンターパルス上８
ニヨリ、リレーがＯＮ動作し、ディジタルスイッチェＣ
０は、カウンターパルスｔ９によりリレーがＯＮ動作し
、ディジタルスイッチェＣ（１４は。

カウンターパルスｔ１０　により、リレーがＯＮ動作す
る。

計算機バス信号線ａ１〜ａ４は、順次デイジタルスイッ
チェＣＵ〜工Ｃ０４）のリレーＯＮ動作により選択され
、正負論理選択スイッチ回路Ｑυの入力へ接続される。

次に第６図の正負論理選択スイッチ回路（２１１の動作
について説明する。

図において、計算機バス信号線の測定点Ｘ１上で、！１
算機伯号が負論理であれば、正負論理選択用のスイッチ
Ｉは図のとうりのスイッチの位置に設定すると異常パル
ス検出回路（２２と異常検出用表示回路Ｑ３）の各入力
へ負論理の状態で接続でき、もし計算機信号が正論理で
あれば、正負論理選択用のスイッチ０荀ヲ切替えること
により、異常パルス検出回路（２３と異常検出用表示回
路（ハ）の各入力は。

負論理の状態で接続できる。

次に第６図の異常パルス検出回路（２邊の動作について
説明する。

図において１発振定数のコンデンサＣ２と発振定数の抵
抗Ｒ２の値をマルチバイプレターエＣ（ｌηの発振パル
ス幅、が１００　ｎｓになる様に発振定数としてあらか
じめ設定する。

次の発振定数のコンデンサｃ３と発振定数の抵抗Ｒ３の
１直をマルチパイプレターＩＣ（社）の発振パルス幅、
が５０ｍ５になる様忙発撮定数としてあらかじめ設定す
る。

異常パルス検出回路（２りの動作説明を第８図のタイミ
ングチャート’２用いて陵、明する。

第８図は、異常パルス検出と異常検出の動作を示すタイ
ミングチャートである５図において０Ｌ（１１ＲＳ　（
１１およびＸ１〜ｘ７までは第６図のものと同一であり
、ｔ１〜ｔ２までは、第７図と同一のものである。

ｔｌｓ　　は、計算機バス信号線上の異常パルス（パル
スノイズ等）＋　　＋１４は、計舅１機バス信号線上ノ
正常ハルス、　　ｔｌ　５　は、マルチバイブレータエ
Ｃ（ｉｎ（Ｄ発振パル、Ｘ、　　ｔｌ６は、ＮＡＮＤ−
ＩＣ（［１の出力パルス、ｔ１７　は、マルチバイブレ
ータエ（コ（イ）の発振パルス、＋１８　は、マルチバ
イブレータ工ＣＣＩυの発振パルス、＋１９　は、　　
ＮＡＮＤ−工（Ｊ３（７）出カパルス、ｔ２ｏシま、Ｉ
ＮＶＥＲＴＥＲ−工０ｅ７４＋の出力パルスである。

第８図のクロック発振出力の測定点ＯＬ＋１１における
クロックパルスｔ１　　とクロックパルスｔ２は第１図
と同一でル）る。

計算機バス信号線の測定点Ｘ１上に、異常パルスｔｊ３
　と正常パルスｔ１４　　が交互に存在する場合を図に
示し、異常パルスｔｉ３　のパルス幅を３０ｎθ、正常
パルスｔｉ４のパルス幅を３００　ｎｅと仮定する。マ
ルチバイブレータＩ　Ｏ（＋７１の出カ６用定点Ｘ２で
は、マルチバイブレータエＣ！Ｑ７１の発振パルスｔ１
５　　のタイミングを図に示しである。発振パルスｔ１
５　は、あらかじめ、第６図の発振定数のコンデンサｃ
２と発振定数の推抗Ｒ２の（直を１００ｎｓＫ設定して
あり、第８図の発振パルスｔ１５は１００ｎθのパルス
幅金もって発振出方する。

第６　図ノティレイｌ０ｆｌｌＣは、マルチパイプＬ’
　−タｌ０（Ｉηがら出力する発振パルスの立上り時の
遅延時間を補正する。

ＮＡＮＤ−ＩＯＱｌの両入力は、異常パルスｔ１３　　
と発振パルスｔ１５　が入力し、ＮＡＮＤの論理動作に
より、第８図のＮＡＮＤ　−工ａＨの出力測定点Ｘ３で
。

発振パルスｔｔＳ　と異常パルスｔ１３　、双方の“Ｈ
”領域の差が出力パルスｔ１６　として出力する。

次に正常パルスｔ１４　が入力した場合１発振パルス、
ｔ　１５　、ヨ’）　パルス幅が広いので、正常パルス
ｔ１４　の“Ｌ”領域内に発振パルスｔ１５　　の“Ｈ
”領域があるので、ＮＡＮＤ　の論理動作によりＮＡＮ
Ｄｘｃａｅの出力測定点Ｘ３には、出力パルスが発生し
ない。

マルチパイプレークＩＣ（イ）の出力ｄす定点Ｘ４は。

ＮＡＮＤ　−工Ｃ（１１の出力パルスｔ１６　の立下り
時で。

マルチパイプレークＩＣ翰の発振パルスｔ１７　が出力
する。発振パルスｔ１７　は、第６図の異常パルス表示
回路０４）へ印加される。

第６図で異常パルス表示回路Ｑ４の動作を説明する。

図においてＩＮＶＥＲＴＥＲ−ＩＩ：！＠の入カヘ上記
発撮パルスｔ１７　　が印加されるとＩＮＩＲＴＥＲ−
ＩＣ（ハ）の出力は１発振パルスノイズ　　のパルス幅
分が“Ｌ”になると電流が電源と接続された抵抗Ｒ５を
通じ、異常パルス光示素子０９に流れ込むことにより点
灯する。なお発振パルスｔ１７　は５０ｍ５のパルス幅
をもっているので、目視で異常パルス表示素子α９の点
灯を確認できる。

次に異常検出回路（ハ）の動作説明を第６図、第８図を
用いて説明する。

第６図において、　　′ＮＡＮＤ−■Ｑ（２２とＩＣ（
２３）はＲ８−フリップフロップ回路を構成しており、
」二記Ｒ８−フリップフロップ回路をリセットさせるた
めの発振パルス信号全発生するうマルチバイブレータｘ
ｃｔ２υの発振定数のコンデン−９−０４と抵抗Ｒ４の
瞳をあらかじめ１ｕｓθｅの発振パルス幅となる様に設
定する。

次に８Ｆ、８図のタイミングチャートｉ用いて動作を説
明する６ クロック発振出力の測定点（：！Ｌ（１１上のクロック
パルスｔ１の立上り時に、マルチバイブレータ■ＣＣＤ
が発振し、出力測定点Ｘ５に発振パルスｔ１８が出力す
る。

発振パルスｔ１Ｂ　は１ｕｓθｅのパルス幅力あり。

ＮＡＮＤ−ＩＣ（２）の入力へ印加すると、Ｒ８−フリ
ップフロップ回路がリセット状態となり、ＮＡＮＤ−工
Ｃ（２２の出力ｉｌ′ｌｌ］定点Ｘ６はＬ″となる、訓
算機バス信号線の測定点Ｘ１上に異常パルスｔ１３　の
立下り時にＲ８−フリップフロップ回路が動作し、セッ
ト状態となる。ＮＡＮＤ−工Ｃ（イ）の出力測定点Ｘｉ
ま、Ｒ８−フリップフロップ回路の出力をあられし１図
のタイミングで示す、ＮＡＮＯ）−ｘａｔＢの出力パル
スｔ１９　が得られる。

Ｒ８−クリップフロップ回路は９次のリセットパルスが
入力されるまで、セット状態を保持する。

クロックパルスｔ２　の立上り時に、マルチバイブレー
クーエＣｅｌが発振動作し９発振パルスｔｅａが、ＮＡ
ＮＤ−■ｃｃ騰の入力に印加することにより再びＲ８−
フリップフロップ回路がリセット状態となり、′異常パ
ルスｔ１５　が入力されるまでは。

ＮＡＮＤ−工ＣＱりの出力は、“Ｌ　”となる。

次に異常パルスｔ１５　　の立下り時にＲＥ−フリップ
フロップ回路が動作し、セット状態となり。

旧算機バス信号線上に存在するパルスがあれば。

上記Ｒ８−ノリツブフロップ回路が、セット動作し、無
信号であれば、セット動作音せず、　　ＮＡＮＤ−ＩＯ
Ｃ？２＋の出力は、“Ｌ″状態保持する。

ＩＮＶＥＲＴＥＲ−Ｔ、　ＣＣ！（イ）の出力測定点Ｘ
γは。

Ｎ　Ａ　Ｎ　Ｄ−工Ｃ（２ａの出力バルス１：１９　’
ｆｒ＝反転させたＩＮＶＥＲＴＥＲ−工ＣＱ荀の出力パ
ルスｔ２０　が出力する。

次に第６図を用いて異常表示回路（ハ）の動作を説明す
る。

上記工ＮＶＥＲＴＥＲ−工ＯＣ！４）の出力パルスｔ２
０が、ＩＮＶＦＲＴＥＲ−ＩＣ＠の入力へ印加した場合
出力側は、パルスｔ２０　のパルス幅分“Ｈ”となるの
で、異常表示用素子θｅのアノードとカンード間が同電
位であるので異常表示用素子αＱは点灯しない。

これは計算機バス信号線上のパルスが入力された例の動
作説明であって、もし計褒機バス信号線上が無信号の場
合、　　ＮＡＮＤ　−Ｉ　Ｏ（２３の出力が“Ｌ　”状
態を保持し、ＩＮＶＥＲＴＥＲ−工ＣＱ４の出力１−１
　”Ｈ”、ＩＮＶＥＲＴＥＲ−ＩＣ（４）の出力が“Ｌ
”状態となるので、異常表示用素子αＱは、抵抗Ｒ６ｉ
通じ電流が、ＩＮＶＥＲＴＥＲ−ＩＣ（イ）の出力へ流
れることにより、異常表示回路叫が点灯する。

この点灯により、計算機バス信号線上の信号出力停止、
又は断線を確認できる。

以上計算機バス信号線ａ１〜ａ４までのバス信号異常検
出の動作例について、詳細に峠、明したが。

この発明は、計算機のバス信号線の異常を検出するだけ
でなく９通信機器の信号ケーブルについても、異常検出
が可能であり、カウンター回路とリレー回路を増設する
ことにより信号線選択範囲が。

広範囲に設定可能である。

以上のようにこの発明に係るバス信号異常検出装置では
、自動的にバス信号線を順次選択し、計算機バス信号の
異常を異常パルス検出と異常検出を同時°に実施し、そ
れぞれの表示素子を点灯させることにより、計算機の異
常ｆ　ｒｉｆ＋認でき、あわせて、バス信号線のチャン
ネル数をも表示させ確認できる利点がある。

【図面の簡単な説明】

第１図は、従来のロジックプローブの外観図。 第２図は、従来のロジックプローブのブロック図。 第３図は、この発明によるバス信号異常検出装置の外観
図、第４図は、この発明のバス（３を号異常検出装置の
ブロック図、第５図は、この発明によるバス信号検出装
置全話算機とインターフ−ｆ−イス機器間に接続した接
続図、第６図は、この発明によるバス信号異常検出装置
の接続図、第７図はクロック発振出力を基準としたタイ
ミングチャート。 第８図は、異常パルス検出と異常検出の動作を示すタイ
ミングチャートであり、（１）は絶縁構造のケース、（
２）は接触端子、（３）は表示素子、（４）は電訴コー
ド、（５）はワニロクリップ、（６）は論理レベル恢出
回路、（７）は単遅延回路、（８）は表示回路、（９）
は、絶縁構造のケース、　０１は接栓、αＢは接栓座、
、、（＋２＆’ｊ、信号ケーブル、α急は１８号線チャ
ンネル数表示器、０４は正、負論理選択スイッチ、０９
は異常パルス表示素子、αｅは異常表示用素子、（ｌη
はクロック発振回路、０８＆よりランター回路、α■は
信号線選択表示回路、（７）は信号線選択リレー回路、
ｌ２ｆＪは正負論理選択スイッチ回路＋　（２２１は異
常パルス検出回路、Ｇ！：Ｈま異常検出回路、　＜２４
）は異常パルス表示回路、い）（１４異常表示回路、（
ハ）は計算機、＠はバス信号ケーブルＣ弱はインターフ
ェイス機器、ａ１〜ａ４までは。 計算機バス信号線、工Ｃ（１）〜Ｉ（：！（４１は、　
　ＩＮＶ）ｌ；ＲＴＥＲ−のＩＣ９ＩＣ（５）はＪ−に
フリップフロップの工Ｃ，ＩＣ（６）はＨＡＮＤの工０
．ＩＣ（７）は、ＩＮＶＥＲＴＥＲのＩＣ，ＩＯｔ＆）
はデケードカウンターのＩＣ，ＩＣ（９）はＢＣＤ−カ
ウンターの工Ｃ！、ＩＯＱ旧」５．ＢＣＤ−セグメント
変換（７）ｉ　Ｃ，Ｉ　Ｃ！（１１１〜ｉ　１４）は。 ディジタルスイッチのＩＣ１工０（１！９〜ｌ０Ｑｉは
。 １ＮＶＥＲ１’ＥＲ（７）Ｉ　Ｏ，工０１７１は’？　
ルチバイブレータの王Ｃ０工ａ（ＵＳはディレィの１０
．ＩＣ（１９はＮＡＲＤのＩＣ，ＩＣ（至）〜ＴＯｔ２
１）は、マルチバイブレータ−のＩＣ１工Ｃ＠〜■Ｃ（
ハ）はＮＡＮＤの１０゜ｘｒ４４１〜工Ｃ（４）は、工
ＮＶＥＲＴＲＲのＩＣ，ａ１〜Ｃ４は発振定数のコンデ
ンサ、Ｒ１−Ｒ４は発振定数の抵抗、Ｒ５〜Ｒ６は抵抗
、ＣＬ（１１はクロック発振出力の測定点、Ｒ８（１１
は、計算機リセット信号、Ｒ８（２１はＮＡＮＤ＝ＩＣ
（６）の出力測定点。 ｔ１〜ｔ６は、クロックパルス、ｔ７〜ｔ１１はカウン
ターパルス、ｔ１２はデケードカウンターＩＣ（８）リ
セット信号、ｔ１３は異常パルス、ｔ１４は正常パルス
、し１５　は、マルチバイブレーターエ０（１７１の発
振パルス、ｔ１６はＮＡＩＪＤ−工０１１鎌の出力パル
ス、ｔｌ、）Ｌ　　マルチハイフレーク、ＴＯ（２１）
発掘パルス、ｔ１８はマルチバイブレータ■Ｃｅυの発
振パルス、ｔ１９はＮＡＮＤ−■ｏ（社）の出カバ／Ｌ
／　ス、　　ｔ２　（３はＩＮＶＥＲＴＥＲ−工００４
１の出力パルス・　Ｘｌは旧鼻機バス信号線のσ１１定
点、Ｘ２はマルチバイブレータ−ＩＣ（ｌηの出力測定
点、Ｘ３ｉ４ＮＡＮＤ−Ｉｃ（Ｉ！Ｉの出力（ｌｌ１１
に点、Ｘ４はマルチバイブレーターエＣ（２１の出力測
定点、Ｘ５はマルチハイフレークエ０ｆ２０の出力測定
点、Ｘ６はＮＡＮＤ−工Ｃ＠の出力測定点、ｘ７は工Ｎ
ｖＥＲＴＥＲ−Ｉ（３０４）の出力測定点である。 なお図中同一あるいは相当部分には同一符号′と付して
示しである。 代理人　葛野信− １７３ 第１図 第２図 第４図

Claims (2)

【特許請求の範囲】
1. （１）　　ディジタル計算機等で使用するバス信号線と
   、インターフェイス機器間に接栓で接続された状態で計
   算機バス信号（アドレス信号。データ信号、その他制両
   信号）等の異常を識別するためのバス信号異常検出装置
   において、バス信号線の選択時間を設定−Ｊ−るクロッ
   ク発振回路と、上記クロック発振回路からのクロックパ
   ルスにより、デヶードカウンター動作をするカウンター
   回路と、上記クロックパルスによって、計算機ノ５ス信
   号線のチャンネル数を表示動作させる。信号線選択表示
   回路と、上記チャンネル数を表示する信号線チャンネル
   数表示器と、上記カウンター回路からのカウンターパル
   スによりバス信号線それぞれに対応し”Ｃ接続された複
   数のリレーを１１１次ＯＮ動作させる信号線選択リレー
   回路と、上記信号線選択リレー回路の動作によって順次
   選択されたバス信号線上の計算機バス信号の正、負論理
   動作を選択する正、負論理選択スイッチ回路と、上記正
   、負論理選択スイッチ回路からの計算機バス信号に混在
   する異常パルス（パルスノイズ等）を検出する異常パル
   ス検出回路と、上記異常パルスを表示動作させる異常パ
   ルス表示回路と、上記異常パルスを点灯させる異常パル
   ス表示素子と、上記正、負崩理選択スイッチ回路からの
   計算機バス信号の異常（信号出力停止）を検出する異常
   検出回路と、上記異常検出回路からの異常を表示動作さ
   せる異常表示回路と、上記異常を点灯させる異常表示用
   素子とから構成され、自動的にバス信号線を順次選択し
   、計算機バス信号の異常を、異常パルス表示素子又は、
   異常表示用素子のいずれかの点灯により、バス信号線の
   異常を識別して確認できるとともに１選択されたバス信
   号線チャンネルをも信号線チャンネル数表示器で確認で
   きるようにしたことを特徴としたバス信号異常検出装置
   。
2. （２）　　上記各回路はケース内に収納されているとと
   もにケース中央部に信号線チャンネル数表示器と、正、
   負論理選択用のスイッチと、異常パルス表示素子と、異
   常表示用素子とが取付けられ、ケース両端部にそれぞれ
   信号線が配線され、信号線それぞれの先端部に接栓と接
   栓座が取付けられていることを特徴とする特許請求の範
   囲第（１）項記載のバス信号異常検出装置。