JPS5980088A - デイジタルコンバ−ジエンス補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はディジタル的にコンバージェンス補正を行うよ
うにしたコンバージェンス補正装置に係り、とくにその
補正波形発生のための初期調整操作に手間取ることのな
いようにデイジタルメモリに記憶しておく補正量を短時
間で発生し得るようにしたディジタルコンバージェンス
補正装置に関する。

〔発明の技術的背景〕

一般にカラーテレビジョン受像機等に用いるカラーブラ
ウン管では、赤、緑、青の偏向中心に対して入射角の異
る各ビームが蛍光面上或いば、投写されたスクリーン上
の一点に集中するようにしてカラー画像を映出している
。３つのビームが集中すると、シャドウマスク型ブラウ
ン管では、各ビームがシャドウマスクの穴を通り、対応
する赤、緑、青のドツトに衝突して蛍光体を発光させる
ことになる。／このような３色を一点に合わせるコンバ
ージェンス調整が正確に行なわれないと、正しい色が表
示されず画質低下の原因となる。

ところで、上記コンバージェンス調整は機構的調整と動
作上の調整とを含んでいる。機構的調整とは偏向中心を
通過後の各ビームが、ブラウン管中央部のシャドウマス
ク面に集中するように調整することを言い、動作上の調
整とは各ビームを偏向した場合、シャドウマスク中央部
以外のシャドウマスク面で各ビームが集中するように調
整することを言う。前者の調整は比較的容易であるが、
後者の調整はブラウン管と偏向ヨークとの組わせに応じ
て個々に精密な調整を行なう必要がある。

上記のような精密な調整をするには、前記側・　向ヨー
クとは別に設けたコンバージェンス補正コイルに補正電
流を加えて行っている。この補正電流は、概略パラボラ
状の電流波形になるようにし、その発生手段は、水平フ
ライバックパルス及び垂直偏向波形より鋸歯状波を作り
、この鋸歯状波を積分することによってパラボラ状波を
作る。このパラボラ状波は何種類か作られる。そして、
これを適当な割合で合成して前記組合わせに適した合成
パラボラ状波が最終的な補正電流となる。したがって、
この調整方式は多数のパラボラ状波の合成比を設定する
ことがコンバージェンスの調整を行うことに相当し、。

パラボラ状波の数がコンバージェンス調整の精度となっ
て現われるものである。このため、調整精度を上げるに
はパラボラ状波の数を多くする必要がある。しかし、波
形数が増えると合成比を設定するための調整抵抗の数が
増え、更には、設定中における合成中のパラボラ波形は
、１つの調整抵抗の調整によって波形全体が変化するも
のであるため、ある調整抵抗の調整が終了しても次の調
整抵抗を調整すると前の段階で設定した波形部分が変形
してしまい、精度の良い補正電流を得るためには極度の
熟練と、多大な調整時間を必要としていた。

そこで考え出されたのが、ディジタル方式によるコンバ
ージェンス補正である。このディジタルコンバージェン
ス補正は、調整点として定めた画面上の複数位置のコン
バージェンス補正に必要な補正量のデータをディジタル
メモリに記憶しておき、記憶した前記データを画面走査
に同期して読み出し、読み出したデータを直接或いはデ
ータ間の補間を行なった後アナログ信号に変換して補正
電流を得、この補正電流をコーノバージエンスヨークに
加えるようにして補正するものである。

上記のディジタルコンバージェンス方式によれば、前記
メモリに入力する補正量のデータ（以下補正データとい
う）を変化させることにより補正電流の波形を変化させ
ることができる上、各補正データは画面の調整点位置に
対応しているので、１つの補正データを変化させても画
面全体で波形が変化しないという利点があり、補正波形
を合成する上で極めて容易となるものである。

この補正データの入力（記憶）方法は、画面上に例えば
クロスハツチパターンとかドツトパターンを映出し、そ
のパターン上でｆｌｕ点を定め（クロスハツチパターン
ではクロスハツチの交点）、この調整点の赤、緑、青の
各色が夫々色ずれかないように補正データをカウンタ等
の発生手段にて発生させるようにする。この発生した補
正データは前記調整点を指定するアドレス信号に対応し
て発生するようにしているから、前記メモリからこの補
正データを読み出す際には各調整点に対応した画面全体
で適正な補正電流となる。このようにして誰でも熟練を
要さずに精度の良いコンバージェンス補“正を行うこと
ができる。

したがって、コンバージェンス補正は前記補正データの
発生手段を無調整状態から調整状態にする初期調整段階
、即ち補正データのメモリへの入力過程と、各調整点に
対して入力し終えた後、前記メモリから補正データを読
み出して実際に画面のコンバージェンス補正動作をする
段階とに分けることができる。

〔背景技術の問題点〕

上記補正データの入力方法をもう少し詳しく説明する。

第１図は補正データを発生して補正波形とする従来の方
法を説明する説明図であり、横軸は走査時間ｔを示し、
縦軸は走査時間ｔの関数として表わした補正量ｔ゛（１
）を示す。この図に表ゎされた曲線Ａが概念的なパラボ
ラ状の補正波形を表わしており、走査時刻０から走査時
刻ｍ　−１の各時刻に対応して補正データである補正量
ｆ（０）、ｆ（１）、ｆ（２）・・・ｆ（ｍ−２）、ｆ
（ｍ−１）が読み出されることによって前記補正波形が
形成される。したがって、補正データを入力するときは
、前記発生手段が各補正量ｆ（０）〜ｆ（ｍ−１）を発
生するようにしなければならない。

この発生手段のモデル的な構成を紹介すれば、発生手段
の主要素として可逆カウンタを用い、この可逆カウンタ
にクロックパルスが前記初期調整段階においていくつ入
力されるかをコントロールする操作スイッチを設けるよ
うにする。

即ち、前記操作スーイツチを押している時間に比例した
数だけのクロックパルスが前記可逆カウンタに入力する
ものである。こうして、走査時刻０に対応する補正量ｆ
（０）、走査時刻１に対応する補正量ｆ（１）・・・と
いうように前記可逆カウンタの値・をカウント調整して
、各補正量毎に前記メモリに記憶して行く。この場合、
各時刻Ｏ〜ｍ　−１は調整点の走査時刻に相当しており
、ある調整点での各色が一点表示せられるように前記ク
ロックパルスが入力し終えられたら次の調整点の補正（
入力）に移る。

以町の如き従来の調整手法によれば、可逆カウンタは各
補正ｆｌ＝　ｆ　（０）〜、７’（ｍ−１）を全てカウ
ントしなければ初期調整段階が終了しないという欠点が
あった。

そこで、前の調整点における補正量、例えばｆ　（Ｏ）
　＃を記憶素子に記憶すると共に、垂直又は水平方向に
隣接する次の調整点の補正量ｆ（１）はＩ　ｆ（０）−
ｆ（１）　ｌだけの値をカウントすれば、ｆ（１）が発
生し、補正データの発生期間が短縮されるものである。

しかしながら、上記の如くの補正方法にするための構成
としては、例えば前Ｂ’を補正ｆｉｔ　ｆ　（０）をメ
モリに記憶した後、次の補正量ｆ（１）を得るために前
記調整点の補正量ｆ（０）をメモリから呼び出す構成を
取らなければならない。この呼び出し動作は各調整点毎
に行なわなければならないため、前記メモリのアクセス
時間及びアクセスするための回路構成が大規模になると
いう問題点がある。

また、別の構成として一般項にて表した前記ｌ　ｆ（ｔ
−１）−ｆ（ｔ）　ｌの値をメモリに記憶するようにし
ても同様のことが言え、上記した初期調整段階における
補正データの入力時間を短縮でき、しかも回路規模がそ
のために広大化されない補正回路が要望されていた。

〔発明の目的〕

本発明は上記事情に鑑みてなされたもので、コンバージ
ェンスヨークに加える補正電流の波形をディジタル的に
メモリに記憶させるにあたって、画面内又は画面の内外
の水平方向並びに垂直方向にｍｘｎ個の調整点を設定し
、各調整点における前記補正電流波形の波形部に対応す
る補正量を前記メモリに入力し記憶するようにしたコン
バージェンス補正方式において、前記補正量をメモリに
入力する時間が短縮され、回路構成も簡単であって、か
つ、調整操作も容易なディジタルコンバージェンス補正
装置と提供することを目的とする。

〔発明の概要〕

即ち、本発明は画面内又は内外に設定した調整点毎に、
必要な補正電流をサンプリングし量子化した補正量デー
タをディジタルメモリに記憶しておき、画面走査の進展
に応じて前記データを読みだして前記調整点近傍の走査
部分がコンバージェンス補正されるようにしたディジタ
ルコンバージェンス補正装置であって、前記補正量デー
タをディジタルメモリに記憶する際、（データの変更も
含む）任意の調整点Ａに必要な補正量ａを記憶した後、
隣接する調整点Ｂの補正量すを得るために、補正量すと
補正量ａとの差の絶対値量を前記補正量ａに加減操作す
るようにしたものである。

〔発明の実施例〕

本発明の詳細な説明する前に、第１図で示した補正量ｆ
　（ｔ）を発生する操作と、調整点を合、わせる操作と
の関係について説明する。第２図は本発明で設定した調
整点を説明するための説明図である。４角で囲った部分
はカラーブラウン管の画面を示し、クロスハツチ画像の
交点に相当する位置に対応する如く水平方向に１６個、
垂直方向に１１個の合計１７６個の調整点を設定するも
のとし、そのうち第１行目と第１１行目及び、第１列目
、第２列目と第１６列目の調整点は画面外にある。これ
は読み出した補正データを補間する関係上、画面の境界
部の調整点での補正が　　　。

より高精度に行なわれるようにするためである。

さて、上記の如り１７６個の調整点を設定した場合、実
施例で使用するディジタルメモリには、少なくとも１７
６個の記憶領域を持た汐りてはならない。これにより、
調整点の位置とディジタルメモリとの記憶領域を位置デ
ータ（以下アドレスという）によって対応させることが
できる。

以下、このアドレスを「垂直、水平」のアドレス値にて
表わし、例えば第１行目、第１列目のアドレス「０．Ｏ
」のように表わすものとする。

而して、３色の電子ビームが前記調整点上１こ重ならな
い無調整時においては、各色の電子ビームが夫々間じた
け調整点よりずれているとは限らない。そのため、垂直
及び水平のコンバージェンスコイルに加える補正電流は
各色毎に独立に調整する方法、及び−色を基準にしてこ
の色のビームに他の２色のビームが集中するような電流
と′１′る力沫ヒカ′：柘り、前者の方法では補正電流
は３つ、後者の方法では２つ必要となる。

そこで、今、第３図に示すようにＸ軸、ｙ軸の中心Ｏを
調整点としてＲが垂直方向にｙＲ２水平方向にＸＲ１及
びＧが垂直方向にｙＧ、水平方向にＸＧ、並びにＢが垂
直方向番ごｙＢ、水平方向にＸＢだけ夫々ずれていたと
すると、第１図の縦軸に示した補正量、ｆ　（ｔ）はＧ
信号について言えばｘＧ　ｔ　Ｙ６の値で表わすことが
できる。したがって、Ｇ信号の電子ビームが調整点０上
で蛍光するようにするためには、第３図上距Ｑｆ、　Ｏ
Ｇだけ前記ビームを移動させる補正電流が必要となる。

即ち、補正電流はＧ点、Ｒ点、Ｂ点を０点に移動させる
だけの補正量Ｊ’　（ｔ）に相当し、Ｇ点（又はＲ点、
Ｂ点）が調整点Ｏより夫々垂直方向にｙＧ（又はｙＲ９
ｙＢ）、水平方向ＧこＸ。（又はＸＢ、ｘＢ）だけ離れ
ているデータ空間を何らかの手段によってカウントして
やれば、前記補正量ｆ　（ｔ）を回路的に呈示すること
ができる。また、別の方法は例えばＧ点の補正量を計測
して、これを基準に他のＲ点、Ｂ点を補正する補正量を
発生するようにすることも可能であ、る。

本実施例は、前者の方式を採用したもので、第２図の各
調整点の位置を表わすアドレスの設定が終了する毎に、
Ｇ点、Ｒ点、Ｂ点が０点に一致するような前記補正量を
発生するものであり、本発明はこの場合において、例え
ばアドレス［０，ＯＪの調整点に必要な補正データを記
憶しておき、次の調整点（アドレスＩＯ，ＩＪ）では前
記補正データを読み出して、この補正データが現在調整
中の調整点（゛アドレスｒｏ、ＩＪ）、の補正データと
なるように、隣接する調整点間の補正量の差分のみをカ
ウントすることによって次の補正データを発生させるよ
うにしたものである。以下この差分を修正量又は修正デ
ータと呼ぶものとする。

第４図は上記のような補正データを作る方法を説明する
説明図で、第１図では、補正波形Ａを得るための全調整
点の調整時に発生させる補発明においては隣接補正デー
タを移すようにしたので、諸変化量はｆ（０）＋ｌ　ｆ
（０）−、，７’（１）ｌ　＋　ｌ　ｆ（１）−ｆ　（
ｔ−１）−７（ｔ）＋　　となり、図のようなパラボラ
波形の場合、各調整点の中で最小の補正量をｆ−１）−
２ｆｍ１７１　トなって、諸変化量は２ｆ（０）＋ｆ（
ｍｌ）−２ｆｒｎｉｎ　となる。従来との差は調整点を
多く設定すればする程大きくなり、補正データ発生のた
めの時間が短縮されるものである。

第５図は本発明に係るディジタルコンバージェンス補正
装置の概略を示すブロック図である。

第５図において、コンバージェンス調整を行うための操
作部１からは所定のスイッチ操作に応じた調整操作信号
加が作られ、操作内容に応じてアドレス発生部２、補正
データ発生部８及び各部動作タイミングを制御するタイ
ミング発生部５に送られるようになっている。前記アド
レス発生部２は前記調整点を選択する操作部１のスイッ
チの操作を受けて調整点の位置を示すアドレス２１を比
較手段３の一方の比較入力群に入力すると共に、前記タ
イミング発生部５にアドレス２１の変化を示す信号別を
導出している。

この信号列によって現在調整位置を視認でき゛るように
したり、前記補正データ発生部８の制御を行う。

前記比較手段３はアドレス２１がル１．４整点を示すア
ドレス値になったことを検出する手段であって、その他
方の比較入力群に基準カウンタ４の基準分周出力２２を
受けるようになっている。これら基準分周出力四及び前
記アドレス２１とのアドレス値が等しくなったとき調整
点検出力信号ｎを前記タイミング発生部５に導出してい
る。

また、基準分周出力２２は、前記基準カウンタ４が同期
入力端子４ｓＹに供給されている同期信号４２を入力し
て分周することにより得られるもので、この基準分周出
力乙に基づくアドレス信号がメモリ部１０に導出される
と共に、前記タイミング発生部５は基準分周出力２２を
受けて各部の動作タイミングを制御するタイミングパル
ス恥及び前記基準分周出力ｎのアドレス信号が所定論理
変換されたアドレスＡＤを発生するように構成されてい
る。

また、各部動作タイミングに追随して第２図のドツトパ
ターンをコンバージェンス発生部６にて発生するように
しである。このパターン信号３４は映像信号切換回路７
に送られ、例えば赤。

緑、青の各色信号４０毎に切換えて出力信号４１を得、
その導出端子７ａ　、　７ｂ　、　７ｃが調整しようと
するブラウン管１６の陰極に接続されるものである。

一方、前記補正データ発生部８は所定の調整操作信号加
を受けて可逆…ｆデータ５を発生し、データ選択回路９
の一方の入力群に前記可逆補正データ５を導出している
。このデータ選択回路９は後述の外挿演算部１１から出
力される画面外補正データと前記補正データ発生部８の
可逆補正データ篇とを選択するもので、選択された選択
補正データ加は前記メモリ部１０のデータ入力部に所定
のタイミングで入力されるようになっている。このメモ
リ部１０への前記選択補正データあを入力するタイミン
グ及びメモリ部１０のアドレスが切り換わるタイミング
は、アドレスが切り変わった後データが書き込まれるよ
うに構成されている。

次に、前記メモリ部１０はデータ出力部より前記選択補
正データあを時分割的に補正データ２７として出力し、
この補正データ２７は内挿演算部１２に導出されるよう
になっている。この内挿演算部１２は垂直方向の隣接す
る２調整点の補正データ２７間の補間を行うもので、例
えば所定のタイミングで保持された２つの補正データ２
７を荷重、加算及び減算等の演算を行う回路にて構成さ
れている。ここで、本発明の特徴の一つは、メモリ部１
０から読み出された補正データｎが、前記補正データ発
生部８にフィードバックされることである。この構成に
よって、メモリ部１０のデータ内容を補正データ発生部
８にプリセットさせることができる。

また、メモリ部１０から読み出された補正データｎは、
前記外挿演算部１１にも導出されている。

即ち、外挿演算部１１は、内挿演算部１２に入力する前
記補正データｎに準するデータ信号あに基づいて画面外
の調整点の補正量を直線外挿によって設定している。

前記内挿演算部１２にて垂直方向に直線補間演算された
データ３０はディジタルアナログ変換部（以下Ｄ／Ａ変
換部という）１３に印加され、アナログ出力３１となる
。このアナログ出力３１は、ローパスフィルタ１４によ
って水平方向に補間された後出力回路１５に導出される
。この出力回路１５は電圧波形として入力した前記補間
後の補正電圧３２を電流３３に変換して主偏向ヨーク１
７前方に配置されたコンバージェンスヨーク１８に供給
するようになっている。

上記第５図の動作を具体的回路を提供しなから説明する
が、調整方法はＲ、Ｇ　、　Ｂ＠ｘ軸とｙ軸方向に各々
独立に調整する場合では、各回路部はこの調整方式に必
要な数の回路数が設けられているものとする。したがっ
て上記の場合、例えば補正データ発生部８は６つの補正
電流を発生するために６個の回路が必要であり、これに
準じてデータ選択回路９及びメモリ部１０は３回路設け
られている。またユ内挿演算部１２は３色分の演算を１
つの回路で行うようにしている。

しかし、２つの補正電流を記憶する場合は２回路必要と
なるものである。また、外挿演算部１１は、前記内挿演
算部１２で得た補間用の垂直方向に上下の補正データ四
を取り込み、時分割に演算を行うようにしたので１つの
回路を用意すれば良い。

先ず、メモリ部１０に補正データ２７を入力する初期調
整段階においては、操作部１を操作する　　　　。

ことによって、調整操作信号２００１〜２００７等が発
生する。これらの信号のうち、カウンタ初期位置プリセ
ットパルス２００１　、水平アドレスアップパルス２０
０２　、水平アドレスダウンパルス２００３、垂直アド
レスアップカウントパルス２００４　、垂直アドレスダ
ウンカウントパルス２００５は第６図に示すアドレス発
生部２の各入力端子に印加されるようになっている。こ
の第６図は、アドレス発生部２及び比較手段３の回路構
成を示し、第７図は基準カウンタ４の回路構成を示す。

これら第６図と第７図とは、第６図のカウント入力端子
群Ｔ、ａ　、　Ｔ２ａが第７図のカウント出力端子群Ｔ
、ｂ　、　Ｔ２ｂに接続されると共に、第７図のクロッ
ク出力端子Ｔ、ａが第６図のクロック入力端子Ｔ３ｂに
接続されている。なお、第８図はこれらの回路の動作タ
イミングを示すフローチャート図である。

前記操作部１において、水平アドレスアップ２００２　
　、若しくは水平アドレスダウンパルス２００３が発生
すると、信号２００２　　は水平アドレス可逆カウンタ
２０９のアップダウン制御端子（以下Ｕ／Ｄ端子という
）に印加されると共に、３人力オアゲート２０１を介し
てアンドゲート２０６のゲートを開くようにする１この
アンドゲート２０６のゲートが開くと非同期カウンタ２
０８のカウント出力２１０３　　が前記水平アドレス可
逆カウンタ２０９のクロック入力端子ＣＰにパルス２１
０７　　として入力され、水平アドレス可逆カウンタ２
０９はこのパルス２１０７　　をカウントして、そのカ
ウント内容２１２０〜２１２３がアップ又はダウン（可
逆変化）する。このカウント内容２１２０〜２１２３は
第１比較器３０１の一方の大刀群に導出されるようにな
っている。即ち、このカウント内容２１２０〜２１２３
は水平走査に同期して変化する調整点のアドレス２１に
一致する迄操作部１の選択スイッチを操作して前記水平
アドレスアップパルス２００２　　又は水平アドレスダ
ウンパルス２００３を加えるようにすると、順次変化し
ていくものである。これは第３図において０点の水平方
向の位置を指示することに相当し、調整しようとしてい
る調整点の水平アドレスになった時点で、水平初期位置
プリセットパルス２００１をラッチ２０５に加えること
により、前記水平アドレス可逆カウンタ２０９はインバ
ータ２１１を介してプリセットされる。この動作は垂直
アドレス可逆カウンタ２１０も同様であり、操作部１の
調整点選択スイッチを操作して、垂直アドレスアップパ
ルス２００４又は垂直アドレスダウンパルス２００５を
発生し、オアゲート２０２を介してアントゲ−１−２０
７を開略し、非同期カウンタ２０８のパルス２１０３　
　を前記垂直アドレス可逆カウンタ２１０のクロック入
力端子ＣＰに加えることによって、前記パルス２１０３
　　をカウントするものである。

この非同期カウンタ２０８の動作を第８図を参照して更
に詳述する。この非同期カウンタ２０８は、そのクロッ
ク入力端子ＣＰに、自己のカラン１〜出力２１０３　　
と入力端子Ｔ、ｂの垂直リセット※ パルス２２０３　　とを入力するオアゲート２０３の出
力であるカラン１−人力２１０４　　が入力されるよう
になっている。また、リセット端子Ｒには前記オアゲー
ト２０１の出力とオアゲート２０２の出力とを入力する
ナントゲート２０４の出力２１０５　　が入力されるよ
うになっている。前記垂直リセットパルス２２０３　　
は第７図において後述するように、コンバージェンス発
生部６の発生パターンの同期信号４２のうち垂直同期パ
ルス４２０２を水平リセットパルス２２０２でリセット
することによって発生させる信号であり、第７図の基準
カウンタ４の端子Ｔ、ａより入来する。また、この垂直
リセットパルス２２０３　　は前記ラッチ２０５のラッ
チ信号として用いられている。

第８図は、この垂直リセットパルス２２０３を基本クロ
ックとする非同期カウンタ２０８の動作を示している。

今、垂直リセットパルス２２０３’″の途中で例えば前
記水平アドレスアップパルス※ ２００２　　が前記ナントゲート２０４に印加されると
、同時に、ナントゲート２０４の出力２１０５　　は開
路して非同期カウンタ２０８をリセットする。これによ
って、非同期カラ〉′夕２０８は前記オアゲート２０３
の出力２１０４　　即ち、垂直リセットパルス２２０３
　　を所定数（図では４個）カウントする。

その結果、カウント出力２１ｏ３　　はオアゲート２０
３を閉じ、非同期カウンタ２０８のカウント動作を停止
させ、自らの（正）パルスＰ１をアンドゲート２０６（
又は２０７）を介してカウント入力２１０７　　（第５
図上アドレス２１の変化を示す信号冴に相当）として前
記水平アドレス可逆カウンタ２０９（又は垂直アドレス
可逆カウンタ２１ｏ）にカウントさせるものである。つ
まり、前記水平アドレスアップパルス２００２　　等の
パルスが１個入力する毎に水平アドレス可逆カウンタ２
０９又は垂直アドレス可逆カウンタ２１０はそのカウン
ト内容２１２０〜２１２３又は２１４０〜２１４３の値
を変えてゆくものである。

これらのカウント内容２１２０〜２１２３又は２１４゜
〜２１４３の値が第７図の基準カウンタ４がら供給゛さ
れる水平アドレス値（以下アドレス信号ともいう）　２
２２０〜２２２３及び垂直アドレス値（以下アドレス信
号ともいう）　２２４０〜２２４３に一致すると第１、
第２の比較器３０１，３０２の出方２３ｏ１及び２３０
２が一致して、アンドゲート３０３を介して前記調整点
検出信号器に相当の調整点指示信号２３０３を出力端子
Ｔ４ａに導出する。この出力端子Ｔ、ａは第１６図に示
す入力端子Ｔ４ｂ及び第１８図に示す入力端子Ｔ４ｃに
接続されている。

なお、垂直アドレス可逆カウンタ２１０のリセットは、
３人カッアゲート２１２の出力にて行い、この３人カッ
アゲート２１２の各入力は、前記ラッチ２０５の出力２
１０６と、信号２１４０　、２１４２及び垂直アドレス
アップパルス２００４を入力するアンドゲート２１３の
出力と、カウント内容２１４０〜２１４３をインバータ
２１５〜２１８にて反転した出力及び垂直アドレスダウ
ンパルス２００５を入力するアンドゲート２１４の出力
とを夫々取り込むようにしである。また、プリセラ１へ
データ入力端子り。及びり、、Ｄ、は夫々ラッチ２０５
の出力及び、前記５人カアンドゲート２１４の出力が印
加されている。

次ｊこ、第７図の基準カウンタ４は、第２図に示した調
整点位置を基準のアドレスとしてこれを指示する前記水
平アドレス信号２２２０〜２２２３及び垂直アドレス信
号２２４０〜２２４３或いは、これらのカウント値開、
叩ち調整点間をさらに分周した水平並びに垂直の分局出
力２２１０〜２２１４、２２４０〜２２４３等を発生す
る回路であって、これらの基準分周出力２２をタイミン
グ発生部５に供給するようにして、タイミング発生部５
が所定のタイミング信号等間を発生するようにしたもの
である。

ｍからは水平同期パルス４２０１及び垂直同期パルス４
２０２を入力している。水平同期パルス４２０１は位相
同期ループ回路４０１に入力している。この位相同期ル
ープ４０１は我国のカラーテレビジョン受信方式におけ
る周波数間挿法の関係から水平同期パルス４２０１が所
定数逓倍された４ｊ’ｓｃの周波数（ｆＳＣは色副搬送
波周波数）を出力するように設定されている。この周波
数４ｆｓｃは水平調整点間分局カウンタ４０４で分周さ
れ、ｍＩ記分周出力２２１０〜２２１４と３２分の１分
周された水平クロック２２０４にされる。

この水平クロック２２０４は、−水平走査期間を４５５
クロック期間に区分けし、第２図の如く水平方向（行方
向）に１６ドツトの調整点を設定した場合には、隣接調
整点間を路間等分するものである。また、水平調整点間
分周カウンタ４０４は、自らの出力である水平クロック
２２０４と、水平リセットパルス２２０２とからリセッ
トパルス２２０５を発生するパルス発生器４０５によっ
てリセット状態にセットされるようになっていて、その
水平クロック２２０４を水平調整点アドレスカウンタ４
０６に供給するようにしている。この水平調整点アドレ
スカウンタ４０６は、水平方向の調整点位置に対応する
アドレス値をカウント出力するもので、その出力端子群
星に４ビツトの水平アドレス信号２２２０〜２２２３を
導出している。また、この水平調整点アドレスカウンタ
４０６は、前記水平リセットパルス２２０２によってリ
セットされ、その出力である水平周期の同期パルス２２
０６は垂直方向に調整点間を分周する垂直調整点間分周
カウンタ４０７に供給されるように構成される。

ここで、前記水平リセットパルス２２０２は、水平同期
パルス４２０１と前記４ｆｓ　ｃ周波数とを入力する水
平リセツ１〜発生器４０２によって発生し、この水平リ
セットパルス２２０２は垂直リセット発生−器４０３に
も送られ垂直リセットパルス２２０３の発生に使用され
るようになっている。

さて、前記垂直調整点間分周カウンタ４０７は前記同期
パルス２２０６をカウントして、その出力即ち基準分周
出力２２に相当の垂直分周出力２２３０〜２２３５と、
−垂直走査期間（飛越走査において２フイ一ルド期間）
を５２５クロック期間に区分けする垂直クロック２２０
８とを発生するようになっている。この構成によ−って
、第２図の如く垂直方向（列方向）に１１ドツトの調整
点を設定した場合には、隣接調整点間を略５０分周する
ことができるようになっている。続いて、この垂直クロ
ック２２０８は垂直調整点アドレスカウンタ４０９に入
力され、同カウンタ４０９の出力端子＠４昨に垂直方向
の調整点位置に対応するアドレス値、即ち４ビツトの垂
直アドレス信号２２４０〜２２４３を導出するようにな
っている。

なお、前記垂直調整点間分周カウンタ４０７、及び垂直
調整点アドレスカウンタ４０９は、夫々リセット発生器
４０８の出力するリセットパルス２２０９及び、垂直リ
セットパルス２２０３によってリセットされるものであ
る。

このように、第７図の基準カウンタ４が画面の走査に同
期して各水平並びに垂直の調整点間　　　　。

分周出力２２１０〜２２１４　、２２３０〜２２３５、
及び、水平並びに垂直の調整点アドレス信号２２２０〜
２２２３　、２２４０〜２２４３等の基準分周出力２２
を発生すると、操作部１の操作にて前記アドレス発生部
２の前記水平並びに垂直アドレス可逆カウンタ２０９　
、２１０から発生するカウント内容２１２０〜２１２３
　、２１４０〜２１４３の値に一致するときかあり、こ
のとき１６．Ｘ１１個の調整点に対応するメモ部１０の
配憶領域が指定されるものである。この記憶領域が指定
された時点で補正＠ｆ　（ｔ）に相当する補正データを
入力することになる。本実施例では補正量、ｆ　（ｔ）
の発生を以下の構成により行っている。

第９図は補正データ発生部８の具体回路を示す回路図で
ある。

この、補正データ発生部８の外部端子は、操作部１から
供給される前記調整操作信号２００６　。

２００７を受ける入力端子と、前記垂直リセットパルス
２２０３を受ける入力端子Ｔ３Ｃと、前述したようにメ
モリ部１０からフィードバックされる補正データ２７を
、この補正データ発生部８の主要部である後述のデータ
可逆カウンタ８１５に、プリセットするか否かを指令す
るプリセット指令信号５８１０の入力端子Ｔ、ｂと、フ
ィードバックされる前記補正データ２７の入力端子群Ｔ
６ｂと、前記データ可逆カウンタ８１５のリセツ１一端
子Ｐｒに接続され、リセットパルス５８２０を受ける入
力端子’Ｉ’７ｂと、同じく可逆カウンタ８１５のデー
タ出力端子群誼とを有している。これらの外部端子のう
ち、入力端子１゛３Ｃは第７図の出力端子Ｔ３ａに接続
され、プリセット指令信号５８１０並びにリセットパル
ス５８２０の各入力端子Ｔ、ａ。

Ｔ、ａは第１８図（タイミング発生部５の一部）にて説
明するプリセットパルス発生回路の出力端子Ｔ、ａ、　
　Ｔ、ａに接続され、フィードバックされる補正データ
ｎの入力端子群Ｔ６ｂは第１１図のデータバスＴ６ａに
接続され、データ可逆カウンタ８１５のデータ出力端子
群Ｔ８ａは第１１図（データ選択回路９、メモリ部１０
を示す。）の入力端子群Ｔ、ｂに接続されている。

さて、前記調整操作信号２００６　　、２００７　　が
操作部１から発生すると、ラッチ８０２及び８０３でラ
ッチされた後、オアゲート８０４に夫々入力されるよう
になっている。ラッチ８０２でラッチされた信号２００
６　　のフッチ後の出力２５０２は前記データ可逆カウ
ンタ８１５のＵ／Ｄ端子に印加されるようになっている
。即ち、これらＦ、）、’４　整操作信号２００６　　
、２００７　　はデータ可逆カウンタ８１５のカウント
動作をアップ／ダウン制御するものである。

一方、前記垂直リセットパルス２２０３は非同期カウン
タ８０１のカウント入力端に印加され、膏　１ その出力端Ｑｉからのデータクロック２５０１　　は第
１０図の如くになる。このデータクロック２５０１〜 は、前記ラッチ８０２　、８０３のラッチパルスとして
作用すると共に、データ可逆カウンタ８１５がカウント
するクロック入力となるものである。

このラッチパルス２５０１　　のラッチ作用による前記
オアゲート８０４の出力２５０４　　はインバータ８０
６を介して非同期カウンタ８１０のリセット端に印加さ
れると共に、ラッチ８０５に入力されている。前記非同
期カウンタ８１０のカウント用クロックは、アンドゲー
ト８０９から供給されるようになっており、このアンド
ゲート８０９は３つの入力を有している。その入力の１
つは、非同期カウンタ８１０の出力２５０９　　をイン
バータ８１１を通して得た信号２５１０であり、他の１
つは前記ラッチ８０５のラッチ出力２５０６　　であり
、さらに他の１つは前記データクロック２５０１’であ
る。

これらの入力が前記アンドゲート８０９を経てカウント
入力２５０８　　となる。即ち、アンドゲート８０９は
ラッチ出力２５０６にて開路し、データクロック２５０
１”を通過させ、非同期カウ″ンタ８１０自体の出力２
５０９にて閉路されるように構成されている。続いて、
非同期カウンタ８１０の出力２５０９　　はアンドゲー
ト８１２に入力し、この出力２５０９　　のパルス期間
アンドゲート８１２を開路して前記データクロック２５
０１　　を含む信号２５１１゜を次段のオアゲート８１
３に入力するようにしている。このオアゲート８１３は
前記信号２５１１　　と、アンドゲート８０８にて形成
されるワンパルス信号２５１２　　とをアンド論理で開
路し、次段の排他オアゲート８１４の一方の入力に供給
されている。

ここに、前記ワンパルス信号２５１２　　は、前記ラッ
チ８０５の入力２５０４　　と、ラッチ８０５の出力２
５０６　　がインバータ８０７にて反転された信号２５
０７どの論理積出力に相当している。また、前記排他オ
アゲート８１４は他方の入力に、前記プリセット指令信
号５８１０が印加されている。

この構成によって、排他オアゲート８１４は、プリセッ
ト指令信号５８１０がプリセット可レベルにならない限
り、前記オアゲート８１３の論理積出力２５１３　　を
前記データ可逆カウンタ８１５のクロック入力端ＣＰに
導出している。

第１０図は、前記補正データ発生部８の動作を説明する
ためのタイムチャートを示す。今、時刻ｔ、において、
補正データ発生部８に、調整操作信号２００６　、２０
０７のいずれかが入力された後、データクロック２５０
１　　が正パルスに立上るとき（時刻ｔ２）、オアゲー
ト８０４の出力２５０４　　が立上がり、そのワンデー
タクロック後ｔ、にラッチ※ ８０５の出力２５０６　　が立上がる。このワンデータ
クロック分の遅れ時間１８−１２にアンドゲート８０８
がワンパルス信号２５１２　　のパルスＰ２を呈する。

一方、非同期カウンタ８１０はアンドゲート８０９にて
導びかれるデータクロック２５０１　　のクロックＰ３
をカウントし、そのカウント出力２５０９゜にてアンド
ゲート８１２が開かれ、クロックＰ４を発生する。これ
らの前記パルスＰ２と、クロックＰ、との論理積出力２
５１３　　をデータ可逆カウンタ８１５でカウントする
ことになる。

かくて、第７図の水平調整点アドレスカウンタ４０６及
び垂直調整点アドレスカウンタ４０９の指定する調整点
で必要な補正データがデータ可逆カウンタ８１５のデー
タ出力端子１％Ｔ、ａに可逆補正データ２５００として
導出される。この可逆補正データ２５００は前記調整操
作信号２００６を発生することによりデータ値がインク
リメントされ、同信号２００７を発生することにより前
記データ値がデクリメントされるものである。

第１１図は、前記可逆補正データ２５００を選択するデ
ータ選択回路９、及びメモリ部１０の具体的回路を示す
回路図である。

この回路構成は、メモリを２つ有することを特徴として
いる。第１のメモリは高速で読み出し及び書き込みを行
うための一時記憶メモリ１００１であり、第２のメモリ
はデータを半永久保存するための不揮発性メモリ１００
４である。

また、データ選択回路９はデータマルチプレクサ９０１
にて構成され、このマルチプレクサ９０１にて選択され
た選択補正データ２６が前記データバスＴ６ａ上に補正
データ２７００として導出され、所定のタイミングにて
前記一時記憶メモリ１００１に入力するように構成され
ている。

上記の如く一時記憶メモリ１００１に入力された補正デ
ータ２７００は前記不揮発性メモリ１００４との間でデ
ータの授受が行なわれるようになっている。このように
不揮発性メモリ１００４と一時記憶メモリ１００１との
間でデータの授受を行うようにしたのは、ブラウン管１
６と主偏向ヨーク１７との組合わせ特性が経年変化によ
って変化したり、受像状態が不良なときに補正データの
入力を行ったり、電源投入後の初期時間に補正データの
入力を行ったり、電源電圧が正常でないときに補正デー
タの入力を行ったり、する場合に、定常状態のとき記憶
させた補正データを不揮発性メモリ１００４に格納させ
ておくようにしたものである。この場合、一時記憶メモ
リ１００１の補正データ２７００はラッチ回路１００２
を介して不揮発性メモリ１００４に入力され、また、不
揮発性メモリ１００４のデータはう゛ツチ回路１００３
を介して一時記憶メモリ１００１に入力されるように構
成されている。

このような、データ授受のタイミングは次のような信号
によって制御される。先ず、一時記憶メモリ１００１の
水平のアドレス信号入力は、第７図における水平調整点
アドレスカウンタ４０６の水平アドレス信号２２２０〜
２２２３がアドレス入力端子群Ｔ、ａに供給されること
による。

更に、この一時記憶メモリ１００１には、垂直のアドレ
ス信号として、後述する第１４ａ図、第１４ｂ図の垂直
方向アドレス発生部（タイミング発生部５に含まれる）
にて論理変換し形成される垂直隣接アドレスＡＤ０〜Ａ
Ｄ５．及びｉ直最上位アドレスＡＤ、を用いる。即ち、
一時記憶メモリ１００１のアドレス入力端子群像は第１
４ａ図の加算器５０１デ一タ出力端子群ＴＰ、　ａに接
続され、アドレス端子ＴＰ、ｂは同じく第１４ａ図のラ
ッチ５０９出力端子ＴＰ、ａに接続されている。ここに
、前記垂直隣接アドレスＡＤＯ〜ＡＤ３は前記加算器５
０１のデータ出力端子群π已に林挾され、また、垂直最
上位アドレスＡＤ４は前記ラッチ５０９の出力端子ＴＰ
２ａにａ４　ｔ−されるものである。この部分の構成に
基づく詳細な動作プロセスは第１４ａ図、第１４ｂ図に
て別途説明する。また、この一時記憶メモリ１００１に
は、入力端子ＴＰ３ｂより、このメモリの読み出し、書
き込みを制御するアクセス信号ＲＷ１００Ｉが入来され
ていて、この入力端子ＴＰ３ｂは第１６図に示す回路　
７（タイミング発生部５の一部に相当し、主にマルチプ
レクサ９０１と一時記憶メモリ１００１の動作タイミン
グを制御する信号を発生する）の出力端子’ｒｐ、ａ　
−］〜ＴＰ３ａ　　６の−っに接続されている。

一方、不揮発性メモリ１００４は笛７図で発生させた水
平調整点アドレス信号２２２０〜２２２３及び、垂直調
整点アドレス信号２２４０〜２２４３を、そのアドレス
入力端子群’Ｉ’、ｃ　、　Ｔ、ｃを介して供給される
と共に、チップイネーブル端子ＣＥにチップイネーブル
信号ＣＥ１００４が印加され、更に読み出し書き込み制
御端子Ｒ／Ｗにアクセス信号ＲＷ１００４が印加されて
いる。

続いて、前記ラッチ回路１００２はラッチパルスＬａｔ
　１００２　、及び出力タイミングをコントロールする
出力制御信号０’Ｃ１００２が印加され、また、前記ラ
ッチ回路１００３はラッチパルスＬａｔ１００３゛、及
び出力制御信号ＱＣ１００３が印加されている。これ？
〕谷ラうチパルスＬａｔ　１００２、Ｌａｔ　１００３
及び、出力制御信号０Ｃ１００２，１００３は、第７図
の基準カウンタ部４の発生パルスを論理変挾したタイミ
ング発生部５より供給されている。なお、ラッチパルス
Ｌａｔ　１００２は端子ＴＰ、ｂより導出され、この端
子ＴＰ、ｂは第１８図に示すタイミング発生部５の導出
端子ＴＰ７ａ　　に接続されている。また、出力制御信
号ＱＣ１００３は端子’ｒｐ６ｂより導出され、この端
子ＴＰ６ｔ）は第１６図のタイミング発生部５の導出端
子ＴＰ、ａ　　に接続されている。

また、前記マルチプレクサ９０１は、２つのデータ入力
端子群星とｙ山を有していて、これらの端子群には、前
、記゛データ可逆カウンタ８１５のデータ出力端子群Ｔ
、ａから導びがれる補正データ２５００並びに第１３図
に示す外挿演算部１１の演算結果を導出する出力端子Ｔ
、ａがら導びがれる画面外補正データ２９０ｏが入力さ
れるようになっている。これらの各補正データ２５００
　、２７００は入力端子ＴＰ５ｂに加わる切換信号ＥＣ
９０１によっていずれかのデータが選択され、選択され
たデータは入力端子ＴＰ４ｂに入来する出力制御信号０
Ｃ９０１によってデータバス）見上に導出されるように
なっている。

上記メモリ部１０の構成において、第２図に示す調整点
Ａと隣接する調整点Ｂの初期段階の調整を行う場合を説
明する。前記データ可逆カウンタ８１５にて調整点Ａに
必要な補正データａを作ると１．データマルチプレクサ
９０１が出力制御信号９０１のタイミングでデータバス
縫上に導出する。このとき、すでに一時記憶メモリ１０
０１は水平、垂直アドレス値が調整点Ａに対応するアド
レスになっていると共に、アクセス信号１１、Ｗｌｏｏ
ｌが書き込みレベルになっている。これにより、補正デ
ータａは一時記憶メモリ１００１に書き込まれる。書き
込んだ後は、前記アクセス信号ＲＷ１００Ｉが読み出し
レベルとなる。これによって読み出された補正データａ
は、前記データ可逆カウンタ８１５に端子分を介して入
力される。そして、調整点Ｂの調整に移る操作を行うと
、前記一時記憶メモリ１００１のアドレス値が調整点Ｂ
に対応したアドレスとなる。このとき、前記データ可逆
カウンタ８１５は前記補正データａを保持していること
になる。何となれば、この補正データａに修正データを
加減してやれば、前記調整点Ｂに必要な補正データｂが
前記可逆カウンタ８１５より発生し、データマルチプレ
クサ９１５を介して一時記憶メモリ１００１の所定領域
に入力されることになる。この操作を順次続けることは
、第４図にて説明した補正量ｆ（０）に、修正量＋　ｆ
（ｏ）−ｆＱ）　＋　、　＋　ｆ（１）−ｆ（２）　＋
　ｔ・・・等を順次カウントして、各調整点の補正ｔｆ
　（０）　、ｆ　（１）　ｓ　・−ｆ　（ｍ”　）　、
を得ルコトニ相当するものである。したがって、データ
可逆カウンタ８１５がカウントする補正データの合計は
Ｊ゛（ｏ）　十＋　ｆ（１）　−ｆ（２）　ｌ−ｌ　ｆ
　（ｍ−２）−ｆ（ｍ−１）　１となる。

なお、一時記憶メモリ１００１は各補正データａ、ｂを
記憶する領域の他に最上位アドレスＡＤ、にてアドレス
変換される領域を有しているため、例えば主偏向ヨーク
の経年変化が等が原因で、補正データを変更した場合に
、不揮発性メモリ１００４が記憶している補正データと
、変更後の補正データとを前記最上位アドレスＡＤ４を
電気的に切り換えることによって比較し、コンバージェ
ンスがより良好となるデータ側を不揮発性メモリ１００
４に格納することができる。

上記一時記憶メモリ１００１と不揮発性メモリ１００４
とのデータ授受過程においては、データ可逆カウンタ８
１５が前述したように２つのアドレス期間に亘ってデー
タを保持すると次のような不都合を生ずる。先ず、第１
に不揮発性メモリ１００４の内容を一時記憶メモリ１０
０１に転送し書き込みする場合、アドレス可逆カウンタ
２０９　、２１０のアドレスに対応する一時記憶メモリ
１００１の記憶番地に前記転送した内容が書き込まれて
しまい、その番地にあった内容が消されてしまう。第２
に、一時記憶メモリ１００１のアドレスを切り換えると
き（内挿演算のため及び最上位アドレス変化のため）に
、切り換わった記憶領域に切り換わる前のデータが記憶
されてしまう。第３に補正量を変更したい場合に、不用
意なアドレス変更操作をすると、すでに記憶しておいた
データ内容がデータ可逆カウンタ８１５に発生している
補正データに変化してしまう０ そこで、本発明においては、初期調整時のデータ保持機
能の他に、不揮発性メモリ１００４又は、アドレス変更
時の一時記憶メモリ１００１から読み出されたデータを
データ可逆カウンタ８１５にプリセットする機能を設け
ている。この機能は、データ可逆カウンタ８１５にプリ
セットパルス５８１０を入力することにより、データ発
生用の信号２５１３のクロックを所定期間停止するもの
である。この詳細については第１８図、第１９図のとこ
ろで説明する。

次に、不揮発性メモリ１００４から読み出された補正デ
ータを垂直補間演算する回路について第１２図を用いて
説明する。第１２図は内挿演算回路１２の具体例を示す
。この回路は、前記一時記憶メモリ１００１が画面走査
に同期して（水平調整点間分周カウンタ４０４の出力に
よってタイミングが規制されて）現走査部分のデータと
一走査部後若しくは前のデータとを導出してくるため、
これらのデータ間の補間を行う回路である。

なお、実際には、データは前記一時記憶メモリ１００１
から、最上位アドレスＡＤ４の切り換りによって２つの
補正波形分のデータが送られて来るため、この内挿演算
回路１２は２つの回路が必要である。そして、３色の各
々について補正するデータ２７００−１　、２７００−
２　、２７００−３が３つの入力端子Ｔ、ｂ−Ｌ１　、
　Ｔ６ｂ−２、Ｔ６ｂ−３の各々に入力するようになっ
ている。これらの補正データ２７００−１　、２７００
−２　、２７００−３は、その各々が２個一組のラッチ
１２０１．１２０２　、ラッチ１２０３．１２０４　、
ラッチ１２０５．１２０６に分岐して入力される。ラッ
チ１２０１　、１２０３　、１２０５の出は統合されて
外挿演算用データであると共に補間用データとも言える
補正データ２８００となって出力端子Ｔ１ｏａに導出さ
れると共に、入力値を５０倍する掛算器１２０７及び１
２０８に導出されるようになっている。一方、ラッチ１
２０２．１２０４．１２０６で統合された補正データ２
８０１も出力端子Ｔ１□ａに導出されると共に、加算器
１２０９に導出されている。各出力端子Ｔ１０ａｌ　Ｔ
Ｉｔａは第１３図に示す外挿演算部１１の入力端子Ｔ、
。ｂ　、　’ｒ１．ｂに接続されている。この出力制御
信号０Ｃ１２１３によって出力されるラッチ１２１４の
出力３００４はメモリ１２１３に供給されるようになっ
ている。このとき、メモリ１２１３は、前記出力制御信
号０Ｃ１２１３によって書き込み状態になっており、そ
れ以外のときは読み出し状態になっている。また、メモ
リ１２１３は、アドレス端子Ｔ、ａに第７図の水平調整
点アドレスカウンタ４０４のアドレス信号２２２０〜２
２２３が供給され、読み出し状態のときラッチ１２１２
に前記ラッチ１２１４の出力３００４を供給している。

この読み出し時のアドレス値は、現在走査中の走査線よ
り一走査線前の水平アドレス値であり、メモリ１２１３
．、はこの前走査線の出力３００４をラッチ１２１２を
介して加算器１２１０に導出するものである。一方、加
算器１２１０は、加計器１２ｏ９の出力を入力としてい
る。この加算器１２０９は、前記ラッチ１２０２　。

１２０４　、１２０６の補正データ２８ｏ１と、ラッチ
１２０１　、１２０３　、１２０５　（ｒ）補正データ
２８００を（−１）倍する掛算器１２ｏ８の出力と、を
加算するようになっている。

前記掛算器１２０７　、１２０８及び加算器１２ｏ９、
それから、加算器１２１０　、マルチプレクサ１２１１
、ラッチ１２１２　、メモリ１２１３　、ラッチ１２１
４、用鉦器１２１５（訃一種のフィルタである演算部を
構成し、前記マルチプレクサ１２１１は、掛算器１２０
７の出力３００１を一方の入力とじ、加算器１２１０の
出力３００２を他方の入力とじて端子ＴＣ，ｂに入力す
る切換信号ＥＣ１２１１のタイミングで前記出力３００
１　、３００２を選択するようにしている。この切換信
号ＥＣ１２１，１は第７図の垂直調整点間分周カウンタ
４０７の垂直分周出力２２３０〜２２３５に基づいて形
成されるタイミング信号である。前記マルチプレクサ１
２１１の出力３００３は、入力値を１１５０倍する掛算
器１２１５に導出されると共に、ラッチ１２１４の入力
となっている。このラッチ１２１４は、同じく垂直調整
点間分周カウンタ４０７に基づくラッチパルスＬａｔ共 １２１４を端子ＴＣ２ｂから受けるとに、ラッチし△ た出力のタイミングを端子ＴＣ３ｂに入来する出力制御
信号０Ｃ１２１３によって制御されている。

ココテ、前記ラッチ１２０１　、１２０３　、１２０５
は第１８図のタイミング発生部５より導出される信号で
あって、第１１図のラッチ１００２のラッチパルスＬａ
ｔ　１００２と同じ信号であるラッチパルスＬａｔ　１
２Ａによって現走査部の補正対象としている調整点の補
正データ、若しくは前走査部の調整点補正データ（第３
図において、第１行目の画面外調整点のデータ）を保持
し、前記ラッチ１２０２　、１２０４　、１２０６は現
走査部調整点より直下の調整点の補正データを保持し、
各組のラッチ１２０１　、１２０２、−・・、う”１７
　チ１２０５　、１２０６毎に出力制御信号０Ｃ１２Ａ
、０Ｃ１２Ｂ、０Ｃ１２Ｃニよって出力されている。し
たがって、前記掛算器１２０７は前走査線の補正データ
“に対して演算した演算値を出力３００１としており、
前記加算器１２１０は１走査線後の補正データに対して
演算した演算値を前記出力３００２としていることにな
る。これらの各演算値は前述した通りマルチプレクサ１
２１１で選択され、最終的な補間値が前記掛算器１２１
５の出力３００５として導出されている。この出力３０
０５はラッチ１２１６，１２１７゜１２１８の各々に直
列入力され、それらのラッチ。

パルスＬａｔ１２１６　、　Ｌａｔ１２１７　、　Ｌａ
ｔ１２１８　（７）タイミング信号によって並列データ
に変換された後、　　　゛ラッチパルスＬａｔ１２Ｃに
よって共通に制御されるラッチ１２１９　、１２２０　
、１°２２１ニラツチサレＧる。これらラッチ１２１９
　、１２２０　、１２２１の各　　　ミ出力はデータ出
力端子Ｔ、、　Ｔ□８＋ＴＩ４に夫々導出され、後段の
Ｄ／Ａ変換部１３に供給されるように構成されている。

以上の構成によって、垂直方向に上下に隣接する２点の
離散／的な補正データ間の補間が行なわれる。ものであ
る。このための前記上下２点のデータを、第１１図のと
ころで説明したように、垂直隣接アドレスＡＤ、　−Ａ
Ｄ３の値を所定のタイミングで切り換えることによって
、一時記憶メモリ１００１から高速で読み出すようにし
ている。

また、外挿演算部１１は第１３図に示す回路構成を用い
ている。この＠路は、前記した２つの内挿演算部１２か
らの補正データ２８００−１　、２８００−２　、２８
０１−１．２８０１−２を用いて時分割的に演算を行う
ようにしたもので、１つの回路にて行うことができる。

各入力端子Ｔ１０ｂ”　ｐＴｌｌｂ”　ｙ１’１ｏｂ　
−２、’Ｉ”、、ｂ−２に入力する前記外挿演算用補正
？−夕２８０１−１　、２８００−１　、２８０１−２
　、２８００−２よ、各々ラッチ１１０１〜１１ｏ４に
入力されていう。これらラッチ１１０１〜１１ｏ４は共
通のラッチパルスＬａｔｌｌＡによって制御されると共
に、ラッチ１１０１とラッチ１１０２とは出力制御信号
０ＣＩＩＡ　　によって制御され、ラッチ１１０３とラ
ッチ１１０４とは出力制御信号０Ｃ１１Ｂ　によって制
御されるようになっている。また、ラッチ１１０１とラ
ッチ１１０３とは出力端が統合され、補正データ２８０
１−１と２８０１−２とが合成された出力２９０１をマ
ルチプレクサ１１０６の一方の入力に導出している。さ
らに、ラッチ１１０２とラッチ１１０４との出力端が統
合され、補正データ２８００−１と２８００−２とが合
成された出力２９ｏ２をラッチ１１０５に入力されるよ
うにしである。

このラッチ１１０５の出力２９０３は前記マルチプレク
サ１１０６の他方の入力に導出されている。

このマルチプレクサ１１０６に入力する前記信号２９０
１と２９０３とは、２９０３がラッチパルス１、ａｔ　
ＩＩＡ分だけ遅れた信号となる。このラッチパルスＬａ
ｔ　１１．Ａは、ラッチ可パルスが水平方向に隣接する
２つの調整点を含む期間発生するよ・）に設定しである
ため、ラッチ１１０５．の出力２９０３は、信号２９０
１より時間的に１つ左隣の調整点補正データの値になる
。そして、前記マルチプレクサ１１０６は端子ＴＣ，ｂ
に入力する切換信号ＥＣ１１０６によって、前記信号２
９０１と２９０３とを時分割的に選択するが、その選択
は、垂直方向の演算のときに信号２９０１を選択し、水
平方向の演算のときには２９０３を選択するように構成
されている。この時分割のタイミングは第１５ａ図にて
説明する。

かくて、実際の演算部の両端（マルチプレクサ出力端Ｔ
テとラッチ１１０２　、１１０４の統合出力端Ｔ１６）
には、垂直方向の演算時に現走査線の補正データ２８０
０と一走査線後の補正データとが届力され、水平方向演
算時には現走査線の補正データ２８００のみが演算対象
となるものである。

前記演算部は端子Ｔ１゜と端子Ｔ８゜との間に、掛算器
１１０７　、加算器１１０８　、掛算器１１０９かられ
ている。これらの縦列回路は掛算器同士が対称的な配置
、即ち、端子Ｔ１５側の掛算器１１ｏ７が２倍演算する
のに対して、端子Ｔ８．側の掛算器１１１２が同じく２
倍演算するように構成されると共に、端子ＴＩｓ側の掛
算器１１１ｏが（−１）倍演算し端子Ｔ１６側の掛算器
１１ｏ９が同様に（−１）倍の演算を行うように構成さ
れている。そして、これら掛算器１１０７と１１０９及
び掛算器１１１゜と１１１２の演算結果は夫々加算器１
１０８及び加算器１１１１で加算されてラッチ１１１３
及びラッチ１１１４に印加されるようになっている。こ
れらラッチ１１１３　、１１１４はラッチパルスＬａｔ
１１１３、Ｌａ　ｔ　１１１４　＆’：、　テラ’７　
チサレ、コレラノラッチ出力が加算器１１１５に加えら
れると共に、３人力２端子制御マルチプレクサ１１１６
に夫々入力されている。また、前記加算器１１１５は掛
算器１１１７を介して、加算結果を前記マルチプレクサ
１１１６に入力している。このマルチプレクサ１１１６
の出カ端子シは第１１図のデータマルチプレクサ９０１
のデータ入カ端子群堡に接続され、データマルチプレク
サ９０１に本回路の演算結果である画面性補正データ２
９００を導出するように構成されている。

外挿演算部１１は以上のように構成され、第２図に示す
垂直方向のアドレスが「０」と「１０」にあたる調整点
（第１行目と第１Ｌ行目の調整点）で垂直方向の演算が
行なわれ、水平方向のアドレスが「ｏ」ｓ　［Ｊ　、　
ｌＴ１５Ｊにあたる調整点では水平方向の演算が行なわ
れる。この場合、と（に垂直方向の演算は、垂直調整点
アドレスカウンタ４０９の垂直アドレス信号２２４０〜
２２４３が１″及び６８”のとき行なうようにしている
。

次に、タイミング発生部５の構成を第ｉ４ａ図、第１４
ｂ図、第１６図、第１８図を用いて説明し、更に、これ
らのタイミングチャートを示す第１５ａ図、第１５ｂ図
、第１７ａ図、第１７ｂ図、第１９図を参照しながら、
前述した各回路要素の動きを詳細に説明する。なお、以
下の構成は正論理にて所定の動作が実行されるものとし
て説明する。

先ず、第１４ａ図は第１１図の一時記憶メモリ１００１
の垂直隣接アドレス信号ＡＤｏ−ＡＤ、を作る回路であ
る。この回路は加算器５０１が主要部となる。この加算
器５０１は互いに加算される信号の入力端子Ａ。−Ａ３
及びＢ。−Ｂ、を有し、一方の入力端子Ａ。−Ａ、は外
部端子Ｔ、ｄに接続されている。この外部端子Ｔ、ｄに
は前記垂直調整点アドレスカウンタ４０９の出力端子Ｔ
２ａが接続され、垂直アドレス信号２２４０〜２２４３
を前記加算器５０１の入力端子Ａ。−Ａ３に印加してい
る。また、他方の入力端子Ｂ。−Ｂ、には水平調整点間
分周カウンタ４０４の値が“０″と１”の期間に値が「
１」になる信号が入力されるようになっている。この信
号は、垂直アドレス信号のアドレスパルス２２４０及び
、同信号の反転アドレスパルス２２４１　、２２４２　
、２２４３を入力とするアンドゲート５０７と、同じく
アドレスパルス２２４０　。

２２４１　　、２２４３を入力とするアンドゲート５０
８と、これら各ゲート５０７　、５０８の出力５０７ａ
　。

※ ５０８ａ　　及び水−Ｆ　Ｍｌａ整点間分周カウンタ４
０４の分周パルス２２１４　　、及び第１３図の外挿演
算部のマルチプレクサ１１０６に供給される切換信号Ｅ
Ｃ１１０６を夫々入力とするアントゲ−）５０４゜５０
５と、水平分周出力を反転した信号２２１１〜２２１４
を入力するアンドゲート５０６と、前記アントゲ−）−
５０４、５０５の出力５０４ａ　、　５０５ａを入力と
するオアゲート５０３と、前記出力５０４　ａとアンド
ゲート５０６の出力５０６ａ　　を入力とするオアゲー
ト５０２と、の論理回路構成によって生成されるもので
あり、前記オアゲー）　５０２，５０３の出力端が加算
器５０１の端子Ｂ。ｙ　Ｂｌに接続さ札前記アンドゲー
ト５０４の出力５０４ａが端子用。

Ｂ３に印加されている。以上の構成によって、前記加算
器５０１の出力端子ＴＰ、αに水平調整点間分局カウン
タ４０４の値がＯｕ　、　＋Ｉ　ＩＩ＋の期間に、垂直
調整点アドレスカウンタ４０９のアドレス値より１だけ
大きい垂直アドレス信号となる隣接アドレス信号ＡＤｏ
−ＡＤ、　を発生することができる。

一方、この垂直隣接アドレス信号ＡＤ０〜ＡＤ３より更
に上位ビットの最上位アドレスＡＤ、　　は第１４ａ図
に示す回路に発生する。この回路は垂直リセットパルス
２２０３　　をラッチパルスとするラッチ５０９に操作
部１で切換操作して得られる調整操作切換パルス２０１
０　　を入力することによって前記最上位アドレスＡＤ
４　　を発生している。

第１５ａ図は、上記各信号の発生タイミングを基準カラ
ン１一部４のカウント値と対応させて示している。この
図において、垂直アドレス信号２２４０〜２２４３のア
ドレス値が′１”と８”の期間に夫々アンドゲート出力
５０７ａ　　、５０８ａ　がハイレベルになる。また、
外挿演算部１１のマルチプレクサ１１０６に入力する切
換信号ＥＣ１１０６は垂直調整点間分周カウンタ４０７
のカウント値（分周出力値）が”０″〜”ｎ”の分周期
間と”ツ”〜″’　４９　”の分周期間とで電気的状態
を分けている。また、水平調整点間分周カウンタ４０４
のカウント値が０　＋ｓ　、　＠　１９％の分周期間に
アンドゲート出力５０６ａ　　がハイレベルになしたが
って、加算器５０１は、水平調整点分周カウント値が′
０″及び１”の期間毎に垂直方向のアドレスが切り換わ
り、一時記憶メモリ１００１をして当該期間に垂直方向
に上下の調整点の補正データを読み出すようにする。そ
の結果、内挿演算部１２の入力端子Ｔ、ｂには、上記“
０”、”１”水平分周期間に現走査線部を補正する調整
点より１つ下の調整点のデータが入力され、”０”、′
１”以外の水平分周期間に現走査線部のデータが入力さ
れる。

また、加算器５０１は、アントゲ−１〜出カ５０７ａ”
。

５０８ａ　　がハイレベルとなる垂直アドレス値「１」
の場合において、切換信号ＥＣ１１０６がハイレベルと
なる垂直分周期間１１２４１１〜”４９”であり、かつ
、水平調整点間分周カウンタ４０４の最上位アドレス２
２１４　　がハイレベルとなるところの水平分周期間Ｉ
Ｉ　１６１１〜ＩＩ　２７”のときに、Ｂｏ−Ｂ、の入
力値が１５となって、出力端子ＴＰ、　ａの値は０とな
る。また、加算器５０１は、垂直アドレス値きにＢ０〜
Ｂ３の入力値が２となり、出力端子ＴＰ、ａ（ＡＤ０〜
ＡＤ３の値）が１０となる。その結果、垂直方向のアド
レスが０と１０に相当する第１行目及び第１０行目の調
整点の垂直補間演算は、垂直アドレス値が「１」及び「
８」のときに行なわれるものである。

一方、第１５ｂ図は、垂直リセットパルス２２０３゜に
対して任倉に発生させた調整操作切換パルス２０１０に
呼応して最上位アドレスＡＤ、がハイレベルとなること
を示している。これにより、切換パルス２０１０がハイ
レベルのときとロウレベルのときの場合のそれぞれにお
いて、一時記憶メモリ１００１の垂直アドレス値を変化
することができ、補正波形を２つ作り、これらを比較し
て補正が良好な方を選択することが可能となるものであ
る。

続いて、第１６図に示すタイミング信号発生部は、一時
記憶メモリ１００１のアクセス信号ＲＷ１００１と、マ
ルチプレクサ９０１の出力制御信号０Ｃ９０１、及び切
換信号ＥＣ９０１、並びにラッチ１００３の出力制御信
号ＯＣＩ　ＯＯ３を主に発生する回路である。なお、こ
の他信号５３２ａも発生することを付は加えておく。

このタイミング発生回路は、前記外挿演算部１１が補間
演算を時分割的に行っているため、夫々の補正波形発生
の系統に応じて６種類のタイミング信号が必要となり、
これに対処した回路構成となっている。即ち、マルチプ
レクサ９０１の出力制御信号及び一時記憶メモリ１００
１のアクセス信号に上記６種類の信号に対して１から６
まで番号を付け、このうち１〜３が外挿演算部１１の入
力データ２８０１　、２８００において１を付した方の
内挿演算部１２の１〜３の入力データに対応し、４〜６
がもう２つの内挿演算部１２の入力データの１〜３に対
応するものである。

この回路において、アンドゲート５１０は、第１３図の
マルチプレクサ１１０６の切換信号ＥＣ１１０６を反転
した信号ＥＣ１ｉ０６と、第６図の出力端子Ｔ４ａから
導出される調整点指示信号２３０３　　とを入力して、
マルチプレクサ９０１の切換信号ＥＣ９０１”を発生し
ている。この切換信号ＥＣ９０１″がハイレベルになっ
たとき、データマルチプレクサ９０１はデータ可逆カウ
ンタ８１５の補正デー類 り２５００を選択する。この切換信号ＥＣ９０１がハイ
レベルになるのは、第１７ａ図に示すように水平調整点
アドレスカウンタ４０６の水平アドレス信号２２２０〜
２２２３が「２」のときである。なお、第１７ａ図では
、垂直アドレス値が「１」のときの走査線部分を示して
いる。

一方、マルチプレクサ９０１の出力制御信号０Ｃ９０１
は、以下の構成の論理回路にて外挿演′ｙ４−　ｇ＋＋
　１１の演算タイミングに合わせた前記６種類のタイミ
ングが作り出されている。

即ち、アンドゲート５１１は、第１’７ａ図に示すよう
に水平調整点間分周カウンタ５１１がＵ″。

５”のときにハイレベルとなる信号５１１ａを作り、こ
の信号５１１ａは、一時記憶メモリ１００１のアクセス
信号ＲＷ１０’０１、及びラッチ回路１００３の出力制
御信号０Ｃ１００３、及び、データマルチプレクサ９０
１の出力制御信号０Ｃ９０１の各信号パルス幅の基にな
るものである。オアゲート５１２の出力５１２ａは垂直
アドレス値が「１」と「８」のとき、つまり、外挿演算
における垂直方向の補間演算を行なえるときにハイレベ
ルとなる信−号である。また、オアゲート５１３の出力
５１３ａは、水平アドレス値がｒ１５Ｊ　、　ｒＯｊ　
　、　ｒｌｊのとき、つまり外挿演算における水平方向
の補間演算を行う調整点アドレスのときにハイレベルと
なる信号である。したがって、これらの出力５１２ａ　
Ｊ　５１３ａを用いて画面外補正データ２９００ノ浅 を−特記メモリ−００１に書き込むタイミングを八 制御することができる。即ち、前記アンドゲート出力５
１１ａ　、オアゲート出力５１２ａ　、　５１３ａと調
整操作信号２０２０とをアントゲ−）５１４゜５１５に
て論理変換すると、アンドゲート出力５１４ａは、前記
調整操作信号２０２０がハイレベルのときは、アンドゲ
ート出力５１１ａとオアゲート出力５１２ａの論理積と
なり、同信号２０２０がロウレベルのときはロウレベル
である。また、アンドゲート出力５１５ａは調整操作信
号２０２０がハイレベルのときオアゲート出力５１３ａ
を導びくが、同信号２０２ｏがロウレベルのときはロウ
レベルとなる。このアンドゲート出力５１４ａ。

５１５ａが共にロウレベルのとき、マルチプレクサ９０
１が画面性補正データ２９００を選択していても、出力
制御信号Ａ１００３によって、一時記憶メモリ１００１
に前記データ２９００を書き込むことが阻止されるもの
である。

また、ＡｆＪ記アンドゲート出カ５１５ａは前記水平調
整点アドレスカウンタ４０６の直列出力２２ｏ６と共に
オアゲート５１６に入力され出力５１６ａを・碍ている
。このオアゲート出力５１６ａは、水平方向の外挿演算
用の画面性補正データ２９００及びデータ可逆カウンタ
８１５の発生データ２５００を一時記憶メモリ１００１
に書き込むことを許可する信号であって、このオアゲー
ト出力５１６ａを前記水平分周出力２２１０〜２２１４
の値が冴”。

−ゾのときハイレベルになる信号５１１ａと共にアンド
ゲート５１７に通すことによって、両信号５１６ａと５
１１ａの論理積であるアンドゲート出力５１７ａに論理
変換されている。このアンドゲート出力５１７ａを、ア
ンドゲート５１８〜５２０の出力５１８ａ〜５２０ａ及
びアンドゲート出力５２４ａと共に、３個のナントゲー
ト５２６−１．　、５２６−３　。

５２６−５へ、並びに前記アントゲ−１−５１８−５２
０の出力及びアンドゲート出力５２４ａと共に、３個の
ナントゲート５２６−２　、５２６−４〜５２６−６に
夫々入力することによって、前記オアゲート出力５１６
ａを６個のタイミングで各ナントゲート５２６−１〜５
２６−．６がら出力することになる。

ここで、前記アンド５１８〜５２０の出力は垂直調整点
間分周力→ンタ４０７の分周パルス２２３３゜２２３４
　、２２３５並びに同パルスを反転した三面。

２２３４　、２２３５に基づいて論理出力されるもので
ある。また、前記アンドゲート５２４は同じく垂直調整
点間分周カウンタ４０７の分周パルス２２３１゜２２３
２を人力とし、アンドゲート５２５は同パルス２２３１
　、２２３２を入力として夫々出力５２４ａ　。

５２５ａを得るようになっている。

一方、前記アンドゲート出力５１４ａは、垂直方向の外
挿演算用の画面性補正データ２９００及びデータ可逆カ
ウンタ８１５の可逆データを一時□記憶メモリー００１
に書き込むことを許可する信号であって、前記アンドゲ
ート出力５２４ａと共にナントゲート５２７−１　、５
２７−３　、５２７−５へ、並びに、前記アンドゲート
出力５２ａと共に、ナンへ ドゲート５２７−２　、５２７−４　、５２７−６へ夫
々入力することにより、前記アンドゲート出力５１４ａ
を６個のタイミングで各ナントゲート５２７−１〜５２
７−６から出力されることになる。

このように、アンドゲート出力５１７ａとアンドゲート
出力５１４ａとが１２個のタイミングで発生するナント
ゲート５２６−１〜５２６−６及び５２７−１〜５２７
−６　の各出力は、ナントゲート５２６−１〜５２１−
６の出力がデータ可逆カウンタ８１５の発生データ２５
００と水平外挿演算された画面性補正データ２９００と
を一時記憶メモリ１００１に書き込むタイミングにてこ
の場合、ロウレベルのパルスを次段に導出する一方、ナ
ントゲート５２７−１〜５２７−６の出力がデータ可逆
カウンタ８１５の発生データ２５００と垂直外挿演算さ
れた画面性補正データ２９００とを一時記憶メモリ１０
０１にて同じくロウレベルのパルスを次段に導出するこ
とになる。

続いて、次段にはアンドゲート５２８−１〜５２８〜６
があり、前記ナンドゲ−１−５２６−１〜５２６−６及
び５２７−１〜５２７−６の各出力を入力している。こ
のアンドゲート５２８−１〜５２８−６の各出力がマル
チプレクサ９０１を所定のタイミングで出力制御すル出
力制御信号０Ｃ９０１−１〜０Ｃ９０１−６トナッてい
る。この構成によって、マルチプレクサ９０１からは前
記した各データ（垂直並びに水平外挿演算値の画面性補
正データ及びデータ可逆カウンタの発生データ）を一時
記憶メモリ１００１の入力部まで導出することになる。

さて、前記一時記憶メモリ１００１の省き込みを指示す
るアクセス信号ＲＷＩ　００１は、前記各出力制御信号
０Ｃ９０１−１〜９０１−６　　を一方の入力とし、ラ
ッチ回路１００３の出力制御信号０Ｃ１００３を他方の
入力とするアンドゲート５３４−１〜５３４＝６の出力
として得られるようになっている。

即ち、前記出力制御信号０Ｃ１００３は、前記アンドゲ
ート出力５１１ａ、第１２図の内挿演算部マルチプレク
サ１２１１に使用する切換信号ＥＣ１２１１、アンドゲ
ート！ｌ？−３２の出力５３２ａ　、を各入力とするナ
ントゲート５３３の出力であって、データマルヂプレク
サ９０１が一時記憶メモリ１００１にデータを書き込む
時、及び一時記憶メモリ１００１が不揮発性メモリ１０
０４にデータを転送する時に、ラッチ回路１００３が出
力動作することを禁止している信号である。これによっ
て、不揮発性メモリ１００４がデータを出力しない時に
マルチプレクサ９旧から一時記憶メモリ１００１にデー
タを入力する信号を得るものである。

上記ナントゲート５３３に入力する各信号において、前
記した信号５３２ａは、不揮発性メモリ１００４の内容
を一時記憶メモリ１００１に転送する調整操作信号２０
３０　　に基づいて形成されるものであり、垂直リセッ
トパルス２２０３を各々ラッチパルスとする縦列ラッチ
５２９　、５３９の出力５２９ａ及びラッチ５３０を反
転した出力５３１ａをアンドゲート５３２を介して得ら
れるものである。そして、この信号５３２ａは第１８図
のタイミング発生部に用いるため端子ＴＰｇａに導出さ
れると共に、この端子ＴＰ、ａが第１８図の端子ＴＰ８
ｂに接続されている。

以上の如きタイミング発生部５の構成によって、マルチ
プレクサ９０１のデータ選択タイミングを制御すると共
に、選択したデータを一時記憶メモリ１００１に転送す
ることができる。なお、ラッチ回路１００２　、１００
３等のラッチパルス及び出力制御信号等の発生部は省略
する。

′　　第１７ａ図、第１７ｂ図は上記各タイミング信号
の発生タイミングを説明するタイムチャート図であって
、垂直アドレス値が「１」の場合の動作を示している。

これらの図において、アンドゲート５１０は、−垂直走
査期間に比較手段３は５０発の調整点指示パルスＰ、を
発生するから、このパルスのうち最初のＺ１個分のパル
スを抜き出して切換信号ＥＣ９０１としている。この一
つのパルスを一水平走査周期に拡大して示したのが同図
中パルスＰ、である。このパルスＰθの期間にマルチプ
レクサ９０１がデータ可逆カウンタ８１５で発生する補
正データ２５００を選択し、それ以外の期間は外挿演算
部１１から送られる外挿演算値を選択するものである。

選択された補正データ２５００は、水平調整点間分周値
が”冴″と５”の期間に一時記憶メモリ１００１に書き
込まれる。これは、アンドゲート出力５１１ａ　　のパ
ルスＰ、がデータ転送期間の基準となる信号として生成
したものであることに由来し、このパルスＰ７を外挿演
算部１１のデータ送出タイミングに応じて発生させた信
号が出力制御信号０Ｃ９０１−１〜０Ｃ９０１−６であ
る。この出力制御信号０Ｃ９０１は、垂直アドレス値が
「１」と「８」以外の期間に記号０Ｃ９０１Ａにて示す
パルス列どなり、垂直アドレス値が「１」と「８」の期
間に記号０Ｃ９０１Ｂにて示すパルス列となる。

記号“ｎ　−１”〜″ｎ＋４”にて示す時間軸は、垂直
調整点間分周カウンタ４０７の出力値を示すものである
。なお、パルス列０Ｃ９０１Ａにおいて、パルスＰ、は
調整点検出信号２３０３　　がパルスを発生したとき形
成され、パルスＰ、は調整操作信号２０２０をハイレベ
ルにしたとき形成されるものである。

また、第１７ｂ図において、アンドゲート出力５３２ａ
　　は次の如く発生する。即ち垂直リセットパルス２２
０３　　に対して調整操作信号２０３０　　を新来 定期間発生させると、ラッチ出力５２９ａ　　とラッチ
出力５３１　　は１垂直リセット期間だけ時間の異る信
号となり、これらの論理積出力、即ち、アンドゲート出
力５３２ａは一画面リセット期間のパルス信号となるも
のである。なお、垂直調整点間分周値２２３０〜２２３
５に対してそのｆ′Ｏ”期間にのみパルスを発生する切
換信号ＥＣ１２１１゜と、ラッチ回路１００３の出力制
御信号０Ｃ１００３”の発生パルスを水平調整点アドレ
ス値と共に示す。

続いて、第１８図はデータ可逆カウンタ８１５のプリセ
ット指示便号５８１０及びリセットパルス５８２０を供
給する回路を示す。この回路において、前記プリセット
パルス５８１０を発生する必要があるのは、第１１図の
ところで説明したように一時記憶メモリ１００１が不揮
発性メモリ１００４の内容を書き込む時と、一時記憶メ
モリ１００１のアドレスを切り換える時と、通常の調整
点が移る時とである。そこで、これらの時にデータ可逆
カウンタ８１５にプリセットすることになるが、一時記
憶メモリ１００１は、水平調整点間分周カウンタ４０４
の水平調整点間分周値が“Ｕ”と２５”のとき書き込み
状態になるので、この時より前にプリセットしなければ
ならない。

また、水平調整点間分周値が”Ｑ　Ｉ＋　、　＋１１１
！のときは一時記憶メモリ１００１のアドレス゛が変化
しているので、この後でなければならない。

さて、この第１８図において、ブリップフロップ５３５
のクロック入力端子ＣＰには第６図の非同期カウンタ２
０８の出力２１０３が印加されている。この信号２１０
３は第５図で説明したように、水平アドレス可逆カウン
タ２０９又は垂直アドレス可逆カウンタ２１０が出力２
１２０〜２１２３又は２１４０〜２１４３が変化するこ
とを示す信号であり、この信号２１０３のレベル変化を
前記フリップフロップ５３５でカウントするようにして
いる。

このフリップフロップ５３５のリセッ、ト端Ｒには垂直
リセットパルス２２０３を反転した信号２２０３が入力
され、その出力５３５ａはアンドゲート５３８に入力さ
れている。このアンドゲート５３８は他に調整操作信号
２０４０と、アンドゲート５３７のＬａｔ１００２　　
と、調整点検出信号２３０３とを入力し、第１１図のラ
ッチ回路１００２が一時記憶メモリ１００１のデータを
ラッチしている時と、水平アドレス値が変化する時と、
をアンドゲート出力ＬａｔｌＯ０２のパルス期間におい
て照合している。このアンドゲートＬａｔｌＯ０２は第
１９図に示すように水平調整点間分周値が”４″′〜゛
７″の期間にハイレベルとなる信号で、メモリ部１０の
ラッチ回路１００２のラッチパルスと同じ信号である。

続いて、ラッチ５４５は一時記憶メモリ１００１の最上
位アドレスＡＤ、　　を垂直リセットパルス２２０３　
　にてラッチし、そのラッチ出力５４５ａ　　と前記最
上位アドレスＡＤ−とを排他オアゲート５３６に入力し
ている。これによって、この排他オアゲート出力５３６
ａ　　は、最上位アドレスＡＤ４’が変化する毎に垂直
リセット期間のパルスを出力する信号となる。この排他
オアゲート出力５３６ａ　　と前記アンドゲート出力５
３２ａとをオアゲート５４６を介してアンドゲート５３
９に入力している。このアンドゲート５３９は、他に前
記アントゲ−）−出力ＬａｔｌＯ０２と調整点検出信号
２３０３を入力照合している。

′、 前記アンドゲート５３８の出力と前記アンドゲート５３
９の出力とはナントゲート５４０に印加され、データ可
逆カウンタ８１５に使用されるリセット信号５８２０　
　を出力している。

一方、このリセット信号５８２０″゛は、第７図の位相
同期回路４０１にて発生させた周波数４．７１ｓｃの信
号をラッチパルスとする縦列接続したラッチ５４１　、
５４２のうちラッチ５４１に入力し、このラッチ５４１
の出力をインバータ５４３を介してアンドゲート５４４
の一方の入力とされる。また、ラッチ５４２のラッチ出
力５４２ａ　　は前記アンドゲート５４４の他方の入力
とされている。そして、前記プリセットパルス５８１ｏ
は、このアンドゲート５４４の出力を用いている。

以上の論理回路の動作を第１９図を参照して説明する。

アンドゲート５３８は、ラッチパルスＬａｔ１００２°
を、調整点検出信号２３０３’がハイレベルであり、か
つ、調整操作信号２０４０もハイレベルであり、かつ、
調整点のアドレスが変化することを示す信号２１０３　
　がハイレベルの時、通過させる。また、アンドゲート
５３９は、同じくラッチパルス１００２　　を、調整点
検出信号２３０３”がハイレベルであり、かつ、最上位
アドレスＡＤ、が変化する時に通過させる。これらアン
ドゲート５３８　、５３９を通過したラッチパルスＬａ
ｔ１００？は、ノアゲート５４０によっていずれのゲー
トを通った場合においても、リセット信号５８１０とし
て端子Ｔ７ａに導出される。したがって、このリセット
信号５ｓ１ｃＦは水゛平調整点間分同値が”４″〜゛７
″の期間にデータ可逆カウンタ８１５をリセットするこ
とになる。

一方、アンドゲート５４４は、前記リセット信号５８２
０のパルスＰｌｅｌが１／４ｆｓｃ時間だけラッチ５４
１によって遅延されることによって、水平調整点間分周
値が５”のときパルスＰ１１を出力するプリセット信号
５８１０を出力する。

このパルスＰ１１は、第９図の排他オアゲート８１４に
加わり、排他オアゲート８１４の他方に加わる信号２５
１３がロウレベルの場合そのままデータ可逆カウンタ８
１５のクロック端子に印加され、前記信号２５１３がハ
イレベルの場合は、パルスＲ＋が反転して同クロック端
子に印加される。この反転したパルスＰ１１の立上り時
において、データ可逆カウンタ８１５がプリセットされ
ることになる。このため、データ可逆力１クンタ８１５
は、水平調整点間分周値が５°°のときプリセットされ
る。このプリセットされる時は、一時記憶メモリ１００
１が不揮発性メモリ１００４の内容を書き込む時、及び
アドレスが切り変わる時及び調整点アドレスが移る時と
に含まれ、かつ、一時記憶メモリ１００１がマルチプレ
クサ９０１の出力データを書き込む時を含まない期間に
なるものである。

つまり、初期調整段階において、データ可逆カウンタ８
１５は、調整操作信号２０４０がロウレベルのときは、
プリセットされず調整点移動前の補正データ２７００の
値を保持し、これによって、一時記憶メモリ１００１は
移動後の調整点に対応するアドレスの記憶番地に移動前
の前記補正データが書き込まれることになる。これは、
即ち、前述したメモリ部１０の動作説明において、調整
点Ａの補正データａが、調整点移動後の調整点Ｂに対応
するアドレスの記憶番地に記憶されるものであり、具体
的操作として、前記調整操作信号２０４０をロウレベル
にするだけで、調整点Ａの補正データａが調整点Ｂの補
正データとなる。そして、次に、調整点を移動する操作
を加えると共に、修正データを発生させれば、調整点Ｂ
の記憶番地に、前記補正データａと修正データが加算さ
れた補正データｂが記憶されることとなる。

本発明は以上の如く動作し、補正量ｆ　（０）〜ｆ（ｍ
−１）　　を発生する初期調整段階において、その発生
に要する時間が短縮されるものである。

なお、補正データを発生する手段は、実施例においてア
ップダウンカウンタ（データ可逆カウンタ８１５）を用
いたが、可変抵抗器と低速度アナログディジタル変換器
及び加算回路で構成することも可能である。

また、本実施例では日本国のカラーテレビジョン放送に
おける飛越走査方式を順次走査方式に変換したもので説
明したが、勿論タイミング等を変換すれば他の方式のテ
レビジョン受像機に適用することは当然である。

〔発明の効果〕

以上説明したように本発明によれば、ディジタル的にコ
ンバージェンス補正を行うにあたり、画面上に設定した
複数の調整点に必要な補正量を、隣接する調整点の補正
量に修正量を加えるだけで順次各調整点の補正量を発生
し、記憶することができるようにしたので右周整時間を
非常に短縮することができるという効果がある。また、
不揮発性メモリのアクセス時間を補うため、一時記憶用
の高速メモリを用いた場合にあっても、両メモリ間のデ
ータ授受・南１情程において前記補正量の記憶操作に支
障がないようにしたものである。

【図面の簡単な説明】

第１図は従来の補正波形を得る方法を説明する説明図、
第２図は本発明の実施例において設定した調整点を説明
する説明図、第３図は３色の電子ビームをコンバージェ
ンス補正する方式を示す説明図、第４図は本発明により
補正波形を得る方法を説明する説明図、第５図は本発明
の概要を示すブロック図、第６図はアドレス発生部Ｚの
具体的回路を示す回路図、第７図は基準カウンタの回路
を示す回路図、第８図は第６図及び第７図の動作を説明
するタイムチャート図、第９図は補正データ発生部の回
路を示す回略図、第１０図は第９図のタイムチャートを
示すチャート図、第１１図はデータ選択回路とメモリ部
の回路を示す回路図、第１２図は内挿演算部の回路を示
す回路図、第１３図は外挿演算部の回路を示す回路図、
第１４ａ図、第１４ｂ図は第１１図の回路に加えるタイ
ミング信号を発生する回路を示す回路図、第１５ａ図、
第１５ｂ図は第１４ａ図、第１４ｂ図で発生するタイミ
ング信号を示すタイミング波形図、第１６図は前記メモ
リ部と内挿演算部との動作及びメモリ部と外挿演算部と
の動作をコントロールするタイミング信号の発生回路を
示す回路図、第１７ａ図、第１７１．図は第１６図で発
生するタイミング信号を示すタイミング波形図、第１８
図は前記データ発生部をコントロールするタイミング信
号を発生する回路を示す回路図、第１９図は第１８図で
発生するタイミング信号のタイミング波形図である。゛ １・・・操作部、　　２・・・アドレス発生部、　　３
・・・比較手段、　　４・・・基準カウンタ、　　５・
・・タイミング発生部、　８・・・補正≠−タ発生部、
　　９・・・信号、　５８２０・−・リセット信号。 データ選択回路、　１０・・・メモリ部、　１１・・・
外挿演算部、　１２・・・内挿演算部、　１３・・・Ｄ
／Ａ変換部、　１４・・・ローパスフィルタ、　１５・
・・出力回路、２０８．８０１．８１０・・・非同期カ
ウンタ、　２０９・・・水平アドレス可逆カウンタ、　
　２１０・・・垂直アドレス可逆カウンタ、　　３０１
，３０２・・・比Ｉｉｉ！７：器、　　４０１・・・位
相同期回路、　４０２・・・水平リセット発生回路、４
０３・・・垂直リセット発生回路、　４０４・・・水平
調整点間分周カウンタ、　　４０５・・・水平調整点ア
ドレスカウンタ、　４０７・・・垂直調整点間分周カウ
ンタ、　　４０９・・・垂直調整点アドレスカウンタ、
５０１・・・加算回路、　　８１５・・・データ可逆カ
ウンタ、９０１・・・データマルチプレクサ、　　１０
０１・・・一時記憶メモリ、　　１００２．１００３・
・・ラッチ回路、。 １００４・・・不揮発性メモリ、　　１２１１・・・マ
ルチプレクサ、　　１２１３・・・メモリ、　　１１．
０６．］、］、ｉ６・・・マルチプレクサ、　　２００
１〜２００７，２０１．０，２０２０，２０３０゜２０
４０・・・調整操作信号、　２１０３・・・調整点移動
検出信号、　２２０３・・・垂直リセットパルス、２３
０３・・・調整点検出信号、　５８１’Ｏ・・−プリセ
ット特許出願人　　東京芝浦電気株式会社 ５１９ 第１図 桶 ０１２　３４５６７８９１０１１１２１３１４１５１０
・　・　・　・　・　・　・　・　・　・　・　・　・
　・　・　・第３図 第５図 第４図

Claims (2)

【特許請求の範囲】
1. （１）カラー陰極°線管又は投写型力゛ラー画像表示器
   の画面内、若しくは画面内外に複数のコンバージェンス
   調整点を設定し、各調整点のコンバージェンスずれを補
   正するための補正量を所定の調整操作にて発生でき、こ
   の補正量を前記調整点に対応した記憶領域を有するディ
   ジタルメモリに記憶して、水平並びに垂直走査に同期し
   て読み出すようにしたディジタルコンバージェンス補正
   装置において、 前記補正量を発生する補正量発生手段と、調整点Ａの補
   正量ａと調整点Ａに隣接する調整点Ｂに必要な補正量す
   との差の絶対値１ａ−ｂｌに当る修正量を前記補正量発
   生手段にて発生させ、この修正量と前記補正量ａとを加
   算した値を前記調整点Ｂに対応する前記ディジタルメモ
   リの記憶領域に書き込むデータ修正書き込み手段とを、
   具備したことを特徴とするディジタルコンバージェンス
   補正装置。
2. （２）前記データ修正書き込み手段は、前記補正量発生
   手段にて発生した補正量を前記ディジタルメモリに書き
   込む書き込み手段と、書き込んだ補正量を読み出す読み
   出し手段と、読み出し手段にて読み出した補正量を前記
   補正量発生手段にフィードバックし、前記補正量発生手
   段がフィードバックされた補正量を発生するようにプリ
   セットするプリセット手段と、プリセットされる以前の
   補正量が変化しないように一定期間保持する保持手段と
   を具備したことを特徴とする特許請求の範囲第１項に記
   載のディジタルコンバージェンス補正装置。