JPS5975787A - 色表示制御装置 - Google Patents
色表示制御装置Info
- Publication number
- JPS5975787A JPS5975787A JP57187120A JP18712082A JPS5975787A JP S5975787 A JPS5975787 A JP S5975787A JP 57187120 A JP57187120 A JP 57187120A JP 18712082 A JP18712082 A JP 18712082A JP S5975787 A JPS5975787 A JP S5975787A
- Authority
- JP
- Japan
- Prior art keywords
- color
- display
- data
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は色表示制御装置に係り、特に輝度情報や色情報
を受信し、静止画を表示画面に表示するようにした文字
多重放送システムやキャプテン・システム等の静止画情
報システムにおける色表示制御装置に関する。
を受信し、静止画を表示画面に表示するようにした文字
多重放送システムやキャプテン・システム等の静止画情
報システムにおける色表示制御装置に関する。
［発明の技術的背景］
従来、文字多重放送システムやキャプテン・システム等
の静止画情報システムにおいては、西欧諸国で採用して
いるコード伝送方式と我国で採用しているパターン伝送
方式がある。コード伝送方式では、情報は情報センタか
ら符号として送られ、夫々の端末に用意されたパターン
・ジェネレータで符号を文字や図形に変換する。パター
ン伝送方式では、情報センタに設置された大規模なパタ
ーン・ジェネレータを用いて、予め文字や図形のパター
ンを作り、その信号をそのまま家庭等のテレビ端末に送
信して表示する。パターン伝送方式では、パターン情報
と色情報が独立して送出され、パターン情報はライン単
位で送られ、色情報はうイン単位ではなくブロック単位
で送られる。色情報のブロック単位は表示画面で使用さ
れる文字フォントを基準に定められていて、たとえば横
８ドツト×縦１２ドツト構成であり、またその着色単位
には背ｍｅ （ＢＧ色という）の場合と指定色（以ＴＦ
Ｇ色という）の場合とがある。
の静止画情報システムにおいては、西欧諸国で採用して
いるコード伝送方式と我国で採用しているパターン伝送
方式がある。コード伝送方式では、情報は情報センタか
ら符号として送られ、夫々の端末に用意されたパターン
・ジェネレータで符号を文字や図形に変換する。パター
ン伝送方式では、情報センタに設置された大規模なパタ
ーン・ジェネレータを用いて、予め文字や図形のパター
ンを作り、その信号をそのまま家庭等のテレビ端末に送
信して表示する。パターン伝送方式では、パターン情報
と色情報が独立して送出され、パターン情報はライン単
位で送られ、色情報はうイン単位ではなくブロック単位
で送られる。色情報のブロック単位は表示画面で使用さ
れる文字フォントを基準に定められていて、たとえば横
８ドツト×縦１２ドツト構成であり、またその着色単位
には背ｍｅ （ＢＧ色という）の場合と指定色（以ＴＦ
Ｇ色という）の場合とがある。
従来、文字多重放送システムやキレブテン・システム等
の静止画情報システムにおいては、受信側に画像メモリ
を備えた表示制御装置を設置しこの装置を用いて情報セ
ンタから送られてくる情報をテレビ受像機に写し出すた
めの信号に変換する。
の静止画情報システムにおいては、受信側に画像メモリ
を備えた表示制御装置を設置しこの装置を用いて情報セ
ンタから送られてくる情報をテレビ受像機に写し出すた
めの信号に変換する。
画像メモリにはドツト・パターン・データと色データを
蓄積し、一般に８ビット並列でデータをアドレスｔこ対
応して画像メモリに蓄（ｉする。パターン情報は表示期
間中に読み出す場合、表示クロック単位で読み出して並
直変換し、色データと共に邑７１〜リクス・デコーダに
入力し、赤（Ｒ）、縁（Ｇ）、青（Ｂ）の原色信号及び
輝度信号を得て表示画面に表示する。
蓄積し、一般に８ビット並列でデータをアドレスｔこ対
応して画像メモリに蓄（ｉする。パターン情報は表示期
間中に読み出す場合、表示クロック単位で読み出して並
直変換し、色データと共に邑７１〜リクス・デコーダに
入力し、赤（Ｒ）、縁（Ｇ）、青（Ｂ）の原色信号及び
輝度信号を得て表示画面に表示する。
第１図は従来の表示制御装置を示すブロック図である。
第１図において、ＣＰＵ’ｌ、ＣＩ）Ｕ用の作業ＲＡＭ
２．プログラムＲＯＭ３、ｒ＜ Ａ Ｍ ２とＲＯＭ３
をセレクトする信号を出力するチップ・セレクト回路４
及び、外部受信データ（ＥＸＴ ＤＡＴＡ）を取り込
む入力ポート５は、アドレス・バス（ＡＤＤＲＥＳＳ
Ｂｕｓ＞及びデータ・バス（ＤＡＴＡ Ｂｕｓ）を
介して相互に接続されていて、入力ポート５に入力され
た外部受信データ（ＥＸＴ ＤＡＴＡ）はＣＰＵＩの
処理に従ってバス・ドライバ６を経由して表示メモリ７
へ書き込まれる。表示メモリ７は輝度情報であるドツト
・パターン・データを蓄積するドツト・パターン・メモ
リと、着色フロック単位に着色づるための色データを蓄
積する色メモリとから構成されている。ドツト・パター
ン・メモリ・デツプと色メモリ・チップはチップ・セレ
クト回路８から発生されるチップ・セレクト信号を用い
てセレクトされる。切換回路９は表示メモリ７の表示期
間には読み出しアドレス信号を出力し非表示期間にはＣ
ＰＵ１からのアドレス信号を出力するように切換えを行
う。この切換えは表示アドレス信号発生回路１０から出
力される表示アドレス信号（ＤＡＥ）を用いて行われる
。前記のバス・ドライバ６はＣＰＵ１からのデータを表
示メモリ７へ書き込む場合、データ・バス（ＤＡＴＡ
Ｂｕｓ＞のデータを表示メモリ７へ出力する。同期信
号発生回路１１はテレビジョン用の同期信号＜５ＹＮＣ
）を発生すると共に表示アドレス信号発生回路１０へ制
御信号を発生する。この制御信号にて表示アドレス信号
発生回路１０では表示メモリ７の読み出しアドレス信号
と各種の制御信号（表示クロック信号ＣＫ、パターン・
ラッチ信号ＰＬ、色ラッチ信号ＣＬ、パターン・アドレ
ス信号と色アドレス信号とを切り換えるための切換信号
ＹＣＣ）を出力する。色アドレス・デコーダ１２は前記
読み出しアドレス信号から色アドレス信号をデコードし
、次段の切換回路１３で切換信号（ＹＣＣ）を用いて、
パターン・アドレス信号と色アドレス信号を切り換えて
出力するようにし、多重的に読み出しを行う。チップ・
セレクト・回路１４は読み出しアドレス信号に関して、
表示）（モリ７のデツプ・ゼレク１〜化号を発生づる回
路である。表示メモリ７より読み出されたデータはパタ
ーン・ラッチ及び並直変換を行うための回路１５により
表示アドレス信号（ＤＡＥ）に同期してパターン情報Ｙ
として出力され色マトリクス・デコーダ１７へ入力され
る。一方、表示メモリ７からの色情報Ｃは色ラッチ回路
１６でラッチされ表示アドレス信号（ＤＡＥ）に同期し
て色マトリクス・デコーダ１７へ入力される。色マトリ
クス・デコーダ１７てはパターン情報Ｙと色情報Ｃを合
成し、原色信号Ｒ１Ｇ、Ｂ及び、輝度信号Ｙを出力する
。
２．プログラムＲＯＭ３、ｒ＜ Ａ Ｍ ２とＲＯＭ３
をセレクトする信号を出力するチップ・セレクト回路４
及び、外部受信データ（ＥＸＴ ＤＡＴＡ）を取り込
む入力ポート５は、アドレス・バス（ＡＤＤＲＥＳＳ
Ｂｕｓ＞及びデータ・バス（ＤＡＴＡ Ｂｕｓ）を
介して相互に接続されていて、入力ポート５に入力され
た外部受信データ（ＥＸＴ ＤＡＴＡ）はＣＰＵＩの
処理に従ってバス・ドライバ６を経由して表示メモリ７
へ書き込まれる。表示メモリ７は輝度情報であるドツト
・パターン・データを蓄積するドツト・パターン・メモ
リと、着色フロック単位に着色づるための色データを蓄
積する色メモリとから構成されている。ドツト・パター
ン・メモリ・デツプと色メモリ・チップはチップ・セレ
クト回路８から発生されるチップ・セレクト信号を用い
てセレクトされる。切換回路９は表示メモリ７の表示期
間には読み出しアドレス信号を出力し非表示期間にはＣ
ＰＵ１からのアドレス信号を出力するように切換えを行
う。この切換えは表示アドレス信号発生回路１０から出
力される表示アドレス信号（ＤＡＥ）を用いて行われる
。前記のバス・ドライバ６はＣＰＵ１からのデータを表
示メモリ７へ書き込む場合、データ・バス（ＤＡＴＡ
Ｂｕｓ＞のデータを表示メモリ７へ出力する。同期信
号発生回路１１はテレビジョン用の同期信号＜５ＹＮＣ
）を発生すると共に表示アドレス信号発生回路１０へ制
御信号を発生する。この制御信号にて表示アドレス信号
発生回路１０では表示メモリ７の読み出しアドレス信号
と各種の制御信号（表示クロック信号ＣＫ、パターン・
ラッチ信号ＰＬ、色ラッチ信号ＣＬ、パターン・アドレ
ス信号と色アドレス信号とを切り換えるための切換信号
ＹＣＣ）を出力する。色アドレス・デコーダ１２は前記
読み出しアドレス信号から色アドレス信号をデコードし
、次段の切換回路１３で切換信号（ＹＣＣ）を用いて、
パターン・アドレス信号と色アドレス信号を切り換えて
出力するようにし、多重的に読み出しを行う。チップ・
セレクト・回路１４は読み出しアドレス信号に関して、
表示）（モリ７のデツプ・ゼレク１〜化号を発生づる回
路である。表示メモリ７より読み出されたデータはパタ
ーン・ラッチ及び並直変換を行うための回路１５により
表示アドレス信号（ＤＡＥ）に同期してパターン情報Ｙ
として出力され色マトリクス・デコーダ１７へ入力され
る。一方、表示メモリ７からの色情報Ｃは色ラッチ回路
１６でラッチされ表示アドレス信号（ＤＡＥ）に同期し
て色マトリクス・デコーダ１７へ入力される。色マトリ
クス・デコーダ１７てはパターン情報Ｙと色情報Ｃを合
成し、原色信号Ｒ１Ｇ、Ｂ及び、輝度信号Ｙを出力する
。
このような構成において、第２図に示すように同期信号
（−８ＹＮＣ）に同期した表示アドレス信号（ＤＡＥ）
が表示アドレス信号発生回路１０より出力されると、こ
の信号（ＤＡＥ＞は切換回路９、バス・ドライバ６、パ
ターン・ラッチ及び並直変換を行う回路１５１色ラッチ
回路１６に入力され、回路１５からパターン情報Ｙ（斜
線にて示す）を出力し、これと同じタイミングで色ラッ
チ回路１６から色情報Ｃ（斜線にて示す）を出力する。
（−８ＹＮＣ）に同期した表示アドレス信号（ＤＡＥ）
が表示アドレス信号発生回路１０より出力されると、こ
の信号（ＤＡＥ＞は切換回路９、バス・ドライバ６、パ
ターン・ラッチ及び並直変換を行う回路１５１色ラッチ
回路１６に入力され、回路１５からパターン情報Ｙ（斜
線にて示す）を出力し、これと同じタイミングで色ラッ
チ回路１６から色情報Ｃ（斜線にて示す）を出力する。
但し、第２図で符号Ａは表示期間を示す。
［背景技術の問題点コ
しかしながら、第１図に示す従来の表示制御装置では、
パターン情報Ｙと色情報Ｃとを夫々パターン・ラッチ及
並直変換を行う回路１５と色ラッチ回路１６から独立し
て出力するようにしていたので、パターン情報Ｙの有無
に拘らず表示アドレス信号（ＤＡＥ）のタイミングで色
情報Ｃが出力されてしまうという欠点があった。すなわ
ち、ブロック単位の色情報とライン単位のパターン情報
では色情報がＢＧ着色の場合、第３図に示すように表示
画面上の表示エリアａにおいて、パターン情報を受信し
ている領域ｂ （斜線で示す部分）ではＢＧ着色される
が、パターン情報を受信していない部分Ｃにも色がって
いしまうという欠点があった。
パターン情報Ｙと色情報Ｃとを夫々パターン・ラッチ及
並直変換を行う回路１５と色ラッチ回路１６から独立し
て出力するようにしていたので、パターン情報Ｙの有無
に拘らず表示アドレス信号（ＤＡＥ）のタイミングで色
情報Ｃが出力されてしまうという欠点があった。すなわ
ち、ブロック単位の色情報とライン単位のパターン情報
では色情報がＢＧ着色の場合、第３図に示すように表示
画面上の表示エリアａにおいて、パターン情報を受信し
ている領域ｂ （斜線で示す部分）ではＢＧ着色される
が、パターン情報を受信していない部分Ｃにも色がって
いしまうという欠点があった。
［発明の目的］
本発明の目的は上述した点に鑑みて成されたものであっ
て、色情報がＢＧＷ色の場合、パターン情報が送出され
ていない部分にも着色されて表示されるのを防止ザるこ
とができる色表示制御装置を提供することである。
て、色情報がＢＧＷ色の場合、パターン情報が送出され
ていない部分にも着色されて表示されるのを防止ザるこ
とができる色表示制御装置を提供することである。
「発明の概要」
本発明の色表示制御装置は、外部より輝度情報及び色情
報を含んだ外部データを受信し、画像メモリ（表示メモ
リ）内にトッド・パターン・データ及び色データとして
蓄積し、カラー・ティスプレィ上に静止画像の表示を行
う画像メモリの表示制御装置に関するものであって、受
信し・た輝度情報のライン・アドレス・データに゛１″
加算したデータをマイクロ・プロセッサより出力づる出
力手段と、この出力手段より出力された出力データと表
示アドレス信号発生手段からの垂直表示アドレス・デー
タとの比較を行う比較手段と、この比較手段の比較結果
に基づいた制御信号を発生する手段とを設け、前記出力
データと前記垂直表示アドレス・データとが一致した時
点で前記制御信号によって前記画像メモリより出力され
る色データの出力を停止させることを特徴としている。
報を含んだ外部データを受信し、画像メモリ（表示メモ
リ）内にトッド・パターン・データ及び色データとして
蓄積し、カラー・ティスプレィ上に静止画像の表示を行
う画像メモリの表示制御装置に関するものであって、受
信し・た輝度情報のライン・アドレス・データに゛１″
加算したデータをマイクロ・プロセッサより出力づる出
力手段と、この出力手段より出力された出力データと表
示アドレス信号発生手段からの垂直表示アドレス・デー
タとの比較を行う比較手段と、この比較手段の比較結果
に基づいた制御信号を発生する手段とを設け、前記出力
データと前記垂直表示アドレス・データとが一致した時
点で前記制御信号によって前記画像メモリより出力され
る色データの出力を停止させることを特徴としている。
［発明の実施例］
以下、図面により本発明の詳細な説明する。
第４図は本発明に係る色表示制御装置を示すブロック図
である。この図において、第１図と同一機能を有する部
分には同一符号を何して説明する。
である。この図において、第１図と同一機能を有する部
分には同一符号を何して説明する。
従って、第１図と同一符号を付した部分は従来の回路と
同一であり、破線の部分が本発明の色表示制御装置であ
る。
同一であり、破線の部分が本発明の色表示制御装置であ
る。
第４図において、ｃｐｕｌ、ｃｐｕ用の作業ＲＡＭ２．
プログラムＲＯｌｖｌ ３、ＲＡ Ｎ−１２とＲＯＭ３
をセレクトする信号を出力するチップ・セレクト回路４
及び、外部受信データ（ＥＸＴ ＤＡＴＡ）を取り込
む入力ポート５は、アドレス・バス（ＡＤＤＲＥＳＳ
Ｂｕｓ＞及びデータ・バス＜ＤＡＴＡ Ｂｕｓ）を
介して相互に接続されていて、入力ポート５に入力され
た外部受信データ（ＥＸＴ ＤＡＴＡ）はＣＰＵ１の
処理に従ってバス・ドライバ６を経由して表示メモリ７
へ瑚き込まれる。表示メモリ７は輝度情報であるドツト
・パターン・データを蓄積づるトラ（〜・パターン・メ
モリと、着色ブロック中位に着色するための色データを
蓄積する色メモリとから構成されている。ドラ１〜・パ
ターン・メモリ・デツプど色メモリデツプはデツプ・セ
レクト回路８から発生されるチップ・セレクト信号を用
いてセレクトされる。
プログラムＲＯｌｖｌ ３、ＲＡ Ｎ−１２とＲＯＭ３
をセレクトする信号を出力するチップ・セレクト回路４
及び、外部受信データ（ＥＸＴ ＤＡＴＡ）を取り込
む入力ポート５は、アドレス・バス（ＡＤＤＲＥＳＳ
Ｂｕｓ＞及びデータ・バス＜ＤＡＴＡ Ｂｕｓ）を
介して相互に接続されていて、入力ポート５に入力され
た外部受信データ（ＥＸＴ ＤＡＴＡ）はＣＰＵ１の
処理に従ってバス・ドライバ６を経由して表示メモリ７
へ瑚き込まれる。表示メモリ７は輝度情報であるドツト
・パターン・データを蓄積づるトラ（〜・パターン・メ
モリと、着色ブロック中位に着色するための色データを
蓄積する色メモリとから構成されている。ドラ１〜・パ
ターン・メモリ・デツプど色メモリデツプはデツプ・セ
レクト回路８から発生されるチップ・セレクト信号を用
いてセレクトされる。
切換回路９は表示メモリ７の表示期間には読み出しアド
レス信号を出力し非表示期間にはＣＰＵ １からのアド
レス信号を出力するように切換えを行う。この切換えは
表示アドレス信号発生回路１０から出力される表示アド
レス信＠（ＤＡＥ−１）を用いて行われる。前記のバス
・トライバ６はＣＰＵ１からのデータを表示メモリ７へ
書き込む場合、データ・バス（ＤＡＴＡ Ｂｕｓ＞の
データを表示メモリ７へ出力する。同期信号発生回路１
−１はテレビジョン用の同期信号（ＳＹＮＣ）を発生す
る共に表示アドレス信号発生回路１０／＼制御信号を発
生する。この制御信号にて表示アドレス信号発生回路１
０では表示メモリ７の読み出しアドレス信号と各種の制
御信号（表示クロック信号ＧＫ、パターン・ラッチ信＠
Ｐ Ｌ 、色ラッチ信号ＣＬ、パターン・アドレス信
号と色アドレス信号とを切り換えるための切換信号ＹＣ
Ｃ）を出力する。色アドレス・デコーダ１２は前記読み
出しアドレス信号から色アドレス信号をデコードし、次
段の切換回路１３で切換信号（ＹＣＣ）を用いてパター
ン・アドレス信号と色アドレス信号を切り換えて出力す
るようにし、多重的に読み出しを行う。チップ・セレク
ト回路１４は読み出しアドレス信号に関して、表示メモ
リ７のチップ・セレクト信号を発生する回路である。表
示メモリ７より読み出されたデータはパターン・ラッチ
及び並直変換を行うための回路１５により表示アドレス
信号（ＤＡＥ−１）に同期してパターン情報Ｙとして出
力され色マトリクス・デコーダ１７へ入力される。一方
、表示メモリ７からの色情報Ｃは色ラッチ回路１６でラ
ッチされ後述する表示アドレス信号（ＤＡＥ−２）に同
期して色マトリクス、・デコーダ１７へ入力される。色
マトリクス・デコーダ１７ではパターン情報Ｙと色情報
Ｃを合成し、原色信号Ｒ，Ｇ、Ｂ及び、輝瓜信号Ｙを出
力する。
レス信号を出力し非表示期間にはＣＰＵ １からのアド
レス信号を出力するように切換えを行う。この切換えは
表示アドレス信号発生回路１０から出力される表示アド
レス信＠（ＤＡＥ−１）を用いて行われる。前記のバス
・トライバ６はＣＰＵ１からのデータを表示メモリ７へ
書き込む場合、データ・バス（ＤＡＴＡ Ｂｕｓ＞の
データを表示メモリ７へ出力する。同期信号発生回路１
−１はテレビジョン用の同期信号（ＳＹＮＣ）を発生す
る共に表示アドレス信号発生回路１０／＼制御信号を発
生する。この制御信号にて表示アドレス信号発生回路１
０では表示メモリ７の読み出しアドレス信号と各種の制
御信号（表示クロック信号ＧＫ、パターン・ラッチ信＠
Ｐ Ｌ 、色ラッチ信号ＣＬ、パターン・アドレス信
号と色アドレス信号とを切り換えるための切換信号ＹＣ
Ｃ）を出力する。色アドレス・デコーダ１２は前記読み
出しアドレス信号から色アドレス信号をデコードし、次
段の切換回路１３で切換信号（ＹＣＣ）を用いてパター
ン・アドレス信号と色アドレス信号を切り換えて出力す
るようにし、多重的に読み出しを行う。チップ・セレク
ト回路１４は読み出しアドレス信号に関して、表示メモ
リ７のチップ・セレクト信号を発生する回路である。表
示メモリ７より読み出されたデータはパターン・ラッチ
及び並直変換を行うための回路１５により表示アドレス
信号（ＤＡＥ−１）に同期してパターン情報Ｙとして出
力され色マトリクス・デコーダ１７へ入力される。一方
、表示メモリ７からの色情報Ｃは色ラッチ回路１６でラ
ッチされ後述する表示アドレス信号（ＤＡＥ−２）に同
期して色マトリクス、・デコーダ１７へ入力される。色
マトリクス・デコーダ１７ではパターン情報Ｙと色情報
Ｃを合成し、原色信号Ｒ，Ｇ、Ｂ及び、輝瓜信号Ｙを出
力する。
ところで、第４図に示す回路には破線に示Ｖ色表示制御
装置が設けられている。色表示制御回路は出力ポート１
８と色表示制御回路１９どから構成され、出力ポート１
８は外部より受信された外部受信デニタ（Ｅ、ＸＴ
ＤＡＴＡ）のパターン情報のライン・アドレス・データ
に゛１゛°加算したデータをＣＰＵ１より出力し、この
出力データと切換回路１３から出力される垂直方向の表
示アドレス・データとの一致を色表示制御回路１つに゛
Ｃ判断し、一致した時点で制御信号（ＤＡＥ−２）を出
力し、この制御信号（ＤＡＥ−２）にて邑ラッチ回路１
６の出力を停止する。出力ポート１８はチップ・セレノ
１へ回路４からの制御信＠（ＣＥ）が入力されて制御さ
れ、色表示制御回路１９には表示アドレス信号発生回路
１０より表示アドレス信号（ＤＡＥ−１）が入力される
と共に垂直同期パルス（ＶＰ）が入力されて制御されて
いる。
装置が設けられている。色表示制御回路は出力ポート１
８と色表示制御回路１９どから構成され、出力ポート１
８は外部より受信された外部受信デニタ（Ｅ、ＸＴ
ＤＡＴＡ）のパターン情報のライン・アドレス・データ
に゛１゛°加算したデータをＣＰＵ１より出力し、この
出力データと切換回路１３から出力される垂直方向の表
示アドレス・データとの一致を色表示制御回路１つに゛
Ｃ判断し、一致した時点で制御信号（ＤＡＥ−２）を出
力し、この制御信号（ＤＡＥ−２）にて邑ラッチ回路１
６の出力を停止する。出力ポート１８はチップ・セレノ
１へ回路４からの制御信＠（ＣＥ）が入力されて制御さ
れ、色表示制御回路１９には表示アドレス信号発生回路
１０より表示アドレス信号（ＤＡＥ−１）が入力される
と共に垂直同期パルス（ＶＰ）が入力されて制御されて
いる。
第５図は第４図の色表示制御回路１９の一例を示す回路
図であり、第６図はその動作を説明するタイミング・チ
ャー１〜である。
図であり、第６図はその動作を説明するタイミング・チ
ャー１〜である。
第５図において、ＣＰＵ１にて゛１″加算されて出力さ
れたアドレス・データはデータ・バス（ＤＡＴＡ Ｂ
ｕｓ＞を経て出力ポート１８から出力される。出力ポー
ト１８より出力されたアドレス・データは色表示制御回
路１つへ入力される。
れたアドレス・データはデータ・バス（ＤＡＴＡ Ｂ
ｕｓ＞を経て出力ポート１８から出力される。出力ポー
ト１８より出力されたアドレス・データは色表示制御回
路１つへ入力される。
色表示制御回路１つは比較回路２０と７リツプ・７０ツ
ブ２１とオア・ゲート２２とがらイに成され、出カポ−
１〜１８から出力されたアドレス・データは比較回路２
０へ入力され、前記切換回路１３を通して入力される垂
直方向の表示アドレス信号（ＶＤＡ）との比較を行い、
双方のアドレス・データが一致した時点で一致パルス（
ＣＡＤ）が出力され、フリップ・フロップ２１のクロッ
ク端子（ＣＫ ）に入力される。フリップ・フロップ２
１のクリア端子（Ｃし）には垂直同期パルス（ＶＰ）が
入力され、この信号（ＶＰ）によりクリアがかかり出力
端子Ｑは″“Ｌ″レベルなり、上記一致バスル（ＣＡＤ
）が出力された時に出力端子Ｑは′“Ｈ″レベルなる。
ブ２１とオア・ゲート２２とがらイに成され、出カポ−
１〜１８から出力されたアドレス・データは比較回路２
０へ入力され、前記切換回路１３を通して入力される垂
直方向の表示アドレス信号（ＶＤＡ）との比較を行い、
双方のアドレス・データが一致した時点で一致パルス（
ＣＡＤ）が出力され、フリップ・フロップ２１のクロッ
ク端子（ＣＫ ）に入力される。フリップ・フロップ２
１のクリア端子（Ｃし）には垂直同期パルス（ＶＰ）が
入力され、この信号（ＶＰ）によりクリアがかかり出力
端子Ｑは″“Ｌ″レベルなり、上記一致バスル（ＣＡＤ
）が出力された時に出力端子Ｑは′“Ｈ″レベルなる。
このようにして、フリップ・フロップ２１から垂直期間
からの表示ゲート制御信号（ＣＡＧ）か作成されて、次
端のオア・ゲ−ｌ−２２に入力される。オア・ゲート２
２では前記表示アドレス信号（ＤＡＥ−１＞との論理和
がとられ、表示アドレス信号（ＤＡＥ−２＞を得る。
からの表示ゲート制御信号（ＣＡＧ）か作成されて、次
端のオア・ゲ−ｌ−２２に入力される。オア・ゲート２
２では前記表示アドレス信号（ＤＡＥ−１＞との論理和
がとられ、表示アドレス信号（ＤＡＥ−２＞を得る。
そして、この表示アドレス信号（ＤＡＥ−２＞に従って
前記色ラッチ回路１６から色データを出力する。
前記色ラッチ回路１６から色データを出力する。
この様子は第６図のタイミング・チャートに示されてい
る。第６図で符号５ＹＮＣは同期信号弁・主回路１１か
らの同期信号を示し、Ｖ−８ＹＮＣは垂直同期期間、Ｈ
−３ＹＮＣは水平同期期間を示ず。又、ＤＡＥ−１は表
示アドレス信号であり、オア・ゲート２２の表示ゲート
信号として用いられる。ＶＰは垂直同期信号を示し、Ｃ
ＡＤは一致パルスを示し、ＣＡＧは垂直期間からの表示
ゲート制御信号を示す。ＤＡＥ−２はオア・ゲート２２
の出力てあり、色ラッチ回路１６を制御１１′Ｔｊる表
示アドレス信号である。従って、第５図に示す回路を用
いれば、色情報Ｃは受信したパターン情報Ｙのラインま
でしか出力されないことになる。第７図は本発明の色表
示制御装置による表示例を示している。符号ａは表示画
面上の表示エリアであり、パターン情報を受信している
部分ｂ （斜線で示す）はＢＧ着色されるが、パターン
情報を受信していない部分ｄはＢＧ着色されない。この
部分ｄに関しては、色情報としてはブロック単位に情報
が送られているので、実際は信号として存在するが、パ
ターン情報のライン・アドレスによって色データ出力を
制限しているので、表示画面には表示されない。
る。第６図で符号５ＹＮＣは同期信号弁・主回路１１か
らの同期信号を示し、Ｖ−８ＹＮＣは垂直同期期間、Ｈ
−３ＹＮＣは水平同期期間を示ず。又、ＤＡＥ−１は表
示アドレス信号であり、オア・ゲート２２の表示ゲート
信号として用いられる。ＶＰは垂直同期信号を示し、Ｃ
ＡＤは一致パルスを示し、ＣＡＧは垂直期間からの表示
ゲート制御信号を示す。ＤＡＥ−２はオア・ゲート２２
の出力てあり、色ラッチ回路１６を制御１１′Ｔｊる表
示アドレス信号である。従って、第５図に示す回路を用
いれば、色情報Ｃは受信したパターン情報Ｙのラインま
でしか出力されないことになる。第７図は本発明の色表
示制御装置による表示例を示している。符号ａは表示画
面上の表示エリアであり、パターン情報を受信している
部分ｂ （斜線で示す）はＢＧ着色されるが、パターン
情報を受信していない部分ｄはＢＧ着色されない。この
部分ｄに関しては、色情報としてはブロック単位に情報
が送られているので、実際は信号として存在するが、パ
ターン情報のライン・アドレスによって色データ出力を
制限しているので、表示画面には表示されない。
［発明の効果〕
以上述ｌくたように本発明によれば、ライン単位で情報
が送られるパターン情報とブロック単位でＷ報が送られ
る色情報を外部より受信し、受信したパターン情報のラ
イン・アドレスに１”加算したデータをマイクロ・プロ
セッサにより出力ボートに出力し、この出力データと垂
直方向の表示アドレス・データとの一致を判断し、一致
信号に基づいた制御信号を発生し、この制御信号を用い
て表示メモリから出力される色データの出力を停止する
ように構成したので、表示画面においてパターン情報を
受信している部分ではパターンの表示に順次してＢＧ色
がブロック単位で表示され、パターン情報を受信してい
ない部分ではＢＧ着色が成されることが無くなるという
効果がある。
が送られるパターン情報とブロック単位でＷ報が送られ
る色情報を外部より受信し、受信したパターン情報のラ
イン・アドレスに１”加算したデータをマイクロ・プロ
セッサにより出力ボートに出力し、この出力データと垂
直方向の表示アドレス・データとの一致を判断し、一致
信号に基づいた制御信号を発生し、この制御信号を用い
て表示メモリから出力される色データの出力を停止する
ように構成したので、表示画面においてパターン情報を
受信している部分ではパターンの表示に順次してＢＧ色
がブロック単位で表示され、パターン情報を受信してい
ない部分ではＢＧ着色が成されることが無くなるという
効果がある。
第１図は従来の表示制ｍ＋装置のブロック図、第２図は
第１図の回路動作を説明するタイミング・チャート、第
３図は第１図の回路に基づいた表示画面を示す説明図、
第４図は本発明に係る色表示制御装置を示すブロック図
、第５図は第４図の色表示制御回路の一例を示す回路図
、第６図は第５図の回路動作を説明するタイミング・チ
ャート、第７図は本発明に基づいた表示画面を示す説明
図である。 １・・・ＣＰＩＪ、７・・・表示メモリ、１０・・・表
示アドレス信号発生回路、１１・・・同期信号発生回路
、′１５・・・パターン・ラッチ及び並直変換を行う回
路、１６・・・色ラッチ回路、１７・・・色マトリクス
・デコーダ、１８・・・出カポ−１−，，１９・・・色
表示制御回路、２０・・・比較回路、２１・・・フリッ
プ・フロップ、２２・・・オア・ゲート、Ｙ・・・パタ
ーン情報、Ｃ・・・色情報、ＶＤＡ・・・垂直方向の表
示アドレス・データ。
第１図の回路動作を説明するタイミング・チャート、第
３図は第１図の回路に基づいた表示画面を示す説明図、
第４図は本発明に係る色表示制御装置を示すブロック図
、第５図は第４図の色表示制御回路の一例を示す回路図
、第６図は第５図の回路動作を説明するタイミング・チ
ャート、第７図は本発明に基づいた表示画面を示す説明
図である。 １・・・ＣＰＩＪ、７・・・表示メモリ、１０・・・表
示アドレス信号発生回路、１１・・・同期信号発生回路
、′１５・・・パターン・ラッチ及び並直変換を行う回
路、１６・・・色ラッチ回路、１７・・・色マトリクス
・デコーダ、１８・・・出カポ−１−，，１９・・・色
表示制御回路、２０・・・比較回路、２１・・・フリッ
プ・フロップ、２２・・・オア・ゲート、Ｙ・・・パタ
ーン情報、Ｃ・・・色情報、ＶＤＡ・・・垂直方向の表
示アドレス・データ。
Claims (1)
- 外部より輝度情報、色情報を受信し、マイクロ・プロセ
ッサを用いて表示メモリ内にドツト・パターン・データ
及び色データとして蓄積し、カラー・ディスプレイ上に
静止画の表示を行う装置において、受信した輝度情報の
ライン・アドレスにＩＩ Ｉ ＩＩ加算したデータを前
記マイクロ・プロセッサより出力する出力手段と、この
出力手段より出力されたデータと表示アドレス信号発生
手段からの垂直方向の表示アドレス・データとの比較を
行う比較手段と、この比較手段の比較結果に基づいた制
御信号を発生する手段とを設け、前記比較手段にて比較
される前記両データが一致した時点で前記制御信号を用
いて前記表示メモリより出力される色データの出力を停
止させることを特徴とする色表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57187120A JPS5975787A (ja) | 1982-10-25 | 1982-10-25 | 色表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57187120A JPS5975787A (ja) | 1982-10-25 | 1982-10-25 | 色表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5975787A true JPS5975787A (ja) | 1984-04-28 |
Family
ID=16200455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57187120A Pending JPS5975787A (ja) | 1982-10-25 | 1982-10-25 | 色表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5975787A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6145279A (ja) * | 1984-08-09 | 1986-03-05 | 株式会社東芝 | スム−ジング回路 |
-
1982
- 1982-10-25 JP JP57187120A patent/JPS5975787A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6145279A (ja) * | 1984-08-09 | 1986-03-05 | 株式会社東芝 | スム−ジング回路 |
| JPH0251516B2 (ja) * | 1984-08-09 | 1990-11-07 | Toshiba Kk |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4926166A (en) | Display driving system for driving two or more different types of displays | |
| US4613852A (en) | Display apparatus | |
| US4574277A (en) | Selective page disable for a video display | |
| JPH0222957B2 (ja) | ||
| US5479184A (en) | Videotex terminal system using CRT display and binary-type LCD display | |
| GB1599734A (en) | Microcomputer for use with a video display | |
| EP0387550B1 (en) | Display control device | |
| JPS6327715B2 (ja) | ||
| JPH0222959B2 (ja) | ||
| US4720803A (en) | Display control apparatus for performing multicolor display by tiling display | |
| JP2579362B2 (ja) | 画面表示装置 | |
| JPH07105914B2 (ja) | 画像出力制御装置 | |
| JPS5975787A (ja) | 色表示制御装置 | |
| JPS61113092A (ja) | コンピユ−タ・デイスプレイ・システム | |
| JPS5975789A (ja) | 色表示制御装置 | |
| EP0177889B1 (en) | Crt display control apparatus | |
| JP2619510B2 (ja) | 表示装置 | |
| JPS5975788A (ja) | 色表示制御装置 | |
| JP2749847B2 (ja) | 表示装置 | |
| KR0185588B1 (ko) | 그래픽처리회로 및 방법 | |
| JPS5830791A (ja) | 陰極線管の色制御装置 | |
| EP0185328B1 (en) | Display control system | |
| KR100207453B1 (ko) | Osd문자에 테두리를 씌우는 온스크린 디스플레이장치 | |
| JP2574883B2 (ja) | 表示装置 | |
| KR880000993B1 (ko) | 고정패턴용 롬 사용방법 |