JPS5974667A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はＣＣＤレジスタを持つ固体撮像装置に関する。

〔発明の技術的背景〕

固体撮像装置により元ノξタンを掃像する場合には、適
正なレベルの出力を得るため積分時間を制御する必要が
ある。

従来の固体撮像装置は、例えば第１図および第２図に示
すように構成されている。即ち、半導体基板ｌ］に、該
遵板とは逆の導電型の不純物領域から成る？Ｊｔａの感
光画素（そのうち３つ（Ｉａ〜ｌｃ）が図示されている
）が互いに分離して配設されている。感光画素１ａ〜Ｉ
Ｃは受光量に応じた量の光電変換を行なうものである。

感光画素１ａ〜ＩＣに隣接する部分にパリアゲート２が
設けられ、さらにパリアゲート２に隣接して、各画素に
対応する蓄積電極３ａ−３Ｃが設けられている。蓄ｉ電
極３８〜３Ｃは、その直下の基板部分に、感光画素１ａ
〜ＩＣで発生した電荷を蓄積するもので、蓄積電極３ａ
〜３Ｃは共通結線されて電荷蓄積のため適当な直流電荷
を印加されている。ノ９リアゲート２は蓄積電極３ａ〜
３Ｃの直下の部分から感光画素１３〜ＩＣへの電荷の逆
流を防止するもので、このため適当な直流電圧が印加さ
れている。

蓄積電極３ａ〜３Ｃの側方（第１図で上方）には積分ク
リアゲート４ａ〜４Ｃが設けられ、さらにその側方の下
部には基板１１と逆の導電型の不純物を高濃度に含む領
域から成るドレイン５ａ〜５Ｃが形成されている。積分
クリアゲート４ａ〜４Ｃは共通へ紛されて、積分開始に
先立ち、第３図に示すパルスＩＣ’Ｇを印加され、蓄積
電極下部の電荷をドレイン５ａ〜５Ｃに移す。ドレイン
５ａ〜５Ｃは共通結線されて、電荷排出のため適当な直
流電圧を印加される。

積分クリアゲート４ａ〜４Ｃとドレイン５ａ〜５Ｃとは
、積分時間以外にｇ元ｉｉｆ＋ｉ素１ａ〜ＩＣで発生し
、蓄積′ｆＡ；極３ａ〜３Ｃ下部に蓄積された電荷を排
出する電荷排出手段を構成する。

蓄積↑Ｅ極３ａ〜３Ｃに隣接して移送制御ゲート６が設
げらね、その直下には基板１１と同一の導電型の不純物
領域１４が形成されている。さらに、移送制御ゲート６
に隣接してＣＣＤレジスタの転送電極７ａ〜７Ｃ９８ａ
〜８Ｃ２９ａ〜９Ｃ２１０ａ〜１０Ｃが図示のように配
設され、その直下の一部には基板１１と逆の導電型の不
純物領域から成るＣ　’ＣＤチャンネル１３が形成され
ている。ＣＣＤチャンネル１３は上記のような不純物領
域で構成さｈているので、発生する電位が非対称となる
。上記のうち転送ゲート７ａ＼７ｃ　、　８ａ　〜８ｃ
　、　９ａ　〜９ｃ　、　１０ａ　〜１０ｃとＣＣＤチ
ャンネル１３とにより、ＣＣＤレジスタが構成されてい
る。

移送制餌１ゲート６には積分終了時に、第３図に示す／
ξルスＳＨを印加され、蓄積電極３ａ−３Ｃの直下にあ
る信号電荷をＣＣＤレジスタに移送する。

転送電極７ａ　〜７ｃ　、　８ａ　〜８ｃ　、　９ａ　
〜９ｃ　、　１０ａ　〜１０ｃは第１図に示すように結
線されており、第３図に示ず２相クロツク・ξルスφ１
．φ２が印加され、矢印ＴＲの方向に電荷を転送する。

ＣＣＤチャンネル１３の外側ｊと、感光画素１３〜ＩＣ
の列の外側とには基板１１と同一の導電、型の不純物を
高濃度に含む領域から成るチャンネルストツ・ぐ１２が
形成されている。

上記の各電極および基板１１は、絶縁膜１５により覆わ
れ、その上から感光画素の部分を残して遮光膜１６によ
り覆われ、さらに表面保護膜１７で罹われでいる。

各電極の下部の電位は第２図（ｂ）に示されている。

移送ゲート６にノξルスＳＨが印加されているとき（高
レベルのとき）は、その下部の電位は５Ｈ−Ｈで示すレ
ベルにあり、ノξルスＳＨが印加されていないとき（低
レベルのとき）は、５Ｈ−Ｌで不すレベルとなる。また
、φ１が高レベルのときは、電極７ａ　の下部の電位は
φ□−■で示す如くなり、φ１が低レベルのときは、φ
１−Ｌとなる□上記のように、積分開始時に、第３図の
ノξルスＩＣ’Ｇが積分クリアゲート４ａ〜４Ｃに印加
され、蓄積電極３ａ〜３６下部の電荷がドレイン５ａ〜
５Ｃを介して排出されろ。それ以後、受光量に応じて各
感光画素１ａ〜ＩＣに発生する′電荷は蓄積電極：３ａ
〜：３Ｃ下部に蓄積される。積分終了後、φ１のハイレ
ベルの期間中に、移送ゲート６にノクルスＳＨが印加さ
れ、蓄積電極３ａ−３Ｃ下部の信号電荷がＣＣＤレジス
タに移送される。この信号電荷はＣＣＤレジスタ内を転
送されていき、内示しない出力部で出力型、圧に変換さ
れろ。

〔背景技術の問題点〕

しかるに、上記のような装置においては積分開始のタイ
ミング（第３図の）ξルスＩＣＧの発生時点）は、クロ
ック／８ルスφ１．φ２に無関係に選ぶことができるが
、積分終了のタイミング（第３図の）ξルスＳＨの発生
時点）は、クロック／８ルスφ、が高レベルにある期間
中になければならない。

このため、積分開始の時点を固定すれば、積分時間を連
続的に変化させることができないという問題があった。

この点は、例えば積分時間の調整によってゲインコント
ロールを行なう場合に不都合テ、ｌｒ、　ツタ。一方、
φ１　が高レベルの時に積分が終了するという束縛条件
の下に、積分開始時点を調整して、積分時間を連続的に
変化させようとすると、周辺回路が複雑になるという欠
点があった。

これらの点は、積分時間がクロック周期と同程度または
それより短いときに、特に大きな問題であった。

〔発明の目的〕

本発明の目的は、クロック／８ルスに無関係に積分終了
を行なうこと力ｔでき、従って積分時間の調整が容易な
固体撮像装置を提供することにある。

〔発明の概要〕

本発明の固体撮像装置は、感光画素で発生する電荷を蓄
積する第１の電荷蓄積部と、ＣＣＤレジスタとの間に第
２の電荷蓄積部を介在させ、積分時間中に感光画素で発
生され、第１の電荷蓄積部に流入する電荷を第２の電荷
蓄積部に移送する手段（ゲート電極）を設け、また積分
終了後に（クロックパルスとの関係で適切なタイミング
で）第２の電荷蓄積部の電荷をＣＣＤレジスタに移送す
るものである。

〔発明の実施例〕

り下部４〜６図を参照して本発明の一実施例を説明する
。図面の簡略のため第４図には１つの画素に対応する部
分のみが示されている。第４図、第５図において、第１
図、第２図と同様の部分ないし部材には、同一の符号が
付されており、これらについての説明は省略する。

第１図、第２図と異なるのは、蓄積電極３ａの代りに、
第１の蓄積電、極２１ａと第２の蓄積電極２２ａとが設
けられている点である。第１の蓄積電１２１ａはバリア
ゲート２に隣接して配され、その直下の部分とともに第
１の蓄積部を形成している。

第２の蓄積電極２２ａは第１の蓄積電極２１ａと移送制
御ゲート６の間に介在しており、第２の蓄積電極２加と
その直下の部分とにより第２の蓄積部が形成されている
。

第１の蓄′４ｉ４箱、極２１ａと第２の蓄積電極２２ａ
の間には、これらの双方に隣接して、移送ゲート２３が
配さＪｌている。

また、第１．第２の蓄積電極２１ａ　、　２２ａ　＋７
）ｌ［Ｊｌ方（第３図で上方）には第１、第２の積分ク
リアゲ−）　２４ａ　、　２５ａが設けられ、さらにそ
の側方の下部にはドレイン２６ａ　、　２７ａが形成さ
れている。このドレイン２６ａ　、　２７ａは、第１図
のドレイン５ａと同様基板１１と逆の導電型の不純物を
高濃度に含む領域から成るものである。

第１の蓄積電極２１ａはその直下の部分に１画素１ａ　
で発生した電荷を蓄積するもので、他の第１の蓄積ゲー
ト（図示しない）と共通結線されて電荷蓄積のため適当
な直流電圧を印加されている。

第２の蓄積電極２２ａはその直下の部分に、積分時間中
に画素１ａ　で発生し第１の電荷蓄積ゲート２１ａの下
部に蓄積された電荷を蓄積するもので、他の第２の電荷
蓄積電Ｖｊ＜図示しない）と共通接続されて電荷蓄積の
ため、第１の＃積電極２１ａよりも高いレベルの適当な
直流電圧を印加されている。

第１の積分クリアゲ−）２４ａは他の第１の積分クリア
ゲート（図示しない）と共通結線され、第６図に示すよ
うに積分時間以外高レベルの電圧ＩＣ１を印加され、＄
７を分時間以外に発生し蓄積電極２１ａの下部に蓄積さ
れる電荷を第１のドレイン２６ａに移す。第１のドレイ
ン２６ａは他の第１のドレイン（図示しない）ならびに
第２のドレイン２７ａおよび他の第２のドレイン（図示
しない）とともに共通結線されて、電荷排出ｄ）ため適
当な直流電圧を印加されている。

第１の積分クリアゲート２４ａとドレイン２６ａトは、
積分時間以外に感光画素１ａ　で発生し、蓄積電極２１
ａ下部に蓄積された電荷を排出する第１の電荷排出手段
を形成する。

移送ゲート２３は積分時間中に第１の蓄積電極２１ａ下
部に蓄積される電荷を第２の蓄積ゲート２２ａ下部に移
送するもので、そのため積分時間のみ高レベルの電圧Ｉ
Ｃ１を印加される。

移送制御ゲート６には、積分時間の終了後であって、φ
、が高レベルの期間中に、パルスＳＨを印加され、第２
の蓄積電極２２ａ下部の信号電荷をＣＣＤレジスタに移
送する。

第２の積分クリアゲート２６ａは他の第２の積分クリア
ゲート（図示しない）と共通結線され、積分開始前およ
びＣＣＤレジスタへの電荷の移送の終了後高レベルとな
る電圧工Ｃ２を印加され、積分開始からＣＣＤレジスタ
への移送までの期間以外の期間に蓄積電極２２ａ下部に
蓄積される雷１荷を第２のドレイン２７ａを介して排出
する。

第２の積分クリアゲート２５ａとドレイン２７ａとは、
積分開始からＣＣＤレジスタへの移送までの期間以外の
期間に第２の蓄積電極２２ａ下部に蓄積される電荷を排
出する第２の電荷排出手段な形成する。

移送電極２３に印加される電圧が高レベルのときは、そ
の下部の電位は第５図（ｂ）に゛賀胃−Ｉ（の如くであ
り、低レベルのときは、ＩＣ１−Ｌで示す如くである。

積分開始（ｔａ）までは、ＩＣ，は高レベル（第１の積
分クリアゲ−１−２４ａｌｒ″＝開）、貰耳”ｈまイ氏
レベル（移送ゲー）２３が閉）となっているので、感光
画素１ａで光電変換により発生した信号電荷は、第１の
蓄積電極２１２下部を経由し、第１のドレイン２６ａを
経由して排出される。また工Ｃ２も高レベル（第２の積
分クリアゲート２５ａが開）なので、第２の蓄積電極２
加下部の電位の井戸にある′電荷は第２のドレイン２７
ａを経由して排出される。従って、積分開始時には、第
１．第２の蓄積電極２１ａ。

２２ａ下部は空の状態になっている。

積分時間中（ｔａ〜ｔｂ）は、ＩＣ１が低レベル（第１
の積分クリアゲ−へ２４ａが閉）、扇が高レベル（移送
ゲート羽が開）、ＩＣ２が低レベル（第２の積分クリア
ゲ−）　２５ａが閉）となっているので、感光画素１ａ
　で光電変換により発生した＠号電荷は第１の蓄積電極
２１ａ下部を経由して第２の蓄積電極２２ａ下部に蓄積
される。

積分終了（ｔｂ）後はＩＣ１が高レベル（第１の積分ク
リアゲート２４ａが開）、ＩＣ，が低レベル（移送ゲー
）２３が閉）となる一方、ＩＣ２は低レベル（第２の積
分クリアゲートが閉）のままであるので、感光画素１ａ
からの信号電荷は、第１の蓄積電極２１ａ下部およびド
レイン２６ａを経由して排出されろ一方、第２の蓄積電
極２１２下部の電荷（積分時間中に発生した電荷）はそ
のまま保持される。

φ１が高レベルの期間中に、パルスＳＨが与えられると
（ｔｃ〜ｔｄ）移送ゲート６が開き、第２の蓄積電極２
２ａ下部の電荷はＣＣＤレジスタへ移送される。

ＣＣＤレジスタへの移送完了（ｔｄ）後、ＩＣ２を高レ
ベルとして第２の積分クリアゲート２５ａを開き、第２
の蓄積電極２２，１下部は完全に空になる。

以下上記の動作がくり返される。

尚上記の実施例では、第１の積分クリアゲート２４ａに
印加する電圧として、積分時間以外Ω全期間高レベルを
維持する電圧を用いたが、代りに、積分開始の直前に瞬
時的に高レベルとなるノξルスを用いてもよい。第２の
積分り゛リアゲー）　２５ａに印加する電圧についても
、同様に、積分開始の直前に瞬時的に高レベルとなるパ
ルスを用いてもよ（＼。

さらに、移送ゲート囚に印加する爾；圧として。

積分時間中高レベルを続ける電圧の代りに、積分終了時
に瞬時的に高レベルとなる・ξルスを用いてもよい。こ
の場合には、第２の積分クリアゲート２５ａに印加する
電圧は、移送ゲー）２３が開く直前に低レベルトナリ、
ＣＣＤレジスタへの電荷の移送後に高レベルとなるもの
を用いてもよく、また移送ゲート乙が開く直前に瞬時的
に高レベルになるノξルスを用いてもよい。

第７図は本発明の他の実施例を示したものである。この
実施例の装置は、第４図、第５図のものと概ね同様であ
るが、第２の積分クリアゲート２５ａおよび第２のドレ
イン２７ａが省略されている点で異なる。

この実施例では、第８図に示すように、第１の積分クリ
アゲ−）　２４ａに印加されルｔＥＥＩＣ１および移送
ゲート乙に印加される電圧阿は、第４図、第５図の実施
例の場合（第６図に示す）と同様であるが、移送ゲート
６に印加されるパルスＳＨが。

信号電荷の移送の時（ｔｃ＼ｔｄ）のほか、クロックの
１周期毎に（但し積分時間中は除く）発生する。

この結果、第２の蓄積電極２２ａ下部の電荷（いわゆる
暗電流によるもの）は積分時間以外は周期的にＣＣＤレ
ジスタに排出される。従って、積分開始時には、第２の
蓄積ゲート２２ａ下部は完全にクリアされている。動作
の他の点は第４〜６図の実施例と同様である。

向上記の各実施例で、各電極の下部に、閾値電圧制御用
の不純物層を形成することとしてもよい。

また、ＣＣＤレジスタは２相のものについて説明したが
、単相、３相、４相等他の相のものであってもよい。さ
らに、埋込みチャンネル型のＣＣＤレジスタを用いる場
合について説明したが１本発明は表面チャンネル型のＣ
ＣＤレジスタを用いる場合にも適用し得る。

〔発明の効果〕

以上のように本発明によれば、積分時間中に感光画素で
発生された信号電荷を第１の電荷蓄積部を経由して第２
の電荷蓄積部に蓄積し、積分時間終了から、ＣＣＤレジ
スタへの信号電荷転送時までの期間は、第１の電荷蓄積
部と第２の電荷蓄積部の間の移送ゲートを閉じることと
したので、ＣＣＤレジスタのクロックと無関係に積分時
間の終了の時点を決定することができる。従って、積分
時間の調整が容易であり、ゲイン匍Ｊ御等において積分
時間を連続的に変化させる必要がある場合に特に好都合
である。

【図面の簡単な説明】

第１図は従来の固体撮像装置の一例を示す概略平面図、
第２図（ａｌは第１図のｎ−■線断面図、第２図（ｂ）
は第２図（ａｌの各電極下の電位を示す図、第３図は第
１図、第２図の装置の各電極に印加される電圧を示す線
図、第４図は本発明の固体撮像装置の一実施例な示す概
略平面図、第５図（ａ）は第４図のＶ−Ｖ線断面図、第
５図（ｂ）は第５図（ａ）の各電極下の電位を示す図、
第６図は第４図、第５図の装置の各電極に印加される電
圧を示す線図、第７図は本発明の他の実施例を示す概略
平面図、第８図は第７図の装置の各電極に印加される電
圧を示す線図である。 １ａ・・・感光画素、２・・・パリアゲート、６・・・
移送ゲート、７ａ・・・転送電極、１１・・・半導体厚
板。 １３・・・ＣＣＤチャンネル、２１ａ・・・第１の蓄積
電極。 ２２ａ・・・第２の蓄積電極、羽・・・移送ゲート。 ２４ａ・・・第１の積分クリアゲ−）、２５ａ・・・第
２の積分クリアゲート、２６ａ・・・第１のドレイン。 ２７ａ・・・第２のドレイン。

Claims (1)

1. 【特許請求の範囲】 １、半導体基板上に互いに分離配設され、光・ぐタンの
   強度に応じた信号を発生する複数の感光画素と感光画素
   で発生した信号電荷の一部ないし電荷蓄積部の信号電荷
   を前記ＣＣＤレジスタに移送する電荷移送制御手段と、
   前記電荷蓄積部に蓄積された不要な電荷を排出する電荷
   排出手段とを備えた固体撮像装置において、前記電荷蓄
   積部が前記感光画素から流入する電荷を蓄積する第１の
   蓄積部と、第２の蓄積部と、前記第１の蓄積部の電荷を
   第２の蓄積部に移送する電荷移送手段とを備え、前記電
   荷排出手段が前記第１の蓄積部の電荷を排出し、前記電
   荷移送制御手段が前記第２の蓄積部の電荷を前記ＣＣＤ
   レジスタに移送することを特徴とする固体撮像装置。 ２、前記第１の蓄積部が、前記感光画素に隣接するパリ
   アゲートと、前記パリアゲートに隣接する第１の蓄積電
   極とを備え、前記電荷移送手段が前記第１の蓄積電極に
   隣接する電荷移送ゲートを備え、前記第２の蓄積部が前
   記電荷移送ゲートに隣接する第２の蓄積電極を備えるこ
   とを特徴とする特許請求の範囲第１項記載の固体撮像装
   置。 ３、前記電荷排出手段が前記第１の蓄積電極に隣接する
   積分クリアゲートと、該積分クリアゲートに隣接するド
   レインを備えることを特徴とする特￥＋請求の範囲第１
   項記載の固体撮像装置。 ４、前記電荷排出手段が前記第２の蓄積部の電荷をも排
   出することを特徴とする特許請求の範囲第１項記載の固
   体撮像装置。 ５、前記電荷排出手段が前記第２の蓄積ゲートに隣接す
   る積分クリアゲートと、該積分クリアゲートに隣接する
   ドレインとを備えることを％徴とする特許請求の範囲第
   ４項記載の固体撮像装置。 ６、前記感光画素が、前記半導体基板と逆の導電型の不
   純物領域で構成されていることを特徴とする特許請求の
   範囲第１項記載の固体撮像装置。