JPS5972775A - シリコン歪ゲ−ジ式感圧装置およびその製造方法 - Google Patents

シリコン歪ゲ−ジ式感圧装置およびその製造方法

Info

Publication number
JPS5972775A
JPS5972775A JP18271482A JP18271482A JPS5972775A JP S5972775 A JPS5972775 A JP S5972775A JP 18271482 A JP18271482 A JP 18271482A JP 18271482 A JP18271482 A JP 18271482A JP S5972775 A JPS5972775 A JP S5972775A
Authority
JP
Japan
Prior art keywords
film
silicon
etching
strain gauge
pressure sensitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18271482A
Other languages
English (en)
Inventor
Teruyuki Kagami
鏡味 照行
Ryosaku Kanzawa
神沢 亮策
Kenji Miyata
健治 宮田
Yoshikazu Hosokawa
細川 義和
Tatsuya Kamei
亀井 達弥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP18271482A priority Critical patent/JPS5972775A/ja
Publication of JPS5972775A publication Critical patent/JPS5972775A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Measuring Fluid Pressure (AREA)
  • Pressure Sensors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (利用分野) 本発明(オシリコン歪ゲージ式感圧装置およびその製造
方法に係り、特に、シリコン歪ゲージチップとシリコン
基台との接着強度が大であるシリコン歪ゲージ式感圧装
置およびその製造方法を提供するにある。
(従来技術) シリコンのピエゾ効果を応用した拡散形半導体圧力セン
サー すなわち、シリコン中ゲージ式感圧装置は、自動
車エンジンの制御用、および差圧または圧力伝送器など
の工業用などに実用さねており、その用途及び生産量と
も増加しつつある。
第1図に、このような圧力センサのシリコン歪ゲージ式
感圧装置部分の製造方法の代表例を、その工程途中の略
図で示す。
第1図中(a)は、シリコンウェハ1を用いて、酸化,
拡散,ホトエツチング等の、通常のシリコン半導体ウェ
ハプロセスにしたがって作った拡散抵抗2を有する歪ゲ
ージウェハを示す。
シリコンウェハ1の一主面に形成さわた拡散抵抗2(ゴ
、SiO□などの表面不活性化膜3で稜わわ、この膜の
1部を開孔し、その両端に電極4が形成さねている。
なお、通常は、萌配主面には、拡散抵抗の外に、抵抗の
温度補償回路や増幅回路などの能動素子も形成するが、
説明の簡易化のため、本図面では省略した。
一方、こねら拡散抵抗2(および前記能@素子)が形成
さわた主面と反対側の主面には、ダイアフラム形成用の
エツチングレジスタ膜5が形成cl+ている。この膜と
しては、通常、前記表面不活性化膜3と同時に作ること
ができるSi02膜が用いられる。
さて、拡散抵抗2等を形成さわた第1図fa)の歪ゲー
ジウェハは、KOH水溶液や、あるいはフッ硝酸などの
シリコンエツチング液により、その裏面(反対側主面)
から前記膜5を介してエツチングさね、第1図(b)の
ようにダイアフラム6が形成さわる。
その後、エツチングレジスタ膜5を除去し、ペレタイズ
すると、第1図(C)のようなφゲージチップが得らわ
る。
このチップi′i、第1図(d)に示したように、表面
にアノ−ディックボンディング用絶縁膜8を形成さわた
シリコン基台7の表面に接着さね、第1図の(elに示
したシリコン歪ゲージ式感圧装置が得らわる。この接着
を、適宜の真空中ですることにより、基準圧力室10を
得ることができる。
このような歪ゲージチツプ七シリコン基台7との接着に
関して(オ、種々の方法が報告さhでいる。
例えば、特許第1056235号には低融点ガラスによ
る接着法が、又、古くからはAu−Si合金またはAu
−Ge合金を用いることも知らわている。
さらに、米国特許第3397278号明細書で詳しく述
べらねているアノ−ディックボンディング法は、この場
合の接着に特に有効な手段である。
この方法では、チップの基台7として{才、パイレック
スガラスか、あるいは、シリコン表面にパイレックスガ
ラス等の絶縁物を被着したものを用いる。
前述の工程により得らねたシリコン歪ゲージ式感圧装置
は、第1図(flに示すように、端子ピン12を有する
パッケージに、接着制13  により固定ざねる。さら
に、ワイヤボンテ”イング14を施こした後、圧力導入
口 15を有するパッケージ蓋11をかぶせる。以上に
よって、圧力センサが完成する。
ところで、良く知られているように、第1図に示した歪
ゲージチップにおいては、ダイヤフラム6の厚ざ、およ
び拡散抵抗2に対する相対位置の正しさが、歪ゲージ式
感圧装置としての感度や精度を左右する。
そこで、一般には、面方向(Zoo)のシリコンウェハ
1を用いて、KOH溶液によるダイヤプラム部のエツチ
ングを実施している。
しかしながら、前記のKOI(溶液によるシリコンのエ
ツチング速度は極めて遅く、そのため、従来、この素子
の製造には、当初から0,18〜0.20−程度の薄い
シリコンウェハが用いられている。
そわ故K、従来のシリコン歪ゲージ式感圧装置の製造方
法には−1つぎのような欠点があった。
1) シリコンウェハが薄いので、工程途中でのウェハ
欠損等の事故が多い。
2) 標準品として市場から得られるシリコンウェハの
寸法(直径)が小さい−150〜200μm厚のウェハ
の大きざI′i50〜60閣ψが限聞である −ので、
製造効率が悪い。
3) 現在の標準的な半導体プロセスで用いられる大径
のシリコンウェハは、厚みが厚い(例えば75簾ψのも
ので約400μm、1OOW11ψのもので(ブ約50
0μm)ので、前記した従来の工程のままでは、使用す
ることができず、従来の製造プロセスラインにのせるこ
とができない。
また、従来の方法で製造さねたシリコン歪ゲージ式感圧
装置には、歪ゲージチップとシリコン基台との間の接着
が十分強固でなく、使用中に剥離してしまうことがある
という欠点があった。
その原因について、本発明者らが種々検討したところ、
剥離(オ、主に、基準圧力室10の内側接着部(第1図
eに、符号9で示す部分)で発生していることが分った
そして、その理由は、前記内側接着部9では、前記基準
圧力室の内壁がオーバハング状になっており、接着面積
も狭いためであると推測される。
(目  的) そわ故に、本発明の第1の目的は、歪ゲージチップとシ
リコン基台との接着力が十分に強く、使用中に剥離した
りすることのないシリコン歪ゲージ式感圧装置を提供す
ることにある。
また、容易に了解できるように、標準的な半導体製造プ
ロセスを適用できわば、特別な製造設備も必要でなく、
また、大径のウェハが使用できるので、製造能率を上げ
ることが可能となるはすである。
そわ故に、本発明の油の目的は、曲述した製造法上の欠
点を除去し、標準的な半導体製造プロセスが適用でき、
したがって、製造能率を上げることのできるシリコン歪
ゲージ式感圧装置の製造方法を提供することにある。
(概 要) 前記の目的を達成するために、本発明において(オ、シ
リコン歪ゲージチップのダイヤプラム部を形成するため
に使用したエツチングレジスタ膜な除去することなしに
、こわを介してシリコン歪ゲージチップきシリコン基台
とを接着するようにしている。
さらに、本発明においては、その製造に際して、1)4
00〜500μmまたはそわ以上の厚さの(標準的な)
シリコンウェハな用い、前記ウェハの一主面に拡散抵抗
やそのリード電極などを形成した後、 2) 反対側の主面を、所望の厚さく180〜200μ
m)にまで研削研摩し。
3) 前記の反対側主面にダイヤスラム部形成用のエツ
チングレジスタ膜を形成し、こわを介してエツチングす
ることによりダイヤフラム部を形成し、 4) その後、ペレタライズしてダイヤフラムSを有す
る歪ゲージチップを形成し、 5) ざらに前記エツチングレジスタ膜を残したままで
、こわを介して歪ゲージチップをシリコン基台に接着す
る、 ようにしている。
(実施例) 以下、本発明のシリコン歪ゲージ式感圧装置の製造方法
の実施例を、第4図により説明する。
実施例1 直径75■、厚さ400μm で、(100)面を有す
る標準的なn形St  ウェハ21の、鏡面仕上げざわ
た一主面に、拡散抵抗2.不活性化膜3.およびM電極
4などを、通常の半導体ウエノ)プロセスで製作する(
第4図a)。
なお、必要に応じて、前記抵抗の温度補償回路や増幅回
路などを、拡散抵抗の周辺部などに集積化して形成する
こともできる。
その後、前記拡散抵抗2を形成したウェハ 21の裏側
を、ウェハ研削盤な用いて研削し、更に、鏡面研摩機に
よりその面を鏡面仕上げする。こわらにより、ウェハ2
1の厚みをおよそ200μmとする。
次に、高周波スパッタ法により、パイレックスガラス膜
22を、15μmの厚さに堆積した後、ホトエツチング
法によりダイヤプラムエツチング窓24をあける(第4
図b)。この場合のエツチング液としては、フッ酸−フ
ッ化アンモニウム混液を用いた。
つりいて、ウェハ21の拡散抵抗2などを形成した主面
側をプロテクトワックス(図示は省略)で覆い、70℃
に保持した40%−KO)T水溶液中へ、このウェハを
投入する。およそ240 分間のエツチングで、所望の
厚さのダイヤフラム6が形成された。
水洗、乾燥して前記プロテクトワックスな除去した後(
第4図C)、パイレックスガラス膜22を残したま\で
、ダイサーな用いてペレタライズし、ダイヤフラム6を
有する歪ゲージチップを得る。
別に用意した、厚さ約2鱈のシリコン基台23(第4図
d)の上に、前記歪ゲージチップを載せ、アノ−ディッ
クボンディング法で、第4図(e)に示すように、両者
を接着した。
この時のボンディング榮件は、シリコン基台23が正、
歪ゲージチップのシリコン21が負となるような極性で
、両者間に150Vの[流電圧を印加し、また雰囲気は
N、 l温度C第425℃、圧力は2パスカル(Paa
eal)  に設定した。
以下、第1図に関して説明した従来法と同様にして、パ
ッケージに組み立てた。
実施例2 前記実施例1で述べた高周波スパッタ法によるパイレッ
クスガラス膜22に代えて、プラズマ励起気相反応法に
より、酸化シリコン膜を1.5μmの厚さに形成し、実
施例1と同じ工程を経て、シリコン歪ゲージ式感圧装置
を得た。
実施例3 実施例2と同様K プラズマ励起気相反応法により、実
施例1のパイレックスガラスの代りに、。
窒化シリコン膜を1.0μmの厚さに形成し、上記と同
じ工程を経て、シリコン歪ゲージ式感圧装置を得た。
第5〜6図は、本発明による歪ゲージチップとシリコン
基台との接着構造が、従来例の接着構造よりも十分強い
接着強度を有することの理由を説明するための図である
。こわらの図に、15いて、第1図および第4図と同一
の符号1才同一部分をあられしている。
第5図は、ダイヤフラム部6をエツチングした後の歪ゲ
ージチップの要部断面図である。(100)面から、シ
リコン単結晶を異方性エツチングすると、同図に示した
ようK、わ寸゛か数μmではあるが、アンダーカッ2が
生ずるときを示している。
第6図は、このアンダーカッ)Zの効用を示すための要
部断面図で、同図(alは従来装置、(bl if本発
明の装置の接着部の構造を示している。
第6図(alの従来例では、シリコン基台7の上面に予
め形成ざわた絶縁膜8と、シリコン歪ゲージチップの下
側主面とが接着(アノ−ディックボンディング)さね、
その接着部はYで示さねている。
従来列の場合、前に述べたように、接着部Yの内周部−
すなわち5基準圧力室10の内側接着部(符号9で示c
部分)での接着強塵か弱いという欠点がある。このため
に、接着部分の引張り破壊強度は弱く56〜9Kp/C
it程度であった。
一方、本発明の実施例では、ダイヤフラム部6の形成の
ために、シリコンウェハ21の研削ghだ下側主面に設
けられたエツチングレジスタ緘パイレックスガラス膜、
酸化シリコン嘆、窒化シリコン膜など)22と、シリコ
ン基台23とが接着(アノーデイツクボンデオング)さ
ね、その接着部は、第6図(b)にXで示されている。
すなわち、本発明の場合は、接着部Xの内周縁部ではシ
リコンウェハ21は存在せず、前記シリコンウェハ21
の前記下側主面に形成ざわた、ダイヤフラム部形成用の
エツチングレジスタ膜22のみがシリコン基台23に接
着されることになる。
そして、前記エツチングレジスタ膜22ハ極めて薄く、
かつ柔軟であるため、γノーディックボンディングの際
における静電り〜ロンカが十分有効に作用し、内周縁部
での接着強1を強めるものと考えらねる。
本発明者らの実験によりば、前記各実施例における接着
部分の引張り破壊強叶は8〜12に9/贋であり、従来
例に較べて30チ以上の改善が認めらねた。
つぎに、本発明の実施に必要なエツチングレジスタ膜の
所要特性などについて説明する。
第2図は、数種類のエツチングレジスタ膜について、エ
ツチング温度(横軸;℃)と、そわがエツチングされる
速11″(左側の縦軸;X/m1n)との関係を、本発
明者らが実測した結果を示すグラフである。
曲線Af2パイレックスガラスの場合、曲線Bはプラズ
マ励起気相反応により得た酸化シリコン膜の場合、また
曲線Cは、同じくプラズマ励起気相反応によって得た窒
化シリコン膜の場合であり、いすわも4(IKOI(水
溶液に対するエツチング速度の測定結果を示す。
なお、比較のために、(100)面Stのエツチング速
度を、同図中区曲線Sで示した。この場合のエツチング
速度は、図の右側の縦軸(μm/m1n)で示した。
この図から分るように、例えば、エツチング温度が70
℃で+1、一番エッチング速度の早いパイレックスガラ
スでも、そのエツチング速度は、シリコンのそれの36
5分の1である。このことは、厚さ1μmのパイレック
スガラスをエツチングレジスタ膜とした場合は、およそ
300μmの厚さのシリコンをエツチングすることが可
能であることを意味している。
第3図は、上記したエツチングレジスタ膜を各々1μm
の厚さに付着させた歪ゲージ(圧力センサ)チップと、
厚g 2 mのシリコン基台とを重ね合せ、真空中で加
熱しながら、チップ側にマイナス電位を、またシリコン
基台側にプラス電位をかけて、アノ−ディックボンディ
ングした実験結果を示すグラフである。
同図において、横軸は印加電圧(ボルト)、縦軸は接着
温膏(’C)をあられしている。図中のO印および―印
(オ、酸化シリコンまたは窒化シリコン膜をレジスタ膜
とした場合に、そnぞI′1接着できたサンプル点と、
接着できなかったサンプル点をあられしている。
一方、△印およびム印は、パイレックスガラスをレジス
タ膜とした場合に、そわぞわ接着できたサンプル点と、
接着できなかったサンプル点をあられしている。
また、曲線りは、レジスタ膜が酸化シリコンまたは窒化
シリコンである場合の接着臨界特性を示し、一方、曲線
Eは、レジスタ膜がパイレックスガラスである場合の接
着臨界特性を示している。
いずわの場合も、曲線から上側の斜線を施した領域が、
アノ−ディックボンディング可能領域である。
こ右らの実験結果から、つぎのこと力S理解ざ稍るであ
ろう。
1) アノ−ディックボンディングの際の印加醒圧は約
100v以上とする必9がある。
2) ダイヤフラムなエツチング加工する際に用いるエ
ツチングレジスタ膜は、アノ−ディックボンディングの
際の絶縁膜としても兼用できる。
F記の各実施例1〜3では、歪ゲージチップとシリコン
基台との接着を、了ノーディックボンディング法によっ
て行なっている。しかし、KOH溶液などによるアルカ
リエツチングの場合には、エツチングレジスタ膜として
、パイレックスガラスや酸化シリコンなどの他に、真空
蒸着法やスパッタリング法によって得られる金薄膜も用
いることができる。
もつとも、この場合は、シリコン表面上に金薄膜を直接
付着させることは困難であるので、凹部も形成する主面
に、Cr−Au膜またはTi−Au膜などを形成し、ホ
トエツチング法でエツチングレジスタ膜を形成した後、
アルカリ溶itcw潰してダイヤフラム部を形成する。
その後、こ稍らのエツチングレジスタ膜とシリコン基台
とを加熱圧着すわば、同様のシリコン歪ゲージ式感圧装
置が得られる。
(効 果) 以上に詳述したところから明らかなように、本発明によ
りば、つぎのようなすぐねた効果が達成される。
1) ダイヤフラム部を形成する際のエツチングレジス
タ膜な除去することなしに、前記レジスタ膜を介して、
歪ゲージチップとシリコン基台とを接着するので、レジ
スタ膜除去工程が省略できるばかりでなく、接着部分の
内周縁−すなわち、基準圧力室の内側接着部における接
着強度が強くなり、接着部分の引張り破壊強度が改善さ
れる。
2) シリコンウェハの研削研摩工程を取入わたので、
所望の厚みよりも是かに厚い、標準的仕様のウェハ(例
えば75謔φ以上で、300〜400μm厚以上のもの
)を用いることができるようになり、その結果、工程途
中での欠損事故も減らすことができる。
3) 標準的仕様のウェハの使用により、特別な製造ラ
インが不要となり、他の標準的半導体プロセスラインを
共用するこ々ができる。
4) 標準的仕様のウェハは、従来のものに較べて大径
、大面積であるので、製造効率および歩留りが向上し、
製品の均質化が達成2!ねる。
【図面の簡単な説明】
第1図は、従来方法によるシリコン歪ゲージ式感圧装置
の製造方法を示す工程略図、第2図は、エツチングレジ
スタ月相の40%−KOH水溶液に対するエツチング速
rlfの測定結果を示すグラフ、第3図(ま、エツチン
グレジスタ材料をパラメータとして、アノ−ディックボ
ンディングの際の印加電圧と接着温庁との関係を示す実
験データ例のグラフ、第4図は、本発明のシリコン歪ゲ
ージ式感圧装置の製造方法の工程略図、第5図は本発明
の一実施例におけるシリコンダイヤフラム部の概略断面
図、第6図(ま従来例および本発明の一実施例における
アノ−ディックボンディング後の接着部の構市な示す概
略断面図である。 1.21・・・シリコンウェハ、2・・拡散抵抗、3・
・表面不活性化膜、4・・・を極、5,22・・・エツ
チングレジスタ膜、6・・・ダイヤフラム部、7゜23
・・・ンリコン基台、9・・・内側接裔部(基準圧力室
の)、10・・基準圧力室、11・・・パッケージL、
、24・・・ダイヤフラムエツチング窓代理人弁理士 
平 木 道 人 23− −36ロー 16図 (CI)         (b)

Claims (5)

    【特許請求の範囲】
  1. (1)  一方の主面に少なくとも拡散抵抗が形成さね
    、反対側の主面から、エツチングレジスタ膜を介してエ
    ツチングすることにより、前記拡散抵抗を含む、ダイヤ
    フラム部が形成されてなるシリコン歪ゲージチップが、
    シリコン基台に対して、前記エツチングレジスタ膜を介
    して接着されたことを特徴とするシリコン歪ゲージ式感
    圧装置。
  2. (2)  エツチングレジスタ膜が、パイレツ クスガ
    ラス膜、酸化シリコン膜、窒化シリコン膜、クローム・
    金膜およびチタン・金膜のいずねかであることを特徴と
    する特許 範囲第1項記載のシリコン歪ゲージ式感圧装置。
  3. (3)  シリコン半導体基板の一方の主面に、少なく
    とも拡散抵抗を形成する工程と、前記シリコン半導体基
    板の反対側の主面を、所望の厚さにまで研削する工程と
    、前記反対側の主面にエツチングレジスタ膜を形成し、
    こわを介してエツチングすることにより、前記拡散抵抗
    を含むダイヤフラム部を有するシリコン歪ゲージチップ
    を形成する工程と、前記シリコン歪ゲージチップを、そ
    の反対側主面のエツチングレジスタ膜を介して、別に準
    備したシリコン基台の表面に接着する工程とを有するこ
    とを特徴とするシリコン歪ゲージ式感圧装置の製造方法
  4. (4)  エツチングレジスタ膜が、パイレックスガラ
    ス膜、酸化シリコン膜、窒化シリコン膜のいずわかであ
    り、接着がアノ−ディックボンディング法によって行な
    わわることを特徴とする前記特許請求の範囲第3項記載
    のシリコン歪ゲージ式感圧装置の1シ造方法。
  5. (5)  エツチングレジスタ膜か、クローム・金膜お
    よびチタン・金膜のいすわかであり、接着が熱圧着法に
    よって行fj−わわることを特徴とする特許許請求の範
    囲第3項記載のシリコン歪ゲージ式感圧装置の製造方法
JP18271482A 1982-10-20 1982-10-20 シリコン歪ゲ−ジ式感圧装置およびその製造方法 Pending JPS5972775A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18271482A JPS5972775A (ja) 1982-10-20 1982-10-20 シリコン歪ゲ−ジ式感圧装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18271482A JPS5972775A (ja) 1982-10-20 1982-10-20 シリコン歪ゲ−ジ式感圧装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPS5972775A true JPS5972775A (ja) 1984-04-24

Family

ID=16123148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18271482A Pending JPS5972775A (ja) 1982-10-20 1982-10-20 シリコン歪ゲ−ジ式感圧装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS5972775A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63110670A (ja) * 1986-10-28 1988-05-16 Nippon Denso Co Ltd 静電接合方法および半導体圧力センサ
JPS63122278A (ja) * 1986-11-12 1988-05-26 Fuji Electric Co Ltd 半導体圧力センサの製造方法
JPH0213753U (ja) * 1988-07-11 1990-01-29
JPH0221759U (ja) * 1988-07-28 1990-02-14
US5646072A (en) * 1995-04-03 1997-07-08 Motorola, Inc. Electronic sensor assembly having metal interconnections isolated from adverse media
KR20030072954A (ko) * 2002-03-07 2003-09-19 주식회사 케이이씨 반도체 압력 센서 및 그 제조 방법
DE3943859B4 (de) * 1988-06-08 2005-04-21 Denso Corp., Kariya Verfahren zur Herstellung eines Halbleiterdrucksensors

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63110670A (ja) * 1986-10-28 1988-05-16 Nippon Denso Co Ltd 静電接合方法および半導体圧力センサ
JPS63122278A (ja) * 1986-11-12 1988-05-26 Fuji Electric Co Ltd 半導体圧力センサの製造方法
DE3943859B4 (de) * 1988-06-08 2005-04-21 Denso Corp., Kariya Verfahren zur Herstellung eines Halbleiterdrucksensors
JPH0213753U (ja) * 1988-07-11 1990-01-29
JPH0221759U (ja) * 1988-07-28 1990-02-14
US5646072A (en) * 1995-04-03 1997-07-08 Motorola, Inc. Electronic sensor assembly having metal interconnections isolated from adverse media
KR20030072954A (ko) * 2002-03-07 2003-09-19 주식회사 케이이씨 반도체 압력 센서 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US6263735B1 (en) Acceleration sensor
JP2896725B2 (ja) 静電容量式圧力センサ
US5041900A (en) Semiconductor device having sealed electrical feedthrough
JPS5972775A (ja) シリコン歪ゲ−ジ式感圧装置およびその製造方法
JP4265083B2 (ja) 半導体圧力センサの製造方法
JP3427751B2 (ja) 半導体チップの薄肉加工方法および薄肉加工用エッチング装置
JPH08279444A (ja) 微小構造体およびその製造方法
JP2000022168A (ja) 半導体加速度センサ及びその製造方法
US10825719B2 (en) Methods of fabricating silicon-on-insulator (SOI) semiconductor devices using blanket fusion bonding
JPH0230188A (ja) 半導体圧力センサの製造方法
JP2001066208A (ja) 半導体圧力測定装置とその製造方法
JP3173905B2 (ja) 半導体圧力センサ
JP2000230877A (ja) 静電容量型圧力センサの製造方法
JP3444121B2 (ja) 外力検出装置の製造方法
JPH07249782A (ja) ヒンジ構造を有する半導体センサとその製造方法
JPH06160218A (ja) 半導体センサの製造方法
JPS6281539A (ja) 圧力測定装置の製造方法
JPH11258095A (ja) 静電容量型圧力センサの製造方法
JPH0627136A (ja) 半導体加速度センサ
JPH0548118A (ja) 半導体圧力センサ
JP2000124471A (ja) 静電容量型圧力センサの製造方法
JPH01145873A (ja) 半導体圧力センサの製造方法
JPH04359478A (ja) 半導体圧力センサウエハの陽極接合方法
JPH06289046A (ja) 力学センサ
JPH04113681A (ja) 半導体圧力センサ