JPS59725A - 入力装置 - Google Patents
入力装置Info
- Publication number
- JPS59725A JPS59725A JP57109955A JP10995582A JPS59725A JP S59725 A JPS59725 A JP S59725A JP 57109955 A JP57109955 A JP 57109955A JP 10995582 A JP10995582 A JP 10995582A JP S59725 A JPS59725 A JP S59725A
- Authority
- JP
- Japan
- Prior art keywords
- input
- lines
- pattern
- output signal
- output lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
- H03M11/20—Dynamic coding, i.e. by key scanning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
- G06F3/023—Arrangements for converting discrete items of information into a coded form, e.g. arrangements for interpreting keyboard generated codes as alphanumeric codes, operand codes or instruction codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、スイッチングマトリックス回路を用いて手書
き文字等の図形パターンを入力するようにした入力装置
に関し、特に、集積回路化したときに必要とする信号引
出線の所要数を削減し得るようにしたものである。
き文字等の図形パターンを入力するようにした入力装置
に関し、特に、集積回路化したときに必要とする信号引
出線の所要数を削減し得るようにしたものである。
近年、大規模集積回路ＬＳＩの発達に伴い、集積回路自
体の信号処理能力は飛躍的に増大したが、七の反面、集
積回路の使用個数が減少し、個々の集積回路に設は得る
入出力端子数の限度内に内部各回路から引出す信号線の
本数に制限を受けるようになった。例えば、縦横１６
Ｘ １６のスイッチングマトリックス回路においては、
入力信号線１６本、出力信号線１６本にて計３２本の信
号線をＬＳＩから取出す必要があり、したがって、ＬＳ
Ｉウェファ上のボンディングエリア、ＬＳＩパッケージ
の端子、プリント基板上におけるパターンエリア等につ
いて価格上昇の要因となるばかりでなく、徒らに機器を
大型にする結果となる欠点が従来のこの種入力装置には
あった。
体の信号処理能力は飛躍的に増大したが、七の反面、集
積回路の使用個数が減少し、個々の集積回路に設は得る
入出力端子数の限度内に内部各回路から引出す信号線の
本数に制限を受けるようになった。例えば、縦横１６
Ｘ １６のスイッチングマトリックス回路においては、
入力信号線１６本、出力信号線１６本にて計３２本の信
号線をＬＳＩから取出す必要があり、したがって、ＬＳ
Ｉウェファ上のボンディングエリア、ＬＳＩパッケージ
の端子、プリント基板上におけるパターンエリア等につ
いて価格上昇の要因となるばかりでなく、徒らに機器を
大型にする結果となる欠点が従来のこの種入力装置には
あった。
本発明の目的は、上述した従来の欠点を除去し、集積回
路化したときに要する信号線数、特に、出力信号線の本
数を削減して、小型低置な集積回路パッケージとなし得
るようにした入力装置を提供することにある。
路化したときに要する信号線数、特に、出力信号線の本
数を削減して、小型低置な集積回路パッケージとなし得
るようにした入力装置を提供することにある。
以下に図面を参照して本発明の詳細な説明する。
まず、本発明入力装置における配線の構成配置の例を第
１図に示す。図示の構成配置においては、例えば、縦横
１０ Ｘ １０の計１００個の図示のようなスイッチ接
点からなる手書きパターン入力部に対し、１０本の入出
信号線工１〜１１０および５本の出力信号線８１〜Ｓ５
により入出力信号線を構成配置する。入出力信号線１１
〜１１０およびＳ１〜Ｓ５の各交点には第１Ａ図に示す
ようなマトリックススイブテＳＷを配置する。このヌイ
ッｆｓＷを第１図では○で囲んで示しである。第１図示
のように、パターン入力部を左右の２象限に区分し、左
象限においては、出力信号線８１〜Ｓ５に対して入力信
号線１１〜Ｉ５およびＩ６〜１１０がそれぞれ順次に対
応しているのに反し、右象限においては、出力信号線８
１〜Ｓ５に対して入力信号線はＩ１゜ｒＢ、ｒ５．Ｉ２
．・・・・・・と７本おきに対応し、入力信号線■１〜
１１０に対して出力信号線はｓｌ、ｓ４゜ｓ２ 、 ｓ
５ 、・・・・・・ と３本おきに対応している。した
がって、スイッチマトリックスに手書きパターンを入力
してそのパターンに対応した位置のスイッチ接点が左右
象限のいずれに属するかを入力信号線の順序に対応する
出力信号線の順序によって判別することができる。
１図に示す。図示の構成配置においては、例えば、縦横
１０ Ｘ １０の計１００個の図示のようなスイッチ接
点からなる手書きパターン入力部に対し、１０本の入出
信号線工１〜１１０および５本の出力信号線８１〜Ｓ５
により入出力信号線を構成配置する。入出力信号線１１
〜１１０およびＳ１〜Ｓ５の各交点には第１Ａ図に示す
ようなマトリックススイブテＳＷを配置する。このヌイ
ッｆｓＷを第１図では○で囲んで示しである。第１図示
のように、パターン入力部を左右の２象限に区分し、左
象限においては、出力信号線８１〜Ｓ５に対して入力信
号線１１〜Ｉ５およびＩ６〜１１０がそれぞれ順次に対
応しているのに反し、右象限においては、出力信号線８
１〜Ｓ５に対して入力信号線はＩ１゜ｒＢ、ｒ５．Ｉ２
．・・・・・・と７本おきに対応し、入力信号線■１〜
１１０に対して出力信号線はｓｌ、ｓ４゜ｓ２ 、 ｓ
５ 、・・・・・・ と３本おきに対応している。した
がって、スイッチマトリックスに手書きパターンを入力
してそのパターンに対応した位置のスイッチ接点が左右
象限のいずれに属するかを入力信号線の順序に対応する
出力信号線の順序によって判別することができる。
なお、かかる場合に順次の入力信号線１１ 〜１１０
を走査するタイミングパルスの例を第２図に示す。図
示の入力タイミングパルス■１〜１１０を出力信号線８
１〜Ｓ５により順次に受けて、入力信号線番号Ｉと出力
信号線番号Ｓとの組合わせによりキーコードを作成する
のが周知のダイナミック走査方式である。
を走査するタイミングパルスの例を第２図に示す。図
示の入力タイミングパルス■１〜１１０を出力信号線８
１〜Ｓ５により順次に受けて、入力信号線番号Ｉと出力
信号線番号Ｓとの組合わせによりキーコードを作成する
のが周知のダイナミック走査方式である。
つぎに、本発明入力装置の全体構成の例を第６図に示す
。図示の構成において、ＩＮＦは第１図示のパターン入
力部であり、ＣＰＵは演算処理装置であり、Ｙｎは演算
処理装置ＣＰＵから出力するコード化したキー人力信号
であり、Ｄ２はそのキー人力信号Ｙｎを第２図示のよう
な走査パルスＩｎに復号、変換するデコーダ部であり、
Ｄｌはパターン入力部ＩＮＦからの出力信号８１〜Ｓ５
を受けて、前述したように走査パルスＩｎ１との組合わ
せにより入カバターンに対応したキーコード信号Ｘｎを
発生させるキーコード発生部であり、ＯＵＴは演算処理
装置ＣＰＵの表示出力信号Ｚｎを表示する表示器である
。
。図示の構成において、ＩＮＦは第１図示のパターン入
力部であり、ＣＰＵは演算処理装置であり、Ｙｎは演算
処理装置ＣＰＵから出力するコード化したキー人力信号
であり、Ｄ２はそのキー人力信号Ｙｎを第２図示のよう
な走査パルスＩｎに復号、変換するデコーダ部であり、
Ｄｌはパターン入力部ＩＮＦからの出力信号８１〜Ｓ５
を受けて、前述したように走査パルスＩｎ１との組合わ
せにより入カバターンに対応したキーコード信号Ｘｎを
発生させるキーコード発生部であり、ＯＵＴは演算処理
装置ＣＰＵの表示出力信号Ｚｎを表示する表示器である
。
つぎに、上述した入カバターンのキーコード信号Ｘｎを
格納する演算処理装置ＣＰＵ内の記憶装置におけるキー
スタックの例を第４図に示す。図示のキースタックは、
キーコード信号Ｘｎをその入力順に格納すると同時に、
キーコード信号Ｘｎが順次に得られたタイミングの関係
を２種類の態様に区別し、順次のキーコード信号Ｘｎを
形成するためのパターン入力部ＩＮＦからの出力信号Ｓ
ｎが走査パルスＩｎに対して順次に発生したものである
か、一定数の走査パルス間隔を空けて発生したものであ
るかを識別する識別信号、すなわち、第１図示のパター
ン入力部の左象限にて発生したものであるか、右象限に
て発生したものであるかを識別する識別信号をも、キー
コード信号Ｘｎと対にして格納する。かかるキーコード
信号と識別信号との対記憶の目的はつぎのとおりである
。
格納する演算処理装置ＣＰＵ内の記憶装置におけるキー
スタックの例を第４図に示す。図示のキースタックは、
キーコード信号Ｘｎをその入力順に格納すると同時に、
キーコード信号Ｘｎが順次に得られたタイミングの関係
を２種類の態様に区別し、順次のキーコード信号Ｘｎを
形成するためのパターン入力部ＩＮＦからの出力信号Ｓ
ｎが走査パルスＩｎに対して順次に発生したものである
か、一定数の走査パルス間隔を空けて発生したものであ
るかを識別する識別信号、すなわち、第１図示のパター
ン入力部の左象限にて発生したものであるか、右象限に
て発生したものであるかを識別する識別信号をも、キー
コード信号Ｘｎと対にして格納する。かかるキーコード
信号と識別信号との対記憶の目的はつぎのとおりである
。
例えば、縦横１０ Ｘ １０のスイッチングマトリック
スよりなるパターン入力部に漢字「山」を入力した場合
の例を第５図に示す。いま、図示の数字の順にＬ山」と
書いたものとすると、第４図示のキースタックには、そ
の数字の書き順にてキーコード信号Ｘｎが格納される。
スよりなるパターン入力部に漢字「山」を入力した場合
の例を第５図に示す。いま、図示の数字の順にＬ山」と
書いたものとすると、第４図示のキースタックには、そ
の数字の書き順にてキーコード信号Ｘｎが格納される。
しかして、図示の書き順６→７の移動は、凋き順７→８
の移動に比して格段に速いのが手書きパターン入力の通
例であり、かかる移動の遅速の差を演算処理装置ＣＰＵ
内のカウンタにより計数識別して、上述した識別信号と
してキーコード信号Ｘｎと対にしてキースタックに格納
する。
の移動に比して格段に速いのが手書きパターン入力の通
例であり、かかる移動の遅速の差を演算処理装置ＣＰＵ
内のカウンタにより計数識別して、上述した識別信号と
してキーコード信号Ｘｎと対にしてキースタックに格納
する。
つぎに、第１図示のパターン入力部に第５図示の漢字“
山″のパターンを手書き入力した場合に第４図示のキー
スタ・ツクに格納するキーコード信号の例を、実際の２
進コードの形態をとらず、各キーコード信号を形成した
入出力信号線名にて表わすとともに、順次の入力の遅速
の別を示す識別信号をその入力タイミングの間隔Ｔの１
もしくは０にて表わして、第６図に示す。図示の格納の
態 一様において、“５ＴＥＰ”は、第５図示の手書
き入力の例における書き順の数字順を書込み過程の各ス
テップとして示したものである。図示のキースタックの
例において、例えば、ステップ８にては、入出力信号線
がそれぞれ工６およびｓ２であり、識別信号Ｔは、第５
図示の書き順の例における書き）ｖＡ７→８のタイミン
グ間隔に対応した“１゛′どなっており、その前後のス
テップにてはタイミング間隔がいずれも“０”であるこ
とより、沓き順７→８の間にて、パターン入力が一時中
断されたことを判別し得る。また、ステップ１４におい
ては、上述とは異なり、タイミング間隔Ｔはその前後の
ステップとともに連続して“０”であるにも拘らず、キ
ーコード信号を表わす入出力信号線については、ステッ
プ１４と１５との間で不連続に友化し、さらに、出力信
号線が以後３本おきに変化しているが故に、手書き入カ
バターンが第１図示のパターン入力部における左象限が
ら右象限に移動していることを判別することができる。
山″のパターンを手書き入力した場合に第４図示のキー
スタ・ツクに格納するキーコード信号の例を、実際の２
進コードの形態をとらず、各キーコード信号を形成した
入出力信号線名にて表わすとともに、順次の入力の遅速
の別を示す識別信号をその入力タイミングの間隔Ｔの１
もしくは０にて表わして、第６図に示す。図示の格納の
態 一様において、“５ＴＥＰ”は、第５図示の手書
き入力の例における書き順の数字順を書込み過程の各ス
テップとして示したものである。図示のキースタックの
例において、例えば、ステップ８にては、入出力信号線
がそれぞれ工６およびｓ２であり、識別信号Ｔは、第５
図示の書き順の例における書き）ｖＡ７→８のタイミン
グ間隔に対応した“１゛′どなっており、その前後のス
テップにてはタイミング間隔がいずれも“０”であるこ
とより、沓き順７→８の間にて、パターン入力が一時中
断されたことを判別し得る。また、ステップ１４におい
ては、上述とは異なり、タイミング間隔Ｔはその前後の
ステップとともに連続して“０”であるにも拘らず、キ
ーコード信号を表わす入出力信号線については、ステッ
プ１４と１５との間で不連続に友化し、さらに、出力信
号線が以後３本おきに変化しているが故に、手書き入カ
バターンが第１図示のパターン入力部における左象限が
ら右象限に移動していることを判別することができる。
あるいは、第１図から明らかなように、出力信号線が、
入力信号線の順次の移動に対してＳ５→Ｓ１と移動した
ときは左象限から右象限に移動し、反対に、Ｓ１→Ｓ５
と移動したときには右象限がら左象限に移動したことを
判別することができる。いずれにせよ、第６図示のキー
スタックにおけるステップ１５がらステップ２までにお
いては、キーコード信号の変化とタイミング間隔Ｔとの
状態がら第１図示のパターン入力部の右象限にて手書き
入力が行なわれたものと見做すことができる。
入力信号線の順次の移動に対してＳ５→Ｓ１と移動した
ときは左象限から右象限に移動し、反対に、Ｓ１→Ｓ５
と移動したときには右象限がら左象限に移動したことを
判別することができる。いずれにせよ、第６図示のキー
スタックにおけるステップ１５がらステップ２までにお
いては、キーコード信号の変化とタイミング間隔Ｔとの
状態がら第１図示のパターン入力部の右象限にて手書き
入力が行なわれたものと見做すことができる。
つぎに、上述した入力パターンの象限判別を演算処理装
置ＣＰＵ内にて行なう過程の例を示すフローチャートを
第７図に示す。図中、ＳＣは第４図示のキースタックに
おける格納番地を指示するスタックカウンタであり、Ｘ
ｌ 、Ｘ２．Ｙｌ 、Ｙ２ は演算処理用レジスタであ
る。
置ＣＰＵ内にて行なう過程の例を示すフローチャートを
第７図に示す。図中、ＳＣは第４図示のキースタックに
おける格納番地を指示するスタックカウンタであり、Ｘ
ｌ 、Ｘ２．Ｙｌ 、Ｙ２ は演算処理用レジスタであ
る。
図示のフローチャートにおいては、まず、キースタック
にキーコード信号が記憶されているものとして、キース
タック番地ｓｃを“１゛′番地にセットし、１番地に記
憶されている入力信号線ＩｎをＸｌに、出力信号線Ｓｎ
をＸ２に格納したうえで、スタック番地ｓｃを歩進させ
、ステップ（１）にて、タイミング間隔ＴがＴ＝Ｑであ
るが否がを判断し、第６図示の例に従えばＴ＝Ｑである
がら、その２ステツプ目にて入力信号線をＹｌに、出力
信号線をＹ２に格納させたうえで、ステップ（２）にて
、ＸｌとＹｌとに格納した入力信号線番号の差ｌ Ｘｌ
−Ｙｌｌ を判別、し、ついで、ステップ（３）にて
、Ｘ２とＹ２との差１Ｘ２−Ｙ２１を判別して、いずれ
かが“１″であった場合には、第１図示の入カバターン
における左象限におけるスイッチ接点の連続的移動であ
ると判断して、左象限に対応した信号処理をＪＯＢｌに
て行ない、再び、最初のスタック番地“１″の状態に戻
る。また、ステップ（２） 、 （３）にてｌＸ１−Ｙ
ｌ １、ｌＸ２−Ｙ２１のいずれも“１″でない場合に
は、ステップ（４）に移行し、Ｘ２とＹ２とに格納した
入力信号線番号の和が“６″であるか、例えば、第１図
示の入カバターンにおける出力信号線がＳ１→Ｓ５およ
びＳ５→Ｓ１と移動したステップであるか否かを判別し
、その和が“６”であった場合には、第１図示の入カバ
ターンにおける左右両象限間にて移動が失なわれたステ
ップであると判断し、ＪＯＢ ２にて所要の信号処理を
行ない、また、上述の和が“６”でなかった場合には、
第１図示の入カバターンにおける右象限内のスイッチ接
点の不連続移動であると判断して、ＪＯＢ６にて所要の
信号処理を行ない、しがるのちに、再びキースタック番
地゛１”の状態に戻る。
にキーコード信号が記憶されているものとして、キース
タック番地ｓｃを“１゛′番地にセットし、１番地に記
憶されている入力信号線ＩｎをＸｌに、出力信号線Ｓｎ
をＸ２に格納したうえで、スタック番地ｓｃを歩進させ
、ステップ（１）にて、タイミング間隔ＴがＴ＝Ｑであ
るが否がを判断し、第６図示の例に従えばＴ＝Ｑである
がら、その２ステツプ目にて入力信号線をＹｌに、出力
信号線をＹ２に格納させたうえで、ステップ（２）にて
、ＸｌとＹｌとに格納した入力信号線番号の差ｌ Ｘｌ
−Ｙｌｌ を判別、し、ついで、ステップ（３）にて
、Ｘ２とＹ２との差１Ｘ２−Ｙ２１を判別して、いずれ
かが“１″であった場合には、第１図示の入カバターン
における左象限におけるスイッチ接点の連続的移動であ
ると判断して、左象限に対応した信号処理をＪＯＢｌに
て行ない、再び、最初のスタック番地“１″の状態に戻
る。また、ステップ（２） 、 （３）にてｌＸ１−Ｙ
ｌ １、ｌＸ２−Ｙ２１のいずれも“１″でない場合に
は、ステップ（４）に移行し、Ｘ２とＹ２とに格納した
入力信号線番号の和が“６″であるか、例えば、第１図
示の入カバターンにおける出力信号線がＳ１→Ｓ５およ
びＳ５→Ｓ１と移動したステップであるか否かを判別し
、その和が“６”であった場合には、第１図示の入カバ
ターンにおける左右両象限間にて移動が失なわれたステ
ップであると判断し、ＪＯＢ ２にて所要の信号処理を
行ない、また、上述の和が“６”でなかった場合には、
第１図示の入カバターンにおける右象限内のスイッチ接
点の不連続移動であると判断して、ＪＯＢ６にて所要の
信号処理を行ない、しがるのちに、再びキースタック番
地゛１”の状態に戻る。
シカして、各ＪＯＢ １〜６における信号処理としては
、縦横１．ＯＸ １０のスイッチングマトリックス回路
に木来備えるべき１ｏ本の入力信号線■１〜１１０ お
よび出力信号線８１〜Ｓ１０のうち、本発明入力装置に
おいては、５本の出力信号線ｓ１〜Ｓ５のみを備えて、
左右両象限における１ｏ本の入力信号線１１〜１１０に
二重に組合わせて左右両象限におけるスイッチ接点の番
地を入出カ信号Ｍ番号１１〜１１０．ｌ〜ｓ５にて表わ
したキースタック内のデータを、本来の人出力信号線番
号■１〜ｌｌ０１Ｓ１〜８１０にて表わした形態に変換
するものである。
、縦横１．ＯＸ １０のスイッチングマトリックス回路
に木来備えるべき１ｏ本の入力信号線■１〜１１０ お
よび出力信号線８１〜Ｓ１０のうち、本発明入力装置に
おいては、５本の出力信号線ｓ１〜Ｓ５のみを備えて、
左右両象限における１ｏ本の入力信号線１１〜１１０に
二重に組合わせて左右両象限におけるスイッチ接点の番
地を入出カ信号Ｍ番号１１〜１１０．ｌ〜ｓ５にて表わ
したキースタック内のデータを、本来の人出力信号線番
号■１〜ｌｌ０１Ｓ１〜８１０にて表わした形態に変換
するものである。
例えば、ＪＯＢ 乙において第５図示の書き順における
最終ステップ２２のキーコード対応の入出力信号線番号
１１０ 、８４を本来の人出力信号線番号１１０．ｓ９
に変換するものであり、かがるコード変換はデコーダ、
エンコーダの組合わせにより容易に行なうことができる
。なお、出力信号線番号の和ＩＸ２＋Ｙ２＋が“６”で
あった場合に行なうＪＯＢ ２の信号処理としては、出
力信号線がＳ５→Ｓ１と移動したときには、右象限に移
動したものと判断してＪＯＢ ３におけると同線のコー
ド変換を行ない、出力信号線がＳ５→Ｓ１と移動したと
きには、右象限に移動したものと判断してＪＯＢｌにお
けると同様のコード変換を行なうものとする。
最終ステップ２２のキーコード対応の入出力信号線番号
１１０ 、８４を本来の人出力信号線番号１１０．ｓ９
に変換するものであり、かがるコード変換はデコーダ、
エンコーダの組合わせにより容易に行なうことができる
。なお、出力信号線番号の和ＩＸ２＋Ｙ２＋が“６”で
あった場合に行なうＪＯＢ ２の信号処理としては、出
力信号線がＳ５→Ｓ１と移動したときには、右象限に移
動したものと判断してＪＯＢ ３におけると同線のコー
ド変換を行ない、出力信号線がＳ５→Ｓ１と移動したと
きには、右象限に移動したものと判断してＪＯＢｌにお
けると同様のコード変換を行なうものとする。
上述のようにして各ＪＯＢ ｊ〜３にてコード変換を施
した入カバターンコードを例えば１０ Ｘ １０ドツト
マトリツクスよりなる表示装置ＯＵＴに供給して例えば
第５図示のとおりの漢字“山”を表示す売ことができる
。また、かかる入カバターンコードなパターン認識装置
に供給すれば、漢字“山°′から“やま”、′さん”等
の情報を検索するようにすることもできる。
した入カバターンコードを例えば１０ Ｘ １０ドツト
マトリツクスよりなる表示装置ＯＵＴに供給して例えば
第５図示のとおりの漢字“山”を表示す売ことができる
。また、かかる入カバターンコードなパターン認識装置
に供給すれば、漢字“山°′から“やま”、′さん”等
の情報を検索するようにすることもできる。
さらに、ｆｆ１１図示のパターン入力部につき前述した
ように、スイッチングマトリックス回路を左右両象限に
２分するのみならず、例えば第８図に示すように、スイ
ッチングマトリックス回路を４象限に等分して、各象限
毎に入出力信号線の配列順を異ならせることにより、縦
横３２ Ｘ ３２のスイッチングマトリックス回路を入
力信号線１６本、出力信号線１６本、計３２木の入出力
信号線にて処理し得るようにすることもでき、かかる信
号処理に対するフローチャートも、２象限分割に関する
第７図示のフローチャートに準じて容易に類推すること
ができる。すなわち、前述したように入出力信号線番号
と組合わせて記憶するタイミング間隔Ｔの連続ストロー
ク（Ｔ＝Ｏ）の連続、変化の状態から４象限のいずれに
おいて入カバターンの書き順が移動したものであるかを
容易に判別することができる。
ように、スイッチングマトリックス回路を左右両象限に
２分するのみならず、例えば第８図に示すように、スイ
ッチングマトリックス回路を４象限に等分して、各象限
毎に入出力信号線の配列順を異ならせることにより、縦
横３２ Ｘ ３２のスイッチングマトリックス回路を入
力信号線１６本、出力信号線１６本、計３２木の入出力
信号線にて処理し得るようにすることもでき、かかる信
号処理に対するフローチャートも、２象限分割に関する
第７図示のフローチャートに準じて容易に類推すること
ができる。すなわち、前述したように入出力信号線番号
と組合わせて記憶するタイミング間隔Ｔの連続ストロー
ク（Ｔ＝Ｏ）の連続、変化の状態から４象限のいずれに
おいて入カバターンの書き順が移動したものであるかを
容易に判別することができる。
以上の説明から明らかなように、本発明によれば、スイ
ッチングマトリックス回路からなる入力装置に設けるべ
き入出力信号線の所要本数、特に、出力信号線の所要本
数を従来に比して格段に減少させ、かかる入力装置を小
型、低置に集積回路化することができる。
ッチングマトリックス回路からなる入力装置に設けるべ
き入出力信号線の所要本数、特に、出力信号線の所要本
数を従来に比して格段に減少させ、かかる入力装置を小
型、低置に集積回路化することができる。
第１図は本発明入力装置におけるスイッチングマトリッ
クス、回路よりなるパターン入力部の構成例を示す回路
図、第１Ａ図はそのマトリックススイッチの一例を示す
回路図、第２図は同じくそのパターン入力部の走査パル
スの例を示す信号波形図、第６図は本発明入力装置の構
成例を示すブロック線図、第４図は同じくそのキースタ
ックの構成配置の例を示す線図、第５図は同じく入カバ
ターンの」き順の例を示す線図、第６図は同じくそのキ
ースタックにおけるデータ格納の態様の例を示す線図、
第７図は同じくその信号処理の過程の例を示すフローチ
ャート、第８図は同じくそのスイッチングマトリックス
回路よりなるパターン入力部の他の構成例を示す回路図
である。 １１〜工１０・・・・・入力信号線、Ｓ１〜Ｓ５・・・
・・・ 出力信号線、ＳＷ・・・・・・マトリックスス
イッｔ、ＩＮＦ・・・・・・パターン入力部、Ｄｌ・・
・・・・ キーコード発生部、Ｄ２・・・・・・デコー
ダ部、ＣＰＵ・・・・・・演算処理装置、０、Ｕ Ｔ・
・・・・・表示部。 特許出願人 キャノン株式会社 第２図 ”７″ 第３図 第４図 ＝１４３ 第７図 第８図 ５５ ５ ５ＳＳＳ Ｓど）
２／ ど＼−／／ ４７
１４ ／ ６ ／Ｉ ｆ１４４
クス、回路よりなるパターン入力部の構成例を示す回路
図、第１Ａ図はそのマトリックススイッチの一例を示す
回路図、第２図は同じくそのパターン入力部の走査パル
スの例を示す信号波形図、第６図は本発明入力装置の構
成例を示すブロック線図、第４図は同じくそのキースタ
ックの構成配置の例を示す線図、第５図は同じく入カバ
ターンの」き順の例を示す線図、第６図は同じくそのキ
ースタックにおけるデータ格納の態様の例を示す線図、
第７図は同じくその信号処理の過程の例を示すフローチ
ャート、第８図は同じくそのスイッチングマトリックス
回路よりなるパターン入力部の他の構成例を示す回路図
である。 １１〜工１０・・・・・入力信号線、Ｓ１〜Ｓ５・・・
・・・ 出力信号線、ＳＷ・・・・・・マトリックスス
イッｔ、ＩＮＦ・・・・・・パターン入力部、Ｄｌ・・
・・・・ キーコード発生部、Ｄ２・・・・・・デコー
ダ部、ＣＰＵ・・・・・・演算処理装置、０、Ｕ Ｔ・
・・・・・表示部。 特許出願人 キャノン株式会社 第２図 ”７″ 第３図 第４図 ＝１４３ 第７図 第８図 ５５ ５ ５ＳＳＳ Ｓど）
２／ ど＼−／／ ４７
１４ ／ ６ ／Ｉ ｆ１４４
Claims (1)
- スイッチングマトリックス回路により図形のパターンを
入力するようにした入力装置において、前記スイッチン
グマトリックス回路を複数の象限に区分し、それら複数
の象限に共通の順次の入力信号線に対する出力信号線の
前記象限による順序の相違により前記パターンの各部分
に対応する前記象限を判別し得るようにしたことを特徴
とする入力装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57109955A JPS59725A (ja) | 1982-06-28 | 1982-06-28 | 入力装置 |
| US06/912,652 US4696048A (en) | 1982-06-28 | 1986-09-29 | Input device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57109955A JPS59725A (ja) | 1982-06-28 | 1982-06-28 | 入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59725A true JPS59725A (ja) | 1984-01-05 |
Family
ID=14523363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57109955A Pending JPS59725A (ja) | 1982-06-28 | 1982-06-28 | 入力装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4696048A (ja) |
| JP (1) | JPS59725A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6011865A (en) * | 1993-05-12 | 2000-01-04 | International Business Machines Corporation | Hybrid on-line handwriting recognition and optical character recognition system |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3382482A (en) * | 1961-10-17 | 1968-05-07 | Character Recognition Corp | Character recognition system |
| GB1252642A (ja) * | 1969-02-25 | 1971-11-10 | ||
| US3781855A (en) * | 1970-03-13 | 1973-12-25 | Identification Systems Inc | Fingerprint identification system and method |
-
1982
- 1982-06-28 JP JP57109955A patent/JPS59725A/ja active Pending
-
1986
- 1986-09-29 US US06/912,652 patent/US4696048A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4696048A (en) | 1987-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61107596A (ja) | 連想記憶装置 | |
| CN100378867C (zh) | 半导体器件、图像数据处理装置和方法 | |
| Sutherland | Computer inputs and outputs | |
| JPS59725A (ja) | 入力装置 | |
| JPH03196188A (ja) | 情報処理装置の表示方式 | |
| JPH0132556B2 (ja) | ||
| JPH07141150A (ja) | 乗算器 | |
| JPS59148089A (ja) | ルビ文字のセンタリング装置 | |
| JPH0376065B2 (ja) | ||
| JPH03116393A (ja) | マッチング方式 | |
| JPH0110656Y2 (ja) | ||
| SU1166169A1 (ru) | Генератор знаков | |
| RU2230361C2 (ru) | Способ считывания и адресного кодирования графических изображений и устройство для его осуществления | |
| JPS61148487A (ja) | 拡大縮小装置 | |
| JP2713938B2 (ja) | 表示制御装置 | |
| JPS63204486A (ja) | 文字入力装置 | |
| JPH01293482A (ja) | 画像処理装置 | |
| JPS5969866A (ja) | ２次元画像デ−タ高速処理装置 | |
| JPS60246485A (ja) | 画像の拡大縮小装置 | |
| JPS581782B2 (ja) | モジパタ−ンハツセイキ | |
| JPS6348071B2 (ja) | ||
| JPS5852723A (ja) | 文字入力装置 | |
| JPH0213310B2 (ja) | ||
| JPH0695338B2 (ja) | パターン露光装置用データ作成方法 | |
| JPS58178486A (ja) | 文字認識装置 |