JPS5971548A - Microprogram controller - Google Patents
Microprogram controllerInfo
- Publication number
- JPS5971548A JPS5971548A JP18233782A JP18233782A JPS5971548A JP S5971548 A JPS5971548 A JP S5971548A JP 18233782 A JP18233782 A JP 18233782A JP 18233782 A JP18233782 A JP 18233782A JP S5971548 A JPS5971548 A JP S5971548A
- Authority
- JP
- Japan
- Prior art keywords
- register
- microprogram
- command
- memory
- storage section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/226—Microinstruction function, e.g. input/output microinstruction; diagnostic microinstruction; microinstruction format
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の属する技術分野の説明〕
本発明は情報処理装置に適用しうるマイクロプログラム
制御装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Description of the technical field to which the invention pertains] The present invention relates to a microprogram control device that can be applied to an information processing device.
従来、この種のマイクロプログラム制御装置は、たとえ
ば、周辺制御装置においては、上位装置(中央処理装置
、チャネル等)よシ受けたコマンドに対応する処理用マ
イクロプログラムおよび該処理用マイクロプログラムの
先頭番地を前記コマンドに基づいて割り出すための解読
用マイクロプログラムを予め格納するメモリと、前記コ
マンドまたは前記メモリからの読出し内容に基づいて前
記メモリから前記解読用マイクロプログラムまたは前記
処理用マイクロプログラムのマイクロインストラクショ
ンを読み出すためのアドレスが入力され該アドレスを保
持するレジスタと、前記メモリおよび前記レジスタを制
御する制御手段とを備えている。このような従来構成に
おいては、コマンド全解読するときには制御手段が解読
用マイクロプログラムにより、マイクロプログラムで1
ビツトごとに演算して解読したり、マイクロプログラム
のコンスタントと比較したりして行なう方式が採用され
るため、当該情報処理装置に定義されているコマンドコ
ードの種類(数)に比例して、コマンドデコード時間が
長くなるという欠点があった。Conventionally, this type of microprogram control device, for example, in a peripheral control device, processes a processing microprogram corresponding to a command received from a host device (central processing unit, channel, etc.) and the starting address of the processing microprogram. a memory that stores in advance a decoding microprogram for determining the decoding microprogram based on the command; and a memory that reads microinstructions for the decoding microprogram or the processing microprogram from the memory based on the command or the contents read from the memory. The device includes a register that receives an address for reading and holds the address, and control means that controls the memory and the register. In such a conventional configuration, when decoding all commands, the control means uses a decoding microprogram to decode all commands.
Since a method is adopted in which bit by bit is calculated and decoded or compared with constants in the microprogram, commands are The disadvantage is that the decoding time is long.
また、最近では上記欠点を改良するためコマンドコード
全直接レジスタに入力し、コマンドコード時間を少くす
る方式が用いられている。しかし、この方式ではコマン
ドコードが解読用マイ、クロプログラムまたは処理用マ
イクロプログラムのマイクロインストラクションをメモ
リから読み出すためのアドレスとして使用するため、メ
モリはコマンドコードが指定できるすべてのアドレス(
不当または不用コマンドも含む)に対してマイクロイン
ストラクションを備えねばならずメモリの容量が増加す
るという欠点があった。Recently, in order to improve the above-mentioned drawbacks, a method has been used in which all command codes are directly input to registers to reduce the command code time. However, in this method, the command code is used as an address to read the microinstructions of the decoding microprogram or the processing microprogram from memory, so the memory uses all the addresses that the command code can specify (
This has the disadvantage that microinstructions must be provided for commands (including illegal or unnecessary commands), which increases memory capacity.
〔発明の詳細な説明〕
本発明の目的はコマンド解読時間を短くシ、かつ、ファ
ームウェアのステップ数を減少させたマイクロプログラ
ム制御装置全提供することにある。DETAILED DESCRIPTION OF THE INVENTION An object of the present invention is to provide a microprogram control device that reduces command decoding time and reduces the number of firmware steps.
本発明の装置は、コマンドに対応するマイクロプログラ
ムを予め格納している第1メモリと、前記マイクロプロ
グラムの先頭番地を予め格納している第2メモリと、
前記コマンドに基づいて前記第2メモIJ ’に読み出
すためのアドレスが入力され該アドレスを保持する第2
レジスタと、
前記第2メモリまたは前記第1メモリがらの読出し内容
に基づいて前記第1メモリから前記マイクロプログラム
のマイクロインストラクションを読み出すためのアドレ
スが入力されH亥アドレスを保持する第ルジスタと、
前記第2レジスタ、前記第2メモリ、前記第ルジスタお
よび前記第1メモリ全制御する制御手段
と金設けたことを特徴とする。The device of the present invention includes: a first memory pre-stored with a microprogram corresponding to a command; a second memory pre-stored with a starting address of the microprogram; and a second memory IJ based on the command. 'The address for reading is input to the second
a register; a first register to which an address for reading microinstructions of the microprogram from the first memory is input based on contents read from the second memory or the first memory and holds an H address; 2 registers, the second memory, the first register, and the first memory are all provided with control means.
次に本発明について、図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
図は本発明の一実施例を示す、周辺1G制御装置に対す
るマイクロプログラム制御装置のブロック図部Cと、第
2レジスタDと、読出し専用記憶N<Eとで構成されて
いる。The figure shows an embodiment of the present invention, which is a block diagram of a microprogram control device for a peripheral 1G control device, consisting of a section C, a second register D, and a read-only memory N<E.
記憶部Cは上位装置(図示せず)からのコマンドに対応
するマイクロプログラムを予め格納しておシ、読出し専
用記憶部Eはこのマイクロプログラムの先頭番tlfi
[えるコマンドコードを予め格納している。The storage section C stores in advance a microprogram corresponding to a command from a host device (not shown), and the read-only storage section E stores the first number tlfi of this microprogram.
[This command code is stored in advance.]
第2レジスタBと第2レジスタDは、それぞれ記憶部C
と読出し専用記憶部Eに対するアクセスアドレスを保持
し、それぞれ線4と線7を介して供給する。The second register B and the second register D each have a storage section C.
and an access address for the read-only storage E, and supply them via lines 4 and 7, respectively.
第2レジスタDには線1を通じて上位装置から制御装置
Aに入力したコマンドのコマンドコードが線6を通じて
入力し、また第2レジスタBvcは読出し専用記憶′¥
AsEから読み出されたコマンドコード8が制御回路へ
と線3とを介して直接入力する。The command code of the command input from the host device to the control device A through the line 1 is input to the second register D through the line 6, and the second register Bvc is a read-only memory.
The command code 8 read from AsE is input directly to the control circuit via line 3.
第1メモリCから読み出されたマイクロインストラクシ
ョン5は制御回路Aに入力し、実行される。すなわち、
コマンドコード8が当該周辺制御装置に定義されていな
いコマンドであるならばそれに対応するステータスを線
1を通じて上位装置に報告し、また、定義されていさ跡
コマンドであるならば線2を通じて周辺装置(図示せず
)に対して対応する動作を指示する。The microinstruction 5 read from the first memory C is input to the control circuit A and executed. That is,
If command code 8 is a command that is not defined in the peripheral control device, the corresponding status is reported to the higher-level device through line 1, and if it is a command that has not been defined, it is reported to the peripheral device ( (not shown).
本発明は以上説明したような構成の採用により、第ルジ
スタの内容はコマンドコードと−、魂的に対応したアド
レスとなり、これがマイクロインストラクションを格納
している記憶部に供給されるため、直接コマンドデコー
ドが可能となって、コマントデコード時間が短くなり、
かつ変換されたコマンドコードで制御することが可能で
あるため、不当なコマンドコードは、1種類のコードで
表わすことが可能であるため、記憶部の容量を減少する
ことができる。In the present invention, by adopting the configuration described above, the contents of the first register become an address corresponding to the command code, and this is supplied to the storage unit storing the microinstructions, so that the command can be directly decoded. is now possible, reducing command decoding time,
In addition, since control can be performed using the converted command code, an invalid command code can be represented by one type of code, and the capacity of the storage unit can be reduced.
1←エレジスタ、C・・・・・・記憶部、D・・・嘱ム
ジスタ、E・・・・・・読出し専用記憶部、
1.2,3,4,6.7・・・・・・線、5・・・・・
・読み出されたマイクロインストラクション、8・・・
・・・コマンドコード。1←Eregistor, C...Storage section, D...Musister, E...Read-only storage section, 1.2, 3, 4, 6.7... Line, 5...
・Read out microinstruction, 8...
...Command code.
Claims (1)
いる第1メモリと、 前記マイクロプログラムの先頭番地金子め格納している
第2メモリと、 前記コマンドに基づいて前記第2メモリを読み出すため
のアドレスが入力され該アドレスを保持する第2レジス
タと、 前記第2メモリまたは前記第1メモリからの読出し内容
に基づいて前記第1メモリから前記マイクロプログラム
のマイクロインストラクションを読み出すためのアドレ
スが入力され該アドレスを保持する第ルジスタと、 前記第2レジスタ、前記第2メモリ、前記第ルジスタお
よび前記第1メモリを制御する制御子と金設けたことを
特徴とするマイクロプログラム制御装置。[Scope of Claims] A first memory in which a microprogram corresponding to a command is stored in advance; a second memory in which a starting address of the microprogram is stored; a second register to which an address for reading is input and holds the address; and an address for reading the microinstructions of the microprogram from the first memory based on the contents read from the second memory or the first memory. 1. A microprogram control device comprising: a second register that receives an input address and holds the address; and a controller that controls the second register, the second memory, the second register, and the first memory.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18233782A JPS5971548A (en) | 1982-10-18 | 1982-10-18 | Microprogram controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18233782A JPS5971548A (en) | 1982-10-18 | 1982-10-18 | Microprogram controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5971548A true JPS5971548A (en) | 1984-04-23 |
Family
ID=16116540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18233782A Pending JPS5971548A (en) | 1982-10-18 | 1982-10-18 | Microprogram controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5971548A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5423342A (en) * | 1977-07-25 | 1979-02-21 | Nippon Telegr & Teleph Corp <Ntt> | Microprogram control system |
-
1982
- 1982-10-18 JP JP18233782A patent/JPS5971548A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5423342A (en) * | 1977-07-25 | 1979-02-21 | Nippon Telegr & Teleph Corp <Ntt> | Microprogram control system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5971548A (en) | Microprogram controller | |
US5390358A (en) | Arithmetic unit that requires only one byte instructions | |
JPH0447349A (en) | Data storage device | |
JPS63184147A (en) | Method for initializing channel controller | |
JPS6330658B2 (en) | ||
JP2540959B2 (en) | Information processing device | |
JPS586970B2 (en) | ROM address sequence control method | |
JP3131918B2 (en) | Memory device | |
JP2580708B2 (en) | Printer | |
JPH0128965B2 (en) | ||
JP3375657B2 (en) | Instruction code issuing method | |
JPH04367043A (en) | Memory controller | |
JPS6320631A (en) | Register selecting system | |
JPH06214939A (en) | Dma controller | |
JPH05233516A (en) | Command setting system | |
JPS6037937B2 (en) | Initial program loading method | |
JPH04346153A (en) | Method for controlling memory access bus and its information processor | |
JPS5920047A (en) | Microprogram control system | |
JPS61157942A (en) | Microprogram control computer | |
JPH0827711B2 (en) | Microprocessor | |
JPS61157941A (en) | Transfer address controller | |
JPH05210582A (en) | Cache memory control system | |
JPH0969070A (en) | Control circuit of information processor | |
JPH02245845A (en) | Switching and setting system for memory area | |
JPS6156820B2 (en) |