JPS5970082A - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JPS5970082A JPS5970082A JP57178527A JP17852782A JPS5970082A JP S5970082 A JPS5970082 A JP S5970082A JP 57178527 A JP57178527 A JP 57178527A JP 17852782 A JP17852782 A JP 17852782A JP S5970082 A JPS5970082 A JP S5970082A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clamp
- transistor
- circuit
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はクランプ回路に係わり、特にテレビジョン受像
機、磁気記録再生装置等の同期分離回路で同期分離され
る同期信号をクランプするクランプ回路〈関する。
゛〔発明の技術的背景〕 クランプ回路１は第１図に示すごとくピン１ａに入力さ
れた映像信号Ｓｌの同期信号先端をクランプしてビン１
ｂを介して同期分離回路２に出力する。同期分離回路２
はクランプレベルに応じた複合同期信号Ｓ２を出力する
。複合同期信号Ｓ２は水平同期パルス．Ｈ Ｄ １垂直
向期パルスＶＤ１等化パルスＺＤで構成されている。
機、磁気記録再生装置等の同期分離回路で同期分離され
る同期信号をクランプするクランプ回路〈関する。
゛〔発明の技術的背景〕 クランプ回路１は第１図に示すごとくピン１ａに入力さ
れた映像信号Ｓｌの同期信号先端をクランプしてビン１
ｂを介して同期分離回路２に出力する。同期分離回路２
はクランプレベルに応じた複合同期信号Ｓ２を出力する
。複合同期信号Ｓ２は水平同期パルス．Ｈ Ｄ １垂直
向期パルスＶＤ１等化パルスＺＤで構成されている。
＼
クランプ回路１は第２図に示すととく差動構成されたト
ランジスタＱ４，Ｑ！＋とベースバイアスＶ．Ｉヲ有し
、トランジスタＱ４のコレクタにコンデンサＣ１が接続
されている。トランジスタＱ３のベースにおける同期信
号の先端レベルはペースハイアスＶＩとトランジスタＱ
３のベースエミッタ電圧ＶＢＫの和となる。第２図中符
号１．は差動増幅器の電流源Ｉ２はトランジスタＱ３の
エミッタホロワ用電流源である。
ランジスタＱ４，Ｑ！＋とベースバイアスＶ．Ｉヲ有し
、トランジスタＱ４のコレクタにコンデンサＣ１が接続
されている。トランジスタＱ３のベースにおける同期信
号の先端レベルはペースハイアスＶＩとトランジスタＱ
３のベースエミッタ電圧ＶＢＫの和となる。第２図中符
号１．は差動増幅器の電流源Ｉ２はトランジスタＱ３の
エミッタホロワ用電流源である。
クランプ回路１は第３図（Ａ）に示す映像信号Ｓ１をビ
ン１ａを介してトランジスタＱ１のベースに入力される
。映像信号Ｓ＋は抵抗Ｒ，，Ｒ，の比に応じて増幅され
反転してバッファ用のトランジスタＱ３のベース、エミ
ッタを介して差動構成されたトランジスタＱ４．ＱＢの
うちトランジスタＱ４のベースに入力される。トランジ
スタＱ４のペース電位の変化は他方のトランジスタＱ、
のベースバイアスｖＩ と比較され、比較に応じて電位
差がコンデンサＣ１の電荷量として記憶される。
ン１ａを介してトランジスタＱ１のベースに入力される
。映像信号Ｓ＋は抵抗Ｒ，，Ｒ，の比に応じて増幅され
反転してバッファ用のトランジスタＱ３のベース、エミ
ッタを介して差動構成されたトランジスタＱ４．ＱＢの
うちトランジスタＱ４のベースに入力される。トランジ
スタＱ４のペース電位の変化は他方のトランジスタＱ、
のベースバイアスｖＩ と比較され、比較に応じて電位
差がコンデンサＣ１の電荷量として記憶される。
このコンデンサＣ１の電荷はトランジスタＱ２のベース
、エミッタ並びに抵抗Ｒ２を経由してトランジスタＱ３
のベースに負帰還される。このだめトランジスタＱ４の
ベースにおける信号の先端レベルはペースバイアスｖ１
にクランプされる。
、エミッタ並びに抵抗Ｒ２を経由してトランジスタＱ３
のベースに負帰還される。このだめトランジスタＱ４の
ベースにおける信号の先端レベルはペースバイアスｖ１
にクランプされる。
ところで映像信号Ｓ１は第３図（４）に示すごとく垂直
帰線消去期間Ｔｊにおける等化期間Ｔ−／ｌ？ 、 Ｔ
ｎなる。このため第４図に示すごとくコンデンサＣｔに
記憶される電荷量Ｐ！とＰ２が等しくなろうとするため
デユティの異なる信号では信号先端のレベル変動幅αが
発生ずる。同期信号の振幅は常に一定となっているので
絵柄部分の信号の電位も高くなりレベル変動幅βが現わ
れる。同期分離回路２がクランプ回路１のビン１ｂから
第３図（Ｂ）の波形（第１図す点の波形）の信号を入力
される＼と、出力される複合同期信号Ｓ２が不安定とな
り同期外れ等の現象が発生する。又、クランプ回路１は
ピーク検波方式であるため信号先端にノイズがある場合
は、このノイズレベルを検波してクランプが行なわれる
ので誤動作となる。又、差動増幅器を形成するトランジ
スタＱ４．Ｑ５の共通エミッタに接続されている電流源
Ｉ＋は常時流れているのでクランプ回路１の電力消費量
が増加する等の欠点を有している。
帰線消去期間Ｔｊにおける等化期間Ｔ−／ｌ？ 、 Ｔ
ｎなる。このため第４図に示すごとくコンデンサＣｔに
記憶される電荷量Ｐ！とＰ２が等しくなろうとするため
デユティの異なる信号では信号先端のレベル変動幅αが
発生ずる。同期信号の振幅は常に一定となっているので
絵柄部分の信号の電位も高くなりレベル変動幅βが現わ
れる。同期分離回路２がクランプ回路１のビン１ｂから
第３図（Ｂ）の波形（第１図す点の波形）の信号を入力
される＼と、出力される複合同期信号Ｓ２が不安定とな
り同期外れ等の現象が発生する。又、クランプ回路１は
ピーク検波方式であるため信号先端にノイズがある場合
は、このノイズレベルを検波してクランプが行なわれる
ので誤動作となる。又、差動増幅器を形成するトランジ
スタＱ４．Ｑ５の共通エミッタに接続されている電流源
Ｉ＋は常時流れているのでクランプ回路１の電力消費量
が増加する等の欠点を有している。
本発明の目的は水平同期パルス又は１／２Ｈキラ一マス
ク信号に同期するクランプパルスを生成し、このクラン
プパルスの存在する期間の信号先端レベルをクランプす
ることによりノイズに影響されないクランプ回路を提供
するにある。
ク信号に同期するクランプパルスを生成し、このクラン
プパルスの存在する期間の信号先端レベルをクランプす
ることによりノイズに影響されないクランプ回路を提供
するにある。
本発明には一方のトランジスタ並びに他方のトランジス
タからなる差動増幅器を設けである。反転入力側となる
一方のトランジスタのベースへ映像信号を入力し、正転
入力側となる他方のトランジスタのベースバイアスと比
較するようになっている。このペースバイアスでクラン
プ電位を定め、差動増幅器の出力側に接続されているコ
ンデンサでピーク検波出力を記憶する。記憶されたコン
デンサの電荷を負帰還してクランプする。一方のトラン
ジスタと他方のトランジスタの共通エミッターにクラン
プパルスを供給することによシフランプパルスの存在す
る期間の信号レベルをクランプする。クランプパルスは
水平同期パルス又は１／２Ｈキラ一マスク信号に同期す
るようになっている。
タからなる差動増幅器を設けである。反転入力側となる
一方のトランジスタのベースへ映像信号を入力し、正転
入力側となる他方のトランジスタのベースバイアスと比
較するようになっている。このペースバイアスでクラン
プ電位を定め、差動増幅器の出力側に接続されているコ
ンデンサでピーク検波出力を記憶する。記憶されたコン
デンサの電荷を負帰還してクランプする。一方のトラン
ジスタと他方のトランジスタの共通エミッターにクラン
プパルスを供給することによシフランプパルスの存在す
る期間の信号レベルをクランプする。クランプパルスは
水平同期パルス又は１／２Ｈキラ一マスク信号に同期す
るようになっている。
以Ｆ１本発明になるクランプ回路の一実施しリを図面と
共に詳述する。
共に詳述する。
第７図において第１図と同一のものには同一符号を付し
であるから説明を省略する。
であるから説明を省略する。
第７図において、３はクランプ回路である。クランプ回
路３はビン３ａに映画信号Ｓ１を入力され、先端レベル
をクランプされた信号をビン３ｂを介して同期分離回路
２に出力する。クランプ回路３にはトランジスタＱ４．
Ｑ１１から構成式れる差動増幅器が設けである。トラン
ジスタＱ４のベースを反転側入力、トランジスタＱ５の
ベースを正転側入力として使用する。トランジスタＱ、
のベースにはペースバイアス■１が接続され、このベー
スバイアス■！でクランプレベルを定める。
路３はビン３ａに映画信号Ｓ１を入力され、先端レベル
をクランプされた信号をビン３ｂを介して同期分離回路
２に出力する。クランプ回路３にはトランジスタＱ４．
Ｑ１１から構成式れる差動増幅器が設けである。トラン
ジスタＱ４のベースを反転側入力、トランジスタＱ５の
ベースを正転側入力として使用する。トランジスタＱ、
のベースにはペースバイアス■１が接続され、このベー
スバイアス■！でクランプレベルを定める。
ビン３ａはトランジスタＱｓのベースに接続され、電源
ＶｃｃがトランジスタＱ２のコレクタ、エミッタ、抵抗
Ｒ３を介してコレクタに接続されエミッタは抵抗Ｒ１を
介して基準電位点と接続されている。トランジスタＱ２
のベースは差動増幅器の出力側となるトランジスタＱ４
のコレクタにピーク検波用のコンデンサＣＩ と共に接
続されている。
ＶｃｃがトランジスタＱ２のコレクタ、エミッタ、抵抗
Ｒ３を介してコレクタに接続されエミッタは抵抗Ｒ１を
介して基準電位点と接続されている。トランジスタＱ２
のベースは差動増幅器の出力側となるトランジスタＱ４
のコレクタにピーク検波用のコンデンサＣＩ と共に接
続されている。
コンデンサＣ＋の充放電はトランジスタＱ４の動作に応
じて行なわれ、コンデンサＣ，の電荷の変化はトランジ
スタＱ２で検出される。検出に応じてバッファ用のトラ
ンジスタＱ３のベース電位、即ちベースバイアスｖＩと
トランジスタＱｓ（Ｄベースエミッタ電圧との和の電圧
で信号先端レベルがクランプされる。
じて行なわれ、コンデンサＣ，の電荷の変化はトランジ
スタＱ２で検出される。検出に応じてバッファ用のトラ
ンジスタＱ３のベース電位、即ちベースバイアスｖＩと
トランジスタＱｓ（Ｄベースエミッタ電圧との和の電圧
で信号先端レベルがクランプされる。
トランジスタＱ４とＱ５の共通エミッタはトランジスタ
Ｑ７のコレクタに接続されておシそのエミッタは抵抗Ｒ
４を介して接地されている。トランジスタＱ７は共通エ
ミッタにクランプパルスを供給する回路でトランジスタ
Ｑ７がオンのときだけトランジスタＱ４のベース電位に
応じた動作を行なう。
Ｑ７のコレクタに接続されておシそのエミッタは抵抗Ｒ
４を介して接地されている。トランジスタＱ７は共通エ
ミッタにクランプパルスを供給する回路でトランジスタ
Ｑ７がオンのときだけトランジスタＱ４のベース電位に
応じた動作を行なう。
トランジスタＱ？のベースはスイッチ用のトランジスタ
Ｑｓのコレクタに接続されている。トランジスタＱ６は
コレクタ抵抗Ｒ６を介して電源ｖ２と接続されベースは
ピン３ｃと接続されている。
Ｑｓのコレクタに接続されている。トランジスタＱ６は
コレクタ抵抗Ｒ６を介して電源ｖ２と接続されベースは
ピン３ｃと接続されている。
スイッチ用のトランジスタＱ６を水平同期パルスＨＤで
同期させるためには、第５図に示すごとく、同期分離回
路２から出力された複合同期信号Ｓ２から水平同期分離
回路４により水平同期パルスＨＤを分離する。この水平
同期パルスＨＤを反転器５で反転してクランプ回路３の
ピン３ｃに出力する。
同期させるためには、第５図に示すごとく、同期分離回
路２から出力された複合同期信号Ｓ２から水平同期分離
回路４により水平同期パルスＨＤを分離する。この水平
同期パルスＨＤを反転器５で反転してクランプ回路３の
ピン３ｃに出力する。
１／２Ｈキラ一マスク信号ＨＭにより同期させるときは
第６図に示す１／２Ｈキラ一マスク発生回路６から出力
される１／２Ｈキラ一マスク信号ＨＭを直接クランプ回
路３のピン３Ｃに供給する。１／２Ｈキラ一マスク信号
ＨＭ ｆ′ｉ、第３図（Ｄ）に示す波形のごとくマスク
期間ＴｗがＨレベルとなっている。
第６図に示す１／２Ｈキラ一マスク発生回路６から出力
される１／２Ｈキラ一マスク信号ＨＭを直接クランプ回
路３のピン３Ｃに供給する。１／２Ｈキラ一マスク信号
ＨＭ ｆ′ｉ、第３図（Ｄ）に示す波形のごとくマスク
期間ＴｗがＨレベルとなっている。
つぎにクランプ回路３の動作を説明する。
クランプ回路３のピン３ａに第３図（４）に示す映像信
号ＳＩが入力されると信号先端は電源ｖ１の電位になる
ようにクランプされる。この動作は前述した第２図の回
路の動作と同じである。クランプされた信号は同期分離
回路２に入力され、複合同期信号Ｓ２が出力される。こ
の信号はさらに水平同期分離回路４に入力され、この回
路４から第３図（Ｅ）に示す水平同期信号が得られる。
号ＳＩが入力されると信号先端は電源ｖ１の電位になる
ようにクランプされる。この動作は前述した第２図の回
路の動作と同じである。クランプされた信号は同期分離
回路２に入力され、複合同期信号Ｓ２が出力される。こ
の信号はさらに水平同期分離回路４に入力され、この回
路４から第３図（Ｅ）に示す水平同期信号が得られる。
この波形がＨレベルとなると反転器５の出力はＬレベル
となりトランジスタＱ６がオフとなる。このためトラン
ジスタＱ７がオンとなり、クランプパルスを共通エミッ
タに供給する。従って、第５図のｆ点の波形は第３図（
Ｆ）に示すように信号先端レベルｖｏにクランプされる
。第６図に示す１／２Ｈキラ一マスク回路６を用いた場
合は第３図の）に示す波形がピン３ｃに入力されるから
、反転器５の出力と同等となり、第３図（Ｅ）に示す水
平同期パルスＨＤと同期した場合と同じ動作となる。
となりトランジスタＱ６がオフとなる。このためトラン
ジスタＱ７がオンとなり、クランプパルスを共通エミッ
タに供給する。従って、第５図のｆ点の波形は第３図（
Ｆ）に示すように信号先端レベルｖｏにクランプされる
。第６図に示す１／２Ｈキラ一マスク回路６を用いた場
合は第３図の）に示す波形がピン３ｃに入力されるから
、反転器５の出力と同等となり、第３図（Ｅ）に示す水
平同期パルスＨＤと同期した場合と同じ動作となる。
本発明によるクランプ回路は等化パルスを除去する１／
２Ｈキラ一マスク信号または水平同期パルスによジオン
、オフするスイッチング手段と、このスイッチング手段
の動作に同期して差動増幅器の共通エミッタに電流源を
クランプパルスと【７て供給するよう構成しであるから
１／２Ｈキラ一マスク信号又は水平同期パルスに同期し
た期間のみクランプ動作を行なう特長を有している。こ
のため、デユティの異なる信号でも安定したクランプを
行なうことが出来る。又、クランプ動作時間が限定しで
あるから同期信号先端にノイズ変動等がある１合でも影
響を少なくすることが出来る。又、クランプレベルの変
動がないため絵柄信号の部分も一定レベルとなり同期信
号が不安定となることがない。又、クランプ動作時間が
限定、されるから消費電力を減少出来る利点を有する。
２Ｈキラ一マスク信号または水平同期パルスによジオン
、オフするスイッチング手段と、このスイッチング手段
の動作に同期して差動増幅器の共通エミッタに電流源を
クランプパルスと【７て供給するよう構成しであるから
１／２Ｈキラ一マスク信号又は水平同期パルスに同期し
た期間のみクランプ動作を行なう特長を有している。こ
のため、デユティの異なる信号でも安定したクランプを
行なうことが出来る。又、クランプ動作時間が限定しで
あるから同期信号先端にノイズ変動等がある１合でも影
響を少なくすることが出来る。又、クランプレベルの変
動がないため絵柄信号の部分も一定レベルとなり同期信
号が不安定となることがない。又、クランプ動作時間が
限定、されるから消費電力を減少出来る利点を有する。
第１図は従来のクランプ回路のブロック図、第２図は第
１図の回路図、＠３図は各部の波形を示す波形図、第４
図は第２図の動作を説明する波形図、第５図、第６図は
本発明のクランプ回路の一実施例を示すブロック図、第
７図は本発明のクランプ回路の回路図である。
１図の回路図、＠３図は各部の波形を示す波形図、第４
図は第２図の動作を説明する波形図、第５図、第６図は
本発明のクランプ回路の一実施例を示すブロック図、第
７図は本発明のクランプ回路の回路図である。
Claims (1)
- 共通エミッタに電流源を接続されて能動となる差動増幅
器を有し、該差動増幅器の一方の端子に入力された映像
信号を他方の端子に接続された基準電圧と比較し、比較
に応じて水平同期パルス、垂直同期パルス並びに等化パ
ルス等からなる複合同期信号の先端レベルをクランプす
るクランプ回路において、等化パルづを除去する１／２
Ｈキラーマスク信号または水平同期パルスによυオン
、オフするスイッチング手段と、該スイッチング手段の
動作に同期して前記電流源をクランプパルスとして前記
共通エミッタに供給するクランプパルス回路とを具備し
クランプパルスに同期して複合同期信号の先端レベルを
クランプするよう構成したことを特徴とするクランプ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57178527A JPS5970082A (ja) | 1982-10-13 | 1982-10-13 | クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57178527A JPS5970082A (ja) | 1982-10-13 | 1982-10-13 | クランプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5970082A true JPS5970082A (ja) | 1984-04-20 |
Family
ID=16050027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57178527A Pending JPS5970082A (ja) | 1982-10-13 | 1982-10-13 | クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5970082A (ja) |
-
1982
- 1982-10-13 JP JP57178527A patent/JPS5970082A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4093963A (en) | Horizontal AFC circuit in a television receiver usable with a video signal recording and reproducing apparatus | |
| CA2046774C (en) | Image signal average picture level detecting apparatus | |
| JP3326661B2 (ja) | クランプパルス発生回路 | |
| JPS5970082A (ja) | クランプ回路 | |
| JPS6120188B2 (ja) | ||
| KR100240326B1 (ko) | 수직 동기화 분리기 | |
| JP3089021B2 (ja) | 垂直偏向用鋸歯状波発生回路 | |
| JPH09149287A (ja) | 垂直同期信号分離回路およびこれを有する表示装置 | |
| JP2805762B2 (ja) | 同期信号分離装置 | |
| JPH08191405A (ja) | クランプパルス発生回路 | |
| JP2815865B2 (ja) | 同期信号分離回路 | |
| JPH0339980Y2 (ja) | ||
| JPH023586B2 (ja) | ||
| JPH0139011Y2 (ja) | ||
| KR940000159Y1 (ko) | 고화질용 키드 펄스 발생기 | |
| JPS5947909B2 (ja) | 同期分離装置 | |
| JP3305312B2 (ja) | 特定の大きさの電圧パルスを検知するシステム | |
| JP2671510B2 (ja) | 直流再生器 | |
| JP2516105B2 (ja) | 黒レベル補正回路 | |
| KR970008091B1 (ko) | 복합영상신호의 동기신호 분리회로 | |
| JPS59112769A (ja) | 同期分離回路 | |
| JPH0441659Y2 (ja) | ||
| JPH0681241B2 (ja) | 直流再生回路 | |
| JPH0568175U (ja) | 映像信号の垂直輪郭補正回路 | |
| JPS5930372A (ja) | 同期分離回路 |