JPS5970060A - 復号回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）　　発明の技術分野 本発明は、バイポーラ信号の連続するｎ＋１個の０”レ
ベル信号を、パイボー２符号則が誤まるような正または
負パルスを含むｆぎ号系列におきかえて、最大”　ｏ　
”レベル連続ａ宿ｎ個に制限して伝送されてくるフィル
ド・バイポー２１ｄ号をバイポーラ信号に復号する復号
回路に係り、特に構成が簡単で、かつ伝送速度が速い場
合にも適用できるようにした復号回路に関する。

（ｂ）　　技術の背景 ディジタル通１ぎの分野において、直流分を少なくする
ために、伝送すべき゛υ″レベル、“１″レベルからな
る２値信号分バイポーラ餡号に変換して伝送する伝送方
式が用いられている。かかる伝送方式で用いられるバイ
ポーラ１−号は、パルス間の”　ｏ　’レベルの数に１
剣係なく相続くパルスの極性が交番になるように符号化
するバイポーラ符号ＬＩＩＪを有している。

しかしながら、かかる伝送方式で用いられるバイポーラ
信号は　Ｉｔ　ＯＩＩレベルの連続が長く続くと、その
間エネルギーが伝達されなくなり１受１ｇ側でタイミン
グ情報が抽出できなくなってしまう。

そこで、かかるバイポーラ符号則の持つ長所を可能な限
り保ちながら、パ０”レベル連続によるタイミング抽出
不安定の欠点を補うために、フィルド・バイポーラ符号
がある。以下、第１図を用小Ｂ８ＺＳ符号形式を例にと
って説明する。

第１図はＢ８ＺＳ符号形式の説明図でろる。

今、伝送すべき２値信号が第１図（ａ）のように”１１
（１１０１０００００００００１０１”でおったとする
。

かかる第１図（ａ）に示す２値信号は、直流分を少なく
するために、第１図（ｂ）に示すバイポーラ信号に変換
される。しかしながら、第１図（ｂ）に示すバイポーラ
信号は、“０＃レベルの連続が８個以上あるので、エネ
ルギー伝達のために、バイポーラ則に違反する特殊パタ
ーンを挿入する。すなわち、Ｂ８ＺＳ符号形式では、“
０＃レベルの連続が８個以上りつた場合、先行パルスが
“＋１”レベルのときには、第１図（Ｃ）に示す如き”
４００−１＋１００＋１″のパターンを、先行パルスが
゛−１″レベルのときには、第３図（ｄ）に示す如き“
＋１００＋１−１００−１”のパターンを、上記″０”
レベルが連続している位置に挿入する。よって、第１図
（ｂ）に示すバイポーラ信号の場合には、”ｏ”レベル
連続の先行ノ＜パルスが”−１”レベルであるので、第
１図（ｄ）に不す＋１００＋１−１００−１’″のパタ
ーンを４申入する。したがって、第１図（ｅ）に示す３
呟情号、すなわち、フィルド・パイボー２化号を伝送す
ることになる。）かかるフィルド・バイポーラ信号を伝
送する方式における受信側では、伝送されてきたフィル
ド争バイポーラ信号を元の２値信号に復号する六めの復
号回路が必要である。

（Ｃ）　　従来技術と問題点 以下、従来の復号回路の一実施例を第２図食用いて説明
する。尚、ここにおいてもＢ８ＺＳ符号形式を例にとっ
て説明する。

第２図は、従来の復号回路の一構成例を示す図である。

図において、１は正パルス検出回路、２は負パルス検出
回路、３及び５は８ビツトシフトレジスタ、４は特殊パ
ターン検出回路、６は加算回路である。

今、入力端子ａよ！ｌｌ第１図（ｅ）に示す如き、フィ
ルド・バイポーラ信号が入力すると、正パルス検出回路
１では、該フィルド・バイポーラ信号中の”　＋１　”
レベルのパルスを検出したとキ、゛＋１″レベルのパル
スを送出し、また、負パルス検出回路２では、該フィル
ド・バイポーラ信号中の°１１１ルベルのパルスを検出
したと＠、”＋１’レベルのパルスを送出する。かかる
正パルス検出回路１の出力並びに負パルス検出回路２の
出力はそれぞれ８ビツトシフトレジスタ３並びに５に入
力される。

８ビ、トレジスタ３並びに５に・おいては、それぞれ、
正パルス検出回路１の出力並びに負パルス検出回路２の
出力音、所定のクロックにし゛たがって埴仄シフトして
いく。この８ビツトシフトレジスタ３並ひに５の出力は
加算回路６に入力し、論理昶がとられ、出力端子ｂｕｔ
）出力される。尚、特殊パターン検出回路４では、８ビ
ツトシフトレジスタ３並びに５の内容ヶ常に監視してお
り、８ビツトシフトレジスタ３の内容が”００００１０
０１”となり、８ビツトシフトレジスタ５の内容が”　
１００１００となったとき、特殊パターンが入力したと
して、８ビ、トシフトレジスタ３並びに５にリセットを
かけ、８ビツトシフトレジスタ３並ひに５の内容をそれ
ぞれ”ｏｏｏｏｏｏｏｏ”にする。すなわち、通常パイ
ボーライに号はパルス間が”０”レベルの数に関係なく
相続くパルスの極性が父番になるように符号化するもの
であるため、バイポーラ符号則を監視して、該バイポー
ラ符号則が議ったとき、特殊パターンが入力したこと音
検出できる。したがって出力端子すからは、かかる％妹
パターンの信号を取り除いた２値信号が出力さｎること
になる。

しかしながら、かかる従来の復号回路では、多くのレジ
スタを８伎とするため、構成が大型化し、また製置コス
トが菌くつくという欠点があった。

また、特殊パターン検出回路で特殊パターンを検出して
から、シフトレジスタの内容をクリアするまでに、シフ
トレジスタを構成する論理回路によって遅延時間が生じ
るため、入力する信号の伝送速度が速い場合には、この
遅延時間が無視できず、実現が因島となる欠点を有して
いた。

（ｄ）　　発明の目的 本発明は、かかる従来の復号回路の欠点に鑑み、高速伝
送にも適し、かつ構成が小型で製造コストの安い復号回
路を提供することを目的とするものである。

（ｅ）　　発明の構成 本発明は、かかる目的を達成するために、バイポーラ信
号の連続するｎ＋１個の″０″レベルイｇ号を、バイポ
ーラ符号則が誤まるような、正または負パルスを含む（
ｉ号系列におきかえて最大゛０＃レベル連続数をｎ個に
制限して伝送されてくるフィルド争バイポーラ信号をバ
イポーラ信号に復号する彼号回路において、該フィルド
・バイポーラ信号を２値信号にｆ候する変換手段、該変
換手段の出力を＋［次シフトするシフトレジスタ、該フ
ィルド・バイポーラ信号を監視し、該フィルド１１バイ
ポーラ信号がバイポーラ符号則を誤った時、該シフトレ
ジスタの内容をリセットするリセット手段を具備するこ
とを特徴とするものである。

（ｆ）　　発明の実施例 以下、本発明の復号回路の一実施例を図に沿って詳細に
説明する。尚、ここにおいてもＢ８ＺＳ符号形式を例に
とって説明する。

第３図は、本発明の復号回路の一構成例を示す図である
。図において、７は正パルス検出回路、８は負パルス検
出回路、９は加算回路、１０は違反パルス検出回路、１
１は８ビツト７フトレジスタ、１２は４ビツト遅延回路
、１３は論理積ゲートである。

第４図は、第３図の動作説明図であり、同図（ａ）乃至
（ｈ）はそ扛それ、第３図の（ａ）乃至（ｈ）点の波形
に対応する。

今、入力端子ａよシ第４図（ａ）に下す如きフィルド・
バイボーライｇ号が入力すると、正パルス検出回路７で
は、該フィルド・バイポーラ信号中の１＋１＃レベルの
パルスを検出したとき、第４図（ｂ）に示す如く“＋１
ｎレベルのパルスを送出し、また負パルス検出回路８で
は、該フィルド・バイポーラ信号中の−１”レベルのパ
ルス検出したとき、第４図（Ｃ）に示す如＜”−１”レ
ベルのパルスを送出する。

かかる正パルス検出回路７の出力並びに負パルス検出回
路８の出力は　加算回路９並びに違反パルス検出回路１
０に入力される。加算回路９では、第４図（ｂ）に示す
正パルス検出回路７の出力と、第４図（Ｃ）に示す負パ
ルス検出回路８の出力との論理和をとり、第４図（ｄ）
に示すパルスとして、８ビツトシフトレジスタ１１に出
力する。

８ビツトシフトレジスタ１１では、第４図（ｄ）に示す
加算回路９の出力を所定のクロックにしたがって順次シ
フトしていく。今、違反パルス検出口路ｌＯにて、違反
パルスが検出されると、違反パルス検出回路１０から第
４図（ｅ）に示す如き、違反パルス検出パルスが出力さ
れ、論理積ゲート１３並びに、４ビツト遅延回路１２に
入力される。尚、ここにおいて、違反パルス検出回路工
０では、正パルス検出回路７の出力と負パルス検出回路
８の出力を見ておシ、正パルス検出回路７の出力あるい
は、負パルス検出回路８の出力の一方から、２−個連続
して“１”レベルのパルス（例えば第４図に示す■、■
並びに■、■）が入力したとき、違反パルスが入力した
ものとして違反パルス検出パルスを出力する。すなわち
、バイポーラ符号則は、相続くパルスの極性が交番にな
るようにするため、入力端子ａよシ入力する信号がバイ
ポーラ信号であれば、正パルス検出回路７の出方、負パ
ルス検出回路８の出力は交互に”　１　″レベルとなる
。よって、入力端子ａより入力する信号が、第１図（Ｃ
）又は第１図（ｄ）に示すパターンの場合には、正パル
ス検出回路７または、負パルス検出回路８がら２個連続
して゛１″レベルのパルスが出方されるので、違反パル
ス検出回路１０では、違反パルスを検出することができ
る。

４ビツト遅延回路１２では、入力するパルスを４ピ、ト
遅延させ、論理積ゲー）１３に第４図（ｆ）に示すパル
スとして、出方する。論理績ゲート１３では、俯４図（
ｅ）に示す違反パルス検出回路１ｏの出力と、第４図（
ｆ）　Ｋ示す４ビツト遅延回路１２の出力との論理積を
とっ千、第４図（１）に示す如きパルスを出力する。す
なわち、８ビツトシフトレジスタ１１ノ内容が”４００
１１００１　”　ニナッタ時、論理積ゲート１３の出力
が“１″レベルとなる。よって、この時点で、８ビツト
シフトレジスタ１１に論理積ゲート１３から゛１″レベ
ルのパルスが出力されるので、８ビツトシフトレジスタ
１１の内容はリセットされ、出力端子すから第４図（ｈ
）に示すパルスが得られる。すなわち、入力端子ａから
入力するフィルド・バイポーラ信号から、特殊パターン
を取り除いて２値４ｇ号に変換した信号が得られる。

次に、本発明の復号回路の他の実施例を第５図を用いて
説明する。

第５図は、本発明の復号回路の他の構成例を示す図であ
る。図において、第３図と同一機能を有し、同一番号を
付したものについては同一の回路を示し、１４は４ビツ
トシフトレジスタである。

今、入力端子ａより第４図（ａ）に示す如きフィルド・
バイポーラ信号が入力すると、正パルス検出回路７では
、該フィルドバイポーラ信号中の゛′＋１＃レベルのパ
ルスを検出したとき、第４図（ｂ）に示す如＜”＋ｉ”
レベルのパルスを送出し、また負パルス検出回路８では
、該フィルドバイポーラ信号中の゛′−１＃レベルのパ
ルス検出したとき、第４図（Ｃ＞に示す如く”−１＃レ
ベルのパルスを送出する。かかる正パルス検出回路７の
出力並びに負パルス検出回路８の出力は、加算回路９並
びに違反パルス検出回路１０に入力される。加算回路９
でｖｉ、第４図（ｂ）に示す正パルス検出回路７の出力
と、ムＳ４図（Ｃ）に示す負パルス検出回路８の出力と
の論理和をと、０，８４図（ｄ）に示すパルスとして、
４ビツトシフトレジスタ１４に出力する。

４ビツトシフトレジスタ１４では、第４凶（ｄ）に示す
加算回路９の出力を所定のクロッ〉にしたがって順次シ
フトしていく。今、違反パルス検出１１１回路１０にて
、違反パルスが検出てれると、違反パルス検出回路１υ
から第４図（ｅ）に示す如き、違反パルス検出パルスが
出力され、４ビツトシフトレジスタ１４に入力され、４
ビツトシフトレジスタ１４の内容はリセットされる。す
なわち、第４図のタイムチャートからも明らかな如く、
違反パルス検出回路１０では、入力端子ａから入力する
フィルド番バイポーラ信号の特殊パターンの４ビツト毎
に、違反パルスを検出して、違反パルス検出パルスを４
ビツトシフトレジスタ１４に出力するので、４ビツトシ
フトレジスタ１４の内容が、特殊パターンの４ビツト毎
に、リセットされることになる。したがって、４ビツト
、シフトレジスタ１４の出力は第４図（Ｉｌ）に小す如
く、フィルドバイポーラ（１号から特殊パターンを取り
除いて２１直信号に変換した信号となる。

尚、上記駁、明においては、Ｂ８ＺＳ符号形式を例にと
って説明したが、本発明の復号回路は、バイポーラ信号
中の連続するｎ’＋１個の＠υ″レベルを正または負パ
ルスを含む系列におきかえて最大連続数をｎ個に制限し
てフィルド・バイポーラ信号を伝送するシステムであれ
ば適用できること明らかである。ここで、フィルド・バ
イポーラ信号としては、例えば、ＨＤＢｎ、ＣＨＤＢｎ
（但ＬＡｎは１，２．・・・）の符号系列を用いた信号
をいうものである。

（２）発明の効果 以上、詳細に説明した如く、本発明の復号回路において
は、従来の復号回路のように、常にフィルド・バイポー
ラ信号の８ビツト’４に止ノ（ルス並びに負パルスを比
較する必νがないので、回路動作を高速にすることがで
き、高速伝送にも適用することができる。また、本発明
の復号回路では、シフトレジスタを１個用いるだけなの
で、溝底が小型で、製造コストも安くなる。

【図面の簡単な説明】

第１図はＢ８Ｚ’Ｓ符号形式の説明図、第２図は従来の
復号回路の一構成例を示す図、第３図は本発明の復号回
路の一構成例を示す図、第４図は第３図の動作説明図、
第５図は本発明の復号回路のに８は負パルス検出回路、
３．５並びに１１　ｉｊ、８ピツトシフトレジスタ、４
は詩法）（ターン換出回路、６並びに９は加算回路、１
０は違反パルス検出回路、１２は４ピット遅延回路、１
３は論理積ゲート、１４は４ビ、トシクトレジスタであ
る。 １１０／θｌ　Ｏθθ００θθＤＯ／　０１ｆｉ／　　
　図 才　　２　　図 ２３図 才４図 −３４’ｔ

Claims (1)

【特許請求の範囲】
1. バイポーラ信号の連続するｎ＋１個の′０”レベル信号
   を、バイポーラ附号則が誤まるような、正または負パル
   スを含む信号系列におきかえて最大”０″レベル連続数
   をｎ個に制限して伝送されてくるフィルド・バイポーラ
   信号をバイポーラ信号に復号する復号回路において、訳
   フィルド・バイポーラ信号を２値信号に変換する変換手
   段、該変換手段の出力を順次シフトするシフトレジスタ
   、該フィルド・バイポーラ信号を監視し、該フィルド・
   バイポーラ信号がバイポーラ符号則を誤った時、該シフ
   トレジスタの内容をリセットするリセット手段を具備す
   ることを特徴とする復号回路。