JPS5965473A - 半導体基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、同一構成の半導体装置が多数個規則的に形成
された半導体基板に関し、特に効率的に検査可能な半導
体基板に関する。

〔発明の技術的背景とその問題点〕

半導体装置のうち例えば固体イメージセンナのウェハ状
態でのテストの場合、高いＳ／Ｎ比のテスタが要求され
る。テスト項目は各端子の直流゛電圧特性と各端子に動
作状態と同じ直流阻止とパルス電圧を加えたときの画像
出力特性に大きく分けることかで５きる。この２つ、の
特性は第１図に示すテスタ１で従来測定していた。直流
電気特性測定装置２と画像出力特性測定装置３とコンピ
ュータ４により、これら２つの特性が測定されるが、ど
ちらの特性を測定するかはリレ一群５により信号線を切
換えておこなう。直流電気特性を測定するときは、リレ
一群５を第１図のように設定して、直流電気特性測定装
置２によりおこなう。画像出力特性を測定するときは、
リレ一群を、ｊψに設定して、画像出力特性測定装置３
により測定する。そして半導体基板なプローバにより順
次選択し、各固体イメージセンサ６をテストする。

このような従来のテスタにおいては、リレ一群による雑
音が避けられないため、高いＳ／Ｎ比の測定がおこなえ
ない。このため良品を岨って不良判定しないように甘い
判定基準により選別することにより、不良品を良品判定
される場合が増大−Ｊ−λという問題があった。

したがってｉ幡８／Ｎ比の測定を保障するため、リレ一
群をなくして、２つの特性を測定する別々の独立した２
つのテスタによりテストすることが考えられる。しかし
ながら２台のテスタでテストするため、半導体基板上の
各固体イメージセンサの良／不曳状態のデータ交換しな
ければならず、各テスタでの固体イメージセンサのテス
ト順序を同じにする必要がある。またテストする半導体
基板のテス）　ＩＩｍ序をまちがえないように十分注意
しなげればならず、能率的なテスト作−楢ができない。

〔発明の目的〕

本発明は、上記目的を考慮してなされたもので、高Ｓ／
Ｎ比の測定によるテストを効率的におこなうことのでき
る半導体基板を提供することを目的とする。

〔発明の概要〕

この目的を達成するために、本発明による半導体基板は
、各半導体基板に対する各検査手段に基づいた各半導体
装置の良／不良状態を書込む記憶回路を、そ→１ぞれの
半導体装置に対して設けたことを特徴とする。

〔発明の実施例〕

本発明を図示の実施例に基づいて詳しく説明する。本発
明の一実施例によれば、第２図に示すように半導体基板
上の各固体イメージセンサ２１に対してそれぞれ記憶回
路２２を設けて１つのチップ２０を構成するようにする
。この記憶回路２２は例えば第３図に示すように測定用
端子３１　、３２間に金妨配線３３を介して抵抗体３５
が設けられており、大電流を流して抵抗体間を焼き切り
固体イメージセンサ２１の良／不良状態を書込むことが
できる。

この半導体基板をテストするには次のようにす。

る。まず第４図に示すテスタ１２により直流電気特性を
測定する。直流電気特性装置１３による測定結果が不良
であるとコンピュータ１４が判断すると、書込回路１５
により大電流を記憶回路２２に流してそのテスト結果を
書込む。同様なテストを半導体基板上の各固体イメージ
センサ２１について−Ｍこなう。

次に第５図に示すテスタｎにより画像出力特性を測定す
る。まず読取回路部により記憶回路ｎを読取り、すでに
抵抗体あが切れている場合はこのテスタでの測定をおこ
なわずに不良マークをチップ上につける。抵抗体３５が
焼切れていなげれば、画像出力信号測定装置Ｕにより測
定し、その測定結果が不良であるとコンピュータが判断
してはじめて不良マークをチップ上につける。

このように本実施例によれば、それぞれ独立したテスタ
で高Ｓ／Ｎ比のテストがおこなえ、かつこれらテスタ間
で良／′不良データのデータ交換もおこなう必要がな（
誤テストする心配もない。

先の実施例の記憶回路の書込み方法の他にレーザビーム
により抵抗体間を溶断してもよい。また抵抗体を非常に
高い抵抗値に設定し゛〔初期状態では非導通としておき
、レーザビームを照射して抵抗体の周辺から不純物を熱
拡散して導通状態とするものでもよい。ただしこのとき
は良／不良状態の記憶内容は逆になる。

また第６図に示すように、記憶回路２２を２つのダイオ
ード３４により構成し、大電流を流してこのダイオード
３４の逆方向特性を導通状態とするようなものでもよい
。

また第７図に示すように、記憶回路を２ビツトで構成し
てもよい。これはこの記憶回路自体に製造欠陥を生じた
場合でも十分機能するようにしたものである。例えばこ
れら２ビツトとも焼７Ｊれている場合にはじめて不良と
判断し、　・方のビットが非導通であっても他方のビッ
トが導通ならば良状態であ□るとする。さらに安全を保
障すべく３ビツト以上で構成してもよい。

また何回もテストすることを考えて、第８図に示すよう
に測定用端子３１　、３２を複数個設けてよい。

これにより確実な測定が可能である。なお、固体イメー
ジセンサの測定用端子も同様に複数個設ければ、測定精
度がよりよくなる。

なお、先の実施例ではテスト回路は２回としたが２回以
上何回テストをおこなう場合にももちろん適用でき、よ
り効果的である。

更に、先の実施例では固体イメージセンサのテストにつ
いてであったが、固体イメージセンサ以外の他の半導体
装置にも適用でき為ことはいうまでもない。

〔発明の効果〕

以上の通り、本発明によれば、高Ｓ／Ｎ比の測定による
テストを何回もおこなう場合でも、十分な精度で間違い
なく能率よくすることができる。

【図面の簡単な説明】

第１図は従来の半導体基板に対するテスタを示すブロッ
ク図、 第２図は本発明の一実施例による半導体基板の単位チッ
プを示す平面図、 第３図は同半導体基板の単位チップの記憶回路の一具体
例を示す平面図、 第４図、第５図はそれぞれ同半導体基板に対するテスタ
な示すブロック図、 第６図２Ｍ７図、第８図はそれぞれ同半導体基板の単位
チップの記憶回路の他の具体例を示す平面図である。 １．１２．２３・・・テスタ、２，１３・・・直流電気
特性測定装置、３，２４・・・画像出力特性測定装置、
４゜１４　、２５・・・コンピュータ、５・・・リレ一
群、６・・固体イメージセンサ、Ｉ５・・書込回路、Δ
）・・・単位チップ、２】・・・固体イメージセンサ、
２２・・・記憶回路、が・・・読取回路、３１　、３２
・・・測定用端子、３３山金属配線、３４・・・ダイオ
ード、３５・・・抵抗体。

Claims (1)

1. 【特許請求の範囲】 同一４１４成の半導体装置が多数個規則的に形成された
   半導体基板において、 各半導体装置に対する各検査結果に基づいた各半導体装
   置の良／不良状態を書込む記憶回路を、それぞれの半導
   体装置に対して設けたことを特徴とする半導体基板。