JPS596437B2 - 変位変換器 - Google Patents

Description

【発明の詳細な説明】 本発明は、静電容量、インダクタンスの変化を利用して
機械的変位量を電気信号に変換する変位変換器に関する
ものである。

従来この種の装置に、静電容量あるいはインダクタンス
に交流信号を与え、静電容量あるいはインダクタンスの
変化に基づく電流または電圧の変化から変位を検出する
ようにしたものがある。

しかしながら、このような従来装置にあつては、与える
交流信号の振幅や周波数の変動、更に周囲温度による影
響がそのまま誤差になる欠点がある。本発明は、これら
の欠点がなく、しかも出力信号をパルス幅信号あるいは
アナログ信号で得ることができるこの種の変位変換器を
実現しようとするものである。第１図は本発明の一実施
例を示すプロツク図である。

図において、０ＳＣ１は第１の発振器ΩＳＣ２は第２の
発振器で、いずれも同一回路で形成されている。これら
第１および第２の発振器０ＳＣ１，０ＳＣ２は、トラン
ジスタで構成した増幅器Ａｌ，Ａ２と、コンデンサまた
はインダクタンスを代表するリアクタンスＲｌｌ〜Ｒｌ
３，Ｒ２ｌ〜Ｒ２３で構成される共振回路Ｆとで成つて
おり、その発振周波数はリアクタンスＲｌｌ，Ｒ２ｌを
含む共振回路Ｆの回路定数で決まる。ここで、リアクタ
ンスＲｌｌには近接して機械的変位が与えられる物体（
図示せず）が配置され、また、リアクタンスＲ２ｌには
近接して前記変位物体と同一材料の固定物体（図示せず
）が配置されており、これらは変位検出部を構成してい
る。第２図〜第６図はこの変位検出部の例を示す構成図
である。

第２図は、固定電極３１，３２に近接して電極３３，３
４を配置させ、一方の電極３３が変位物体としての役目
をなしており、機械的変位に応じて矢印ａ方向に変位す
るようになつている。

各電極相互間３１と３３間および３２と３４間はそれぞ
れリアクタンス（静電容量）Ｒｌ，Ｒ２を構成しており
、電極３３がａ方向に変位すると電極相互間３１，３３
の距離が変化し、第１のリアクタンスＲ１が変化する。
第３図は、第２図のものにおいて、電極３３の変位方向
を矢印ａ方向としたもので、これによつて電極相互間３
１，３３の対向面積が変化し、第１のリアクタンスＲ，
が変化するものである。

第４図は、コイル３５，３６内に例えばコア棒３７，３
８を配置させ、一方のコア棒３７に機械的変位が与えら
れ矢印ａ方向に変位させることによつてコイル３５のリ
アクタンス（インダクタンス）Ｒ，を変化させるように
したものである。第５図はコ字形に構成したコア３７，
３８にコイル３５，３６を巻回するとともに、コア３７
，３８の磁極片に近接して鉄片３３，３４を配置させ、
一方の鉄片３３に機械的変位を与え、これを矢印ａ方向
に変位させることによつてコイル３５のリアクタンスを
変化させるようにしたものである。第６図はコイル３５
，３６に近接して導電性平板３３，３４を配置させ、一
方の平板３３に機械的変位を与え、これを矢印ａ方向に
変位させることによつてコイル３５のリアクタンスを変
化させるようにしたものである。

第１図に戻り、Ｓ１は第１の発振器０ＳＣ１の出力Ｆ，
と第２の発振器０ＳＣ２の出力Ｆ２とを交互に切換えて
取り出すための切換スイツチ、ＰＬＳは発振器０ＳＣの
出力端に接続されたパルス化回路、ＵＤＣはアツプダウ
ンカウンタである。

Ｓ２は切換スイツチで、パルス化回路ＰＬＳとアツプダ
ウンカウンタＵＤＣの間に設けられている。ＤＬＣはア
ツプダウンカウンタＵＤＣの出力を入力信号とするデイ
ジタル論理回路で、ここには予じめ上限の設定値ＵＳと
下限の設定値ＤＳとが設定されており、カウンタＵＤＣ
の内容がＵＳまたはＤＳに達したとき切換スイツチＳｌ
，Ｓ２および後述する切換スイツチＳ３を駆動する。Ｅ
は直流電源、Ｒｌ，ｒ２はこの直流電源Ｅに接続された
抵抗、Ｓ３はデイジタル論理回路ＤＬＣの出力によつて
駆動される切換スイツチで、これらはパルス幅信号発生
回路を構成している。ＬＰＦはスイツチＳ３から得られ
るパルス幅信号を平滑する低域淵波器である。このよう
に構成した装置の動作を次に説明する。

はじめに、切換スイツチＳ，，Ｓ２，Ｓ３が接点Ｕ側に
接続されているものとする（この状態をフエーズ１と呼
ぶ）。このフエーズ１では、第１の発振器０ＳＣ１の出
力周波数信号ｆ１がスイツチＳ１を介してパルス化回路
ＰＬＳに印力匡され、ここでパルス信号となり、これが
スイツチＳ２を介してアツプダウンカウンタＵＤＣのア
ツプ端子Ｕに印加され計数（加算）される。この結果、
アツプダウンカウンタＵＤＣの内容は、第７図イに示す
ように第１の発振器の出力周波数ｆ１、すなわち機械的
変位位置に対応した傾斜で増加する。デイジタル論理回
路ＤＬＣはアツプダウンカウンタＵＤＣの内容を入力と
しており、これが予じめ設定された上限の設定値ＵＳに
達すると、切換スイツチＳｌ，Ｓ２およびＳ３を接点Ｄ
側に接続させる（この状態をフエーズ２と呼ぶ）。この
フエーズ２では、第２の発振器０ＳＣ２の出力周波数信
号Ｆ，がスイツチＳ１、パルス化回路ＰＬＳおよびスイ
ツチＳ２を介してアツプダウンカウンタＵＤＣのダウン
端子Ｄに印加され計数（減算）される。この結果、アツ
プダウンカウンタＵＤＣの内容は、第７図口に示すよう
に今度は機械的変位位置とは無関係の一定な傾斜角で下
降する。そして、カウンタＵＤＣの内容が下限設定値Ｄ
Ｓになると、デイジタル論理回路ＤＬＣはこれを検出し
、切換スイツチＳｌ，Ｓ２およびＳ３を再び端子Ｕ側に
接続させ、フエーズ１の状態にする。以後フエーズ１、
フエーズ２が繰返され、論理回路ＤＬＣから第８図に示
すようにフエーズ１とフエーズ２とに対応したパルス幅
Ｔｌ，ｔ２を有するパルス幅信号を得ることができる。
ここでパルス幅ｔ１は第１の発振器０ＳＣ，の出力周波
数ｆ１、すなわち機械的変位位置に対応し、またパルス
幅Ｔ２は第２の発振器０ＳＣ２の出力周波数Ｆ２に対応
した一定値となる。したがつｔて、デユーテイレシオ，
，早，５が機械的変位に対応するパルス幅信号を切換ス
イツチＳ３を介して得ることができる。

また、このパルス幅信号を低域淵波回路ＬＰＦに印加さ
せることにより、この出力端から機械的変位に対応した
直流電圧を得ることができる。第９図は本発明の他の実
施例を示すプロツク図である。

この実施例では第１の発振器０ＳＣ１のリアクタンスＲ
ｌｌと第２の発振器０ＳＣ２のリアクタンスＲ２，とを
機械的変位に対応して互いに差動的に変化するように構
成したものである。第１０図〜第１４図はこの場合の変
位検出部の例を示す構成図である。第１０図および第１
１図のものは機械的変位が与えられる変位物体３０の両
側に固定電極３３，３４を配置させたもので、いずれも
変位物体３０と固定電極３３間および変位物体３０と固
定電極３４間で形成されるリアクタンス（静電容量）Ｒ
１およびＲ２が互いに機械的変位に対応して差動的に変
化する。第１２図〜第１４図は変位物体３０の両端また
は両側にコイル３５，３６を配置させたもので、変位物
体３０の変位に対応してそのリアクタンス（インダクタ
ンス）が差動的に変位する。このように第１の発振器０
ＳＣ，と第２の発振器０ＳＣ２の共振回路に接続された
リアクタンスＲｌｌとリアクタンスＲ２ｌの値を機械的
変位に対応して互いに差動的に変化するように構成する
と、）フエーズ１とフエーズ２との時に第１の発振器０
ＳＣ１から得られる発振周波数ｆ１と第２の発振器０Ｓ
Ｃ２から得られる発振周波数Ｆ２とが互いに機械的変位
に対応して差動的に変化することになる。

したがつて、論理回路ＤＬＣから得られるパルス幅Ｔｌ
，ｔ２が機械的変位に対応して差動的に変化し、変換感
度を向上させることができる。また、この実施例では、
論理回路ＤＬＣから得られるパルス幅信号（駆動信号）
と標準周波数発生器ＧＬからの標準周波数とを入力とし
両信号の位相を比較する位相周波数検出器ＰＦＤおよび
低域淵波回路ＬＰＦ２を設け、低域済波回路ＬＰＦ２の
出力信号によつて第１の発振器０ＳＣ１と第２の発振器
０ＳＣ２のリアクタンスＲｌ２，Ｒｌ３，Ｒ２２，Ｒ２
３の定数あるいは発振器０ＳＣ１，０ＳＣ２の電源（図
示せず）を調整するようにしたもので、論理回路ＤＬＣ
から得られるパルス幅信号の周期Ｔ，＋Ｔ２を常に標準
周波数信号の周期に一致した一定値に維持するようにし
ている。このように周期ｔ１＋Ｔ２を一定値に維持する
ことによつて、パルス幅ｔ１およびまたはＴ２は正確に
変位に対応したものとなる。第１５図〜第１７図は本発
明装置に使用可能な発振器０ＳＣの具体的回路図である
。

各図において第１図あるいは第９図に示した発振器０Ｓ
Ｃの各素子に対応する素子は同一符号を付してある。第
１５図のものはコルピツツ形発振回路で、誘導性リアク
タンスＲｌ，，Ｒ２ｌが変位に対応して変化する。第１
６図のものはハートレ形発振回路で、容量性リアクタン
スＲｌ，，Ｒ２，が変位に対応して変化する。

第１７図のものはクラツプ形発振回路で、第１５図回路
と同様に誘導性リアクタンスＲｌｌ，Ｒ２，が変位に対
応して変化する。

これらの発振回路は、変位検出部の構成、その他により
適宜選択して使用される。

以上説明したように、本発明に係る装置は、発振器を２
組用意するとともに、各発振器の共振回路に接続された
リアクタンスのいずれか一方または双方を機械的変位に
対応して変化させ、各発振器から得られる２種の周波数
信号をアツプダウンカウンタおよび論理回路を利用して
変位に対応するパルス幅信号に変換するもので、次に列
挙するような特長を有する。

（１）発振器の周囲温度の変化、発振器の電源電圧変動
等による影響は、第１の発振器と第２の発振器とを同一
電源に接続するとともに同一温度にさせることによつて
、フエーズ１とフエーズ２とで同じように誤差をもたら
すこととなるが、アツプダウンカウンタで計数すること
によりこれらが相殺されるので、出力信号にはこれらの
誤差が表われない。

したがつて、周囲温度や電源電圧の変動等による変換誤
差を除去することができる。（４）機械的変位に対応し
た信号をパルス幅信号として得ることができる。

また、必要あらば低域済波回路を介して直流信号として
も得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すプロツク図、第２図〜
第６図は第１図装置に使用される変位検出部の構成図、
第７図および第８図は第１図装置の動作を説明するため
の波形図、第９図は本発明の他の実施例を示すプロツク
図、第１０図〜第１４図は第９図装置に使用される変位
検出部の構成図、第１５図〜第１７図は本発明装置に使
用可能な発振器の具体的回路図である。 ０ＳＣ１・・・・・・第１の発振器、０ＳＣ２・・・・
・・第２の発振器、Ａｌ，Ａ２・・・・・・増幅器、Ｆ
ｌ，Ｆ２・・・・・・共振回路）Ｒｌｌ倉Ｒｌ２９Ｒｌ
３？Ｒ２ｌＦＲ２２９Ｒ２３゜゜゜゜Ｏ゜リアクタンス
、ＰＬＳ・・・・・・パルス化回路、ＵＤＣ・・・アツ
プダウンカウンタ、ＤＬＣ・・・・・・論理回路、Ｓ１
〜Ｓ３・・・・・・切換スイツチ、ＬＰＦ，ＬＰＦｌ，
ＬＰＦ２・・・・・・低域済波回路、ＣＬ・・・・・・
標準周波数発生器、ＰＦＤ・・・・・・位相周波数検出
器。

Claims (1)

1. 【特許請求の範囲】 １ 共振回路を有し同一環境に配置されかつ同一電源に
   接続された第１および第２の発振器、前記第１の発振器
   の出力端子を第１端子に断、接し、対応して前記第２の
   発振器の出力端子を第２端子に接断する切換スイッチ、
   この切換スイッチの第１端子に加算入力端子が接続され
   第２端子に減算入力端子が接続されたアツプダウンカウ
   ンタ、このアップダウンカウンタの出力端子に接続され
   その計数値が予じめ設定した上限の一定値に達したとき
   前記第１の発振器側を断に第２の発振器側を接にし、下
   限の一定値に達したとき前記第１の発振器側を接に第２
   の発振器側を断にするように前記切換スイッチを切換え
   る論理回路を具備し、前記第１の発振器の共振回路を構
   成するリアクタンスと前記第２の発振器の共振回路を構
   成するリアクタンスはそのいずれか一方のみが機械的変
   位に対応して変化するか、または双方が機械的変位に対
   応して差動的に変化するものであり、前記論理回路出力
   端子から前記機械的変位に対応したパルス幅信号を得る
   ようにした変位変換器。 ２ 第１の発振器および第２の発振器として、コルピツ
   ツ形発振器、ハートレ形発振器、クラツプ形発振器のい
   ずれかを用いた特許請求の範囲第１項記載の変位変換器
   。 ３ 機械的変位に対応して差動的に変化する第１、第２
   のリアクタンス、この第１のリアクタンスを共振素子と
   する共振回路を有する第１の発振器、前記第２のリアク
   タンスを共振素子とする共振回路を有し前記第１の発振
   器と同一環境に配置されかつ同一電源に接続された第２
   の発振器、前記第１の発振器の出力端子を第１端子に断
   、接し、対応して前記第２の発振器の出力端子を第２端
   子に接、断する切換スイッチ、この切換スイッチの第１
   端子に加算入力端子が接続され第２端子に減算入力端子
   が接続されたアップダウンカウンタ、このアップダウン
   カウンタの出力端子に接続されその計数値があらかじめ
   設定した上限の一定値に達したとき前記第１の発振器側
   を断に第２の発振器側を接にし、下限の一定値に達した
   とき前記第１の発振器側を接に第２の発振器側を断にす
   るように前記切換スイッチを切換える論理回路、この論
   理回路からのパルス幅信号と標準周波数信号とを入力と
   しパルス幅信号の周期が標準周波数信号の周期と一致す
   るように前記第１および第２の発振器の共振回路を構成
   する他の共振素子の値を制御する制御手段を具備し、前
   記論理回路の出力端子から周期が一定でかつ前記機械的
   変位に対応したパルス幅比のパルス幅信号を得るように
   した変位変換器。