JPS5960490A - イメ−ジデ−タ回転方式 - Google Patents
イメ−ジデ−タ回転方式Info
- Publication number
- JPS5960490A JPS5960490A JP17121082A JP17121082A JPS5960490A JP S5960490 A JPS5960490 A JP S5960490A JP 17121082 A JP17121082 A JP 17121082A JP 17121082 A JP17121082 A JP 17121082A JP S5960490 A JPS5960490 A JP S5960490A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- data
- address
- terminal
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明はイメージデータを９０°、１８０°、２７０゜
（又は−９０°）回転させ、イメージデータの加工、編
集を容易とするイメージデータの回転方式に関する。
（又は−９０°）回転させ、イメージデータの加工、編
集を容易とするイメージデータの回転方式に関する。
（ｂ） 従来技術と問題点
最近オフィスオートメ−シロンの発展に伴い扱うデータ
も文字、数値から音声、イメージへと広範囲なものとな
って来ている。一般にイメージデータとは言１算機内で
メそす上に展開したグラフ、文字パターン、ファクシミ
リ等のスキャナで読み込んだデータ、テレビカメラ等よ
り入力されたビデオ信号がある。ここではスキャナが読
み込んだディジタル化さｉまたイメージデータを扱う。
も文字、数値から音声、イメージへと広範囲なものとな
って来ている。一般にイメージデータとは言１算機内で
メそす上に展開したグラフ、文字パターン、ファクシミ
リ等のスキャナで読み込んだデータ、テレビカメラ等よ
り入力されたビデオ信号がある。ここではスキャナが読
み込んだディジタル化さｉまたイメージデータを扱う。
イメージデータを加工、編集する場合、スキャナから読
み込んだデータの向きを回転する必要が生ずることがあ
る０例えば横長の地図をファクシミリで入力する様な場
合、紙幅によっては縦にして入力しなけれはならないこ
とがあるＯしかし誼地図を加工しｗ６集や表示をする際
には元の向き、即ち横長のイメージデータとして処理す
る必要がある。回転角度としてはθ°、９０°、１８０
°、２７０゜（−９０°）のみで良い。
み込んだデータの向きを回転する必要が生ずることがあ
る０例えば横長の地図をファクシミリで入力する様な場
合、紙幅によっては縦にして入力しなけれはならないこ
とがあるＯしかし誼地図を加工しｗ６集や表示をする際
には元の向き、即ち横長のイメージデータとして処理す
る必要がある。回転角度としてはθ°、９０°、１８０
°、２７０゜（−９０°）のみで良い。
従来のイメージデータの回転方式は第１図に示す矢印の
如くメモリ上に展開されたイメージデータの各ビットの
回転後の位置を求め１ビツトずつ転送している。従って
１ビツトごとにアドレスを計算しなければならず、又転
送単位が１ビツトであるために並列処理を基本とする創
Ｂｔｉで処理すると大変な処理部間と蚊雑なプログ２ム
を必要とする欠点がある。
如くメモリ上に展開されたイメージデータの各ビットの
回転後の位置を求め１ビツトずつ転送している。従って
１ビツトごとにアドレスを計算しなければならず、又転
送単位が１ビツトであるために並列処理を基本とする創
Ｂｔｉで処理すると大変な処理部間と蚊雑なプログ２ム
を必要とする欠点がある。
（ｅ） 発明の目的
本発明の目的社上記の如き欠点を除くためイメージデー
タを任意のｎＸｎビットのＪｌを素に分割し、該小要素
ヲマトリックス状に配置したレジスタよｐ成るメモリに
記憶させ、該メモリの出力を９０°の整数倍回転させ、
その出力ｔ−７ドレス変換して読出すことによシイメー
ジデータの回転を行ないハード化を容易とし、並列処理
を可能として高速処理し得るイメージデータ回転方式を
提供することにある〇 （ｄ） 発明の構成 本発明の構成はイメージデータｔ−９０°の整数倍回転
させるイメージデータ回転方式に於て、ｎＸｎドツトの
マトリックス状に構成された複数の記憶手段と、該記憶
手段の出力を９０°の整数倍回転させる複数の手段と、
該回転手段の出力の脱出しアドレスを変換するアドレス
製換手段とを設り、イメージデータをｎＸｎドツトの小
教素に分割し、該合手要素を夫々前記複数の８ｉ２ ｆ
、ａヨ・段に格納した後、目的とする方向に９０°の整
数倍回転処理させ、アドレス変換して読出すことにより
イメージデータを目的の方向に９０°の整数倍回転させ
るようにしたものでおるＣ （ｅ） 発明の実施例 第２図は本発明の動作概９を示す。イメージデータ１は
Ａ１〜Ａ５．Ｂｌ〜Ｂ５＝Ｃｌ−０５の小黴累に分割さ
れ、該小要素はｎＸｎドツトのビットマトリックスで構
成される０該小要素を例えは時計方向に２７０°回転さ
せ、２に示す如く各小要素ごとに回転した仮想イメージ
データのアドレスを変換して読出し、３に示す如く配置
することでイメージデータ１を時計方向に２７０°回転
させ、横長のイメージデータを縦長のイメージデータと
して出力する。イメージデータ１をｎＸｎドツトの小袈
−素に分割した場合、該、Ｊ要素の整数倍でない時は不
足領域に０を詰めて？ＩＯ移を広くし処理をすれば良い
０ 第３心は本発男の一実施例を示すｎＸｎドツトの小要素
を回転させる回路のブロック図である。
タを任意のｎＸｎビットのＪｌを素に分割し、該小要素
ヲマトリックス状に配置したレジスタよｐ成るメモリに
記憶させ、該メモリの出力を９０°の整数倍回転させ、
その出力ｔ−７ドレス変換して読出すことによシイメー
ジデータの回転を行ないハード化を容易とし、並列処理
を可能として高速処理し得るイメージデータ回転方式を
提供することにある〇 （ｄ） 発明の構成 本発明の構成はイメージデータｔ−９０°の整数倍回転
させるイメージデータ回転方式に於て、ｎＸｎドツトの
マトリックス状に構成された複数の記憶手段と、該記憶
手段の出力を９０°の整数倍回転させる複数の手段と、
該回転手段の出力の脱出しアドレスを変換するアドレス
製換手段とを設り、イメージデータをｎＸｎドツトの小
教素に分割し、該合手要素を夫々前記複数の８ｉ２ ｆ
、ａヨ・段に格納した後、目的とする方向に９０°の整
数倍回転処理させ、アドレス変換して読出すことにより
イメージデータを目的の方向に９０°の整数倍回転させ
るようにしたものでおるＣ （ｅ） 発明の実施例 第２図は本発明の動作概９を示す。イメージデータ１は
Ａ１〜Ａ５．Ｂｌ〜Ｂ５＝Ｃｌ−０５の小黴累に分割さ
れ、該小要素はｎＸｎドツトのビットマトリックスで構
成される０該小要素を例えは時計方向に２７０°回転さ
せ、２に示す如く各小要素ごとに回転した仮想イメージ
データのアドレスを変換して読出し、３に示す如く配置
することでイメージデータ１を時計方向に２７０°回転
させ、横長のイメージデータを縦長のイメージデータと
して出力する。イメージデータ１をｎＸｎドツトの小袈
−素に分割した場合、該、Ｊ要素の整数倍でない時は不
足領域に０を詰めて？ＩＯ移を広くし処理をすれば良い
０ 第３心は本発男の一実施例を示すｎＸｎドツトの小要素
を回転させる回路のブロック図である。
本実施例はｎ ＝ ４の場合を示す。ｎ＝４のためアド
レスは２ピツトあれば良く端子ＭＡＯ，ＷＡＩには誉込
みアドレスが入る。又端子ＷＧには書込みゲート信号が
入ｐＳ端子ＷＣＬＫにはクロシンが入る。デコート４に
入ったアドレスはデコードされレジスタ５〜２０に送出
される。端子ＤＯ，ＤＩ、Ｄ２゜Ｄ３よシ曹込みデータ
が入り、デコードされた前記書込みアドレスによシ、幼
子ＤＯより入った４ビツトのデータはレジスタｓ、６．
７．８に端子Ｄ１より入った４ビツトのデータはレジス
タ９，１０゜１１．１２に、端子Ｄ２よシ入った４ビツ
トのデータ扛レジスタ１３，１４，１５．１６に、端子
Ｄ３よシ入りた４ビツトのデータはレジスタ１７．１８
．１９゜２０に夫々記録される。
レスは２ピツトあれば良く端子ＭＡＯ，ＷＡＩには誉込
みアドレスが入る。又端子ＷＧには書込みゲート信号が
入ｐＳ端子ＷＣＬＫにはクロシンが入る。デコート４に
入ったアドレスはデコードされレジスタ５〜２０に送出
される。端子ＤＯ，ＤＩ、Ｄ２゜Ｄ３よシ曹込みデータ
が入り、デコードされた前記書込みアドレスによシ、幼
子ＤＯより入った４ビツトのデータはレジスタｓ、６．
７．８に端子Ｄ１より入った４ビツトのデータはレジス
タ９，１０゜１１．１２に、端子Ｄ２よシ入った４ビツ
トのデータ扛レジスタ１３，１４，１５．１６に、端子
Ｄ３よシ入りた４ビツトのデータはレジスタ１７．１８
．１９゜２０に夫々記録される。
端子ＲＡＯ，ＲＡＩには読出しアドレスが入りマルチプ
レクサ２１．２２，２３．２４に入る。端子■和。
レクサ２１．２２，２３．２４に入る。端子■和。
ＭＤＩには回転モード指示信号が入りマルチプレクサ２
１．２２，２３．２４に入る。端子ＲＧは抗出しゲート
信号が入シマルチグレクザ２１，２２，２３゜２４の肌
出し時ゲート・を制卸する。回転を必云としない時回転
モード指示信号はＮえば００が入シ、レジスタ５のデー
タがマルチプレクサ２１により端子ＤＯ′に送出され、
レジスタ６のデータはマルチプレクサ２２により端子り
工′に、レジスタ７のデータはマルチプレクサ２３によ
り端子Ｄ２’に、レジスタ８のデータはマルチプレクサ
２４により端一７Ｄ３′へと脱出される。次はレジスタ
９，１０゜１１．１２のデータが上記同様にＤｏ’ 、
ＤＩ’ 、Ｄ２’ 。
１．２２，２３．２４に入る。端子ＲＧは抗出しゲート
信号が入シマルチグレクザ２１，２２，２３゜２４の肌
出し時ゲート・を制卸する。回転を必云としない時回転
モード指示信号はＮえば００が入シ、レジスタ５のデー
タがマルチプレクサ２１により端子ＤＯ′に送出され、
レジスタ６のデータはマルチプレクサ２２により端子り
工′に、レジスタ７のデータはマルチプレクサ２３によ
り端子Ｄ２’に、レジスタ８のデータはマルチプレクサ
２４により端一７Ｄ３′へと脱出される。次はレジスタ
９，１０゜１１．１２のデータが上記同様にＤｏ’ 、
ＤＩ’ 、Ｄ２’ 。
Ｄ３’に脱出される。レジスタ１３，１４，１５．１６
のデータも、レジスタ１７，１８，１９，２０のデータ
も同様に順次読出されることで回転０°のデータが得ら
れる０ 次に時計方向に９０°回転する場合はレジスタ１７のデ
ータがマルチプレクサ２１により端子Ｄｏ′に、レジス
タ１３のデータがマルチプレクサ２２により端子ＤＩ’
に、レジスタ９のデータがマルチブレクザ２３により免
１子Ｄ２’に、レジスタフのデータはマルチプレクサ２
４によシ端子Ｄ３／Ｉｃ読出さ冶、次に上記同稜にして
レジスタ１８．１４ 、１０．６ のデータが夫々端子
Ｄｏ’ 、 ＤＩ’ 、 Ｄ２’ 、 Ｄ３’に［出さ
れる。ｉ［にしてレジスタ１’ｔ１５１１１．７のデー
タ、レジスタ２０，１６，１２，８のデータが読出され
ることで得られる。。
のデータも、レジスタ１７，１８，１９，２０のデータ
も同様に順次読出されることで回転０°のデータが得ら
れる０ 次に時計方向に９０°回転する場合はレジスタ１７のデ
ータがマルチプレクサ２１により端子Ｄｏ′に、レジス
タ１３のデータがマルチプレクサ２２により端子ＤＩ’
に、レジスタ９のデータがマルチブレクザ２３により免
１子Ｄ２’に、レジスタフのデータはマルチプレクサ２
４によシ端子Ｄ３／Ｉｃ読出さ冶、次に上記同稜にして
レジスタ１８．１４ 、１０．６ のデータが夫々端子
Ｄｏ’ 、 ＤＩ’ 、 Ｄ２’ 、 Ｄ３’に［出さ
れる。ｉ［にしてレジスタ１’ｔ１５１１１．７のデー
タ、レジスタ２０，１６，１２，８のデータが読出され
ることで得られる。。
次ρ１１方向に１８０°回転する場合はレジスタ２０の
データがマルチプレクサ２１によシ端子ＤＯ′に、レジ
スタ１９のデータがマルチプレクサ２２により幼子ＤＩ
’に、レジスタ１８のデータがマルチプレクツ２３によ
）端子Ｄ２’に、レジスタ１７のデータがマルチプレク
サ２４によセ端子Ｄ３’に読出される。次に上記同様に
レジ・スタ１６，１５゜１４．１３のデータが夫々端子
ＤＯ’ 、 ＤＩ’ 、 Ｄ２’、Ｄ３’にＹｔ出され
る。同様にしてレジスタ１２，１１，１０゜９のデータ
、レジスタ８，７，６．５のデータが読出法に反時計方
向に９００回転する場合はレジスタ８のデータがマルチ
プレクサ２１にょシ端子ＤＯ’に、レジスタ１２のデー
タがマルチプレクサ２２によシ端子Ｄ１′に、レジスタ
１６のデータがマルチプレクサ２３により端子Ｄ２’に
、レジスタ２０のデータがマルチプレクサ２４によシ端
子Ｄ３′に読出される。次に上記同様にしてレジスタ７
．１１゜１５．１９のデータが読出される。同様にレジ
スタ６．１０，１４，１８、レジスタ５，９．１３．１
７のデータが読出されることで得られる。
データがマルチプレクサ２１によシ端子ＤＯ′に、レジ
スタ１９のデータがマルチプレクサ２２により幼子ＤＩ
’に、レジスタ１８のデータがマルチプレクツ２３によ
）端子Ｄ２’に、レジスタ１７のデータがマルチプレク
サ２４によセ端子Ｄ３’に読出される。次に上記同様に
レジ・スタ１６，１５゜１４．１３のデータが夫々端子
ＤＯ’ 、 ＤＩ’ 、 Ｄ２’、Ｄ３’にＹｔ出され
る。同様にしてレジスタ１２，１１，１０゜９のデータ
、レジスタ８，７，６．５のデータが読出法に反時計方
向に９００回転する場合はレジスタ８のデータがマルチ
プレクサ２１にょシ端子ＤＯ’に、レジスタ１２のデー
タがマルチプレクサ２２によシ端子Ｄ１′に、レジスタ
１６のデータがマルチプレクサ２３により端子Ｄ２’に
、レジスタ２０のデータがマルチプレクサ２４によシ端
子Ｄ３′に読出される。次に上記同様にしてレジスタ７
．１１゜１５．１９のデータが読出される。同様にレジ
スタ６．１０，１４，１８、レジスタ５，９．１３．１
７のデータが読出されることで得られる。
菖４図は第３図の回路で得られた小要素の回転データを
アドレス変換して配置し直す方式を説明するブロック図
である。書込みアドレス及び読出しアドレスは端子２８
より入や、書込みアドレスは選択回路２６によフそのま
＼第３図に示す回路群で構成されるマトリックス群２７
に入シ、小要素よシ胱出されたデータをマトリックス群
２７に記録する。該マトリックス群２７の容量はイメー
ジデータ分以上あることが必要であるｏＤ、出しアドレ
スはアドレス変換部２５で端子２９，３０より人る回転
モード指示信号により変換され、選択回路２６へ入る。
アドレス変換して配置し直す方式を説明するブロック図
である。書込みアドレス及び読出しアドレスは端子２８
より入や、書込みアドレスは選択回路２６によフそのま
＼第３図に示す回路群で構成されるマトリックス群２７
に入シ、小要素よシ胱出されたデータをマトリックス群
２７に記録する。該マトリックス群２７の容量はイメー
ジデータ分以上あることが必要であるｏＤ、出しアドレ
スはアドレス変換部２５で端子２９，３０より人る回転
モード指示信号により変換され、選択回路２６へ入る。
選択回路２６は端子３１よシ入る読出しストローブ信号
により該アドレス変換部２５から来た読出しアドレスを
マトリックス群２７へ送シ、名小要素を該読出しアドレ
スに従って読出ｔ、、ｆｆｐち第３図端子ＤＯ’ 、
ＤＩ’ 、 Ｄ２’ 、 Ｄ３’ ！−り送出される４
×４ビツトのデータを該読出しアドレスにより読出、シ
、イメージデータの所定位置に配置する。
により該アドレス変換部２５から来た読出しアドレスを
マトリックス群２７へ送シ、名小要素を該読出しアドレ
スに従って読出ｔ、、ｆｆｐち第３図端子ＤＯ’ 、
ＤＩ’ 、 Ｄ２’ 、 Ｄ３’ ！−り送出される４
×４ビツトのデータを該読出しアドレスにより読出、シ
、イメージデータの所定位置に配置する。
アドレス変換部２５は例えば４ビツト×６４ワードのＲ
ＯＭ等で構成され内部データは第６図に示す如き対応を
有し、回転モード指示信号によｐ第５図に示す如く各小
要素を転送先のメモリ上例アドレス変換して送出し得る
ようにするもので６− る。第５図は第３図の回路が
４Ｘ４のマ）ＩＪクツス群を構成している場合を示す。
ＯＭ等で構成され内部データは第６図に示す如き対応を
有し、回転モード指示信号によｐ第５図に示す如く各小
要素を転送先のメモリ上例アドレス変換して送出し得る
ようにするもので６− る。第５図は第３図の回路が
４Ｘ４のマ）ＩＪクツス群を構成している場合を示す。
３２ｉｔ、回転モードがθ°の場合でａ−ｐの各小要素
が書込みアドレスと読出しアドレスが変換されず、その
ま＼イメージデータ上に配置された状態を示し、３３は
９０°時計方向に回転する場合、書込みアドレスと読出
しアドレスが各小要素で変換されａ−＋ｍ、ｂ→ｉ 、
ｃ−）ｅ 、 ｄ−＋ａ・・・・・・ｐ −＋ ｄの
如くなることを示す０３４は１８００時計方向に回転す
る場合のアドレス変換を示し、３５は２７００時計方向
に回転する場合のアドレス変換を示す。
が書込みアドレスと読出しアドレスが変換されず、その
ま＼イメージデータ上に配置された状態を示し、３３は
９０°時計方向に回転する場合、書込みアドレスと読出
しアドレスが各小要素で変換されａ−＋ｍ、ｂ→ｉ 、
ｃ−）ｅ 、 ｄ−＋ａ・・・・・・ｐ −＋ ｄの
如くなることを示す０３４は１８００時計方向に回転す
る場合のアドレス変換を示し、３５は２７００時計方向
に回転する場合のアドレス変換を示す。
第６図はｍ５図の変換を対応穴としてまとめたものであ
る。
る。
第４図は４×４のマトリックス群で説明したが他の組合
せも容易に実現し得る。又ダイナミックにマトリックス
の数を震災したい場合はアドレス変換ｔ−ＲＡＭで構成
し、Ｋ更のＳ区内部データを更髪ｒする様にずれ祉良い
。
せも容易に実現し得る。又ダイナミックにマトリックス
の数を震災したい場合はアドレス変換ｔ−ＲＡＭで構成
し、Ｋ更のＳ区内部データを更髪ｒする様にずれ祉良い
。
（ｆ） 発明の詳細
な説明した如く本発明は従来の如くイメージデータをン
７トクエアで１ビツトずつアドレスを針具して転送して
いたものをハードウェアで構成したメそりとマルチプレ
クサによシあるビットの集合体である小要素で回転処理
し、メモリに該小要素の書込みアドレスと読出しアドレ
スを変換する対応表を記憶させて変換することによりイ
メージデータ全体を回転させるためハード化を容易とし
、並列処理を可能として処理時間を短縮すると共に複紺
なプログラムを不要として高速処理を可能とし、その効
果は大なるものがある。
７トクエアで１ビツトずつアドレスを針具して転送して
いたものをハードウェアで構成したメそりとマルチプレ
クサによシあるビットの集合体である小要素で回転処理
し、メモリに該小要素の書込みアドレスと読出しアドレ
スを変換する対応表を記憶させて変換することによりイ
メージデータ全体を回転させるためハード化を容易とし
、並列処理を可能として処理時間を短縮すると共に複紺
なプログラムを不要として高速処理を可能とし、その効
果は大なるものがある。
第１図は従来のイメージデータ回転方式を説明する図、
第２図は本発明の動作概要を説明する図、第３図は本発
明の一実施例を示すｎＸｎドツトの小要素を回転させる
回路のブロック図、第４図は第３図の回路で竹られた小
要素の回転データをアドレス変換して配置し直す方式の
説明図、第５図は各小要素のアドレス変換方法を説明す
る図、第６図はアドレス賀換部のアドレス対応を示す図
である。 ４はデコーダ、５，６，７，８，９．１０，１１，１２
，１３゜１４．１５．１６，１７，１８，１９，２０は
レジスタ、２１゜２２．２．３，２４はマルチブレフサ
、２５はアドレス変換部、２６は選択回路、２７はマト
リックス群である。
第２図は本発明の動作概要を説明する図、第３図は本発
明の一実施例を示すｎＸｎドツトの小要素を回転させる
回路のブロック図、第４図は第３図の回路で竹られた小
要素の回転データをアドレス変換して配置し直す方式の
説明図、第５図は各小要素のアドレス変換方法を説明す
る図、第６図はアドレス賀換部のアドレス対応を示す図
である。 ４はデコーダ、５，６，７，８，９．１０，１１，１２
，１３゜１４．１５．１６，１７，１８，１９，２０は
レジスタ、２１゜２２．２．３，２４はマルチブレフサ
、２５はアドレス変換部、２６は選択回路、２７はマト
リックス群である。
Claims (1)
- イメージブータラ９０°の整数倍回転させるイメージデ
ータ回転方式に於て、ｎＸｎド、トのマトリックス状に
構成された複数の記憶手段と、該記憶手段の出力を９０
’の整数倍回転させる複数の手段と、該回転手段の出力
の読出しアドレスを変換する□アドレス変換手段とを設
け、イメージデータをｎＸｎドツトの小要素に分刺し、
該合手要素を夫々前記複数の記憶手段に格納した後目的
とする方向に９０°の整数倍回転処理させ、アドレス変
換して読出すことによシイメージデータを目的の方向に
９０°の整数倍回転させることを特徴としたイメージデ
ータ回転方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17121082A JPS5960490A (ja) | 1982-09-30 | 1982-09-30 | イメ−ジデ−タ回転方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17121082A JPS5960490A (ja) | 1982-09-30 | 1982-09-30 | イメ−ジデ−タ回転方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5960490A true JPS5960490A (ja) | 1984-04-06 |
Family
ID=15919070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17121082A Pending JPS5960490A (ja) | 1982-09-30 | 1982-09-30 | イメ−ジデ−タ回転方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5960490A (ja) |
-
1982
- 1982-09-30 JP JP17121082A patent/JPS5960490A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5812147A (en) | Instruction methods for performing data formatting while moving data between memory and a vector register file | |
| US4434502A (en) | Memory system handling a plurality of bits as a unit to be processed | |
| US4907284A (en) | Image processing apparatus having function of enlargement and/or shrinkage of image | |
| US5461680A (en) | Method and apparatus for converting image data between bit-plane and multi-bit pixel data formats | |
| JPH023515B2 (ja) | ||
| US4916746A (en) | Image rotation circuit | |
| JPS5960490A (ja) | イメ−ジデ−タ回転方式 | |
| US6195463B1 (en) | Multiresolution image processing and storage on a single chip | |
| JPS5947394B2 (ja) | 可変長二次元シストレジスタ | |
| US20020093508A1 (en) | Orthogonal memory for digital imaging devices | |
| JPS61149989A (ja) | 半導体記憶装置 | |
| JPS59132479A (ja) | デ−タ処理回路 | |
| JP2651517B2 (ja) | 画像処理方式 | |
| JPS6067990A (ja) | 密度変換機能を有する画情報処理装置 | |
| JP2769384B2 (ja) | 演算制御ｉｃおよび情報処理装置 | |
| JP2824976B2 (ja) | ２次元配列データ回転装置 | |
| JP3185278B2 (ja) | 直交メモリ | |
| JPS6019258A (ja) | 記憶装置 | |
| JPH061449B2 (ja) | 画像編集用イメ−ジメモリ | |
| JPH10268854A (ja) | カーソルメモリ | |
| JPS62175879A (ja) | ２値画像相以変換画素デ−タ発生装置 | |
| JPS62216077A (ja) | アドレス発生器 | |
| JPS60254477A (ja) | メモリシステム | |
| JPS61262977A (ja) | 画像処理装置 | |
| JPS6340972A (ja) | メモリ制御方式 |