JPS595976A - 磁場センサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、磁場センサ、特に分割された２つの層を有す
る半導体層より構成されるトランジスタを備えた磁場セ
ンサに関する。

従来技術 米国特許第３７１４５５９号には（ドレインが分割され
た（　５ｐｌｉｔ　ｄｒａ団））ＭＯＳ）ランジスタか
らなる磁場センサが、また米国特許第３７１４５２３号
は「ドレインが分割され、捷たゲートが分割された」Ｍ
ＯＳトランジスタからなる磁場センサが、またＩＢＭの
研究報告［−Ｈ（ＭＪ　−Ｒｅｓ　、　Ｄｅｖｅｌｏｐ
　ｊ第２５巻Ｎ（Ｌ３（１９８１年５月）の［電子なだ
れ現象を起こす半導体装置を用いた磁気センサＪ　（Ａ
　、Ｗ　、　Ｖｉｎａｌ）には「コレクタが分割された
」バイポーラトランジスタよりなる磁場センサがそれぞ
れ開示されている。

」−述した米国特許等に記載された磁場センサの感度は
ある応用分野ではあまりにも低すぎるので、その場合に
はさらに後段に増幅器が必要となり、その結束そのオフ
セット電圧並びにそのノイズによる作用が磁場センサの
効果に加わってしまうという欠点がある。ｖｉｎａｌに
よって説明されている磁場センサは高い感度を有するが
、アバラフチェ効果（電子なだれ効果）領域においては
その動作が不安定となり、それによって熱い荷電担体カ
酸化物に注入されるという結果となる。

目的 従って本発明は増幅器を追加することなく感度がほぼＩ
ＯＶ／Ｔｅ５ｌａの領域にあり、標準ＭＯ８技術あるい
は標準バイポーラ技術を用いて作ることが可能な安定し
た磁場センサを提供することを目的とする。

実施例 以下図面に示す実施例に従い本発明の詳細な説明する。

なお各図において同じ符号のものは同一部分を示す。

第１図、第２図、第３図並びに第９図において左側が分
割層の第１の層部分であり、右側が第２の層部分である
。トランジスタのタイプが変わる場合には同時に電源の
極性を反転しなければならない。

第１図においで分割された「ドレイン」半導体層を備え
た磁場センサ１ａが概略図示されている。

この磁場センサは結晶表面に垂直に作用する測定すべき
磁場２の影響にさらされており、例えばＰ型のトランジ
スタ３と、Ｎ型のトランジスタ４から構成されている。

両トランジスタは従って逆の極性となっており、また各
トランジスタ３．４は例えばその「ドレイン」が２分割
されており、従ってこの実施例では分割される半導体層
は１つとなる。「リース」ならびは「バフル（ＢｕｌＪ
の半導体層は分割されない。これらは図面上分割して図
示されているが、それは通常のトランジスタ表示法を用
いるようにしたためである。これらの層は分割層として
なっているが、電気的に短絡されたものとして図面上図
示されている。

第１のトランジスタ３の「リース」ならびに「バルク」
半導体層は直流電源のプラスの極とまた第２のトランジ
スタ４の「リース」ならびに「バルク」層は負の極とそ
れぞれ接続されている。

トランジスタ３の第１のドレイン層はトランジスタ４の
第２のドレイン層と接続されており、磁場センサの２極
出力の一方の種出力５を構成する。

またトランジスタ３の第２のドレイン層はトランジスタ
４の第１のドレイン層と接続され、磁場センサ２極出力
の他方の種出力６を構成する。トランジスタ３のゲート
層は磁場センサの第１の単極人カフを構成し、またトラ
ンジスタ４のゲート層は第２の単極人力８を構する。

第２図にはコレクタが分割された半導体層からなる磁場
センサｉ　ｌ）が概略図示されている。この回路は第１
の回路に対応するが、「ドレイン」が分割された半導体
層からなるＭＯＳ　）ランジスタがコレクタが分割され
た半導体層からなるバイポーラトランジスタによって置
き換えられており、また「バルク」端子がなく、エミッ
タが「リース」を、また「ベース」が「ゲート１の役割
を果たすところが異なっている。

第３図には「ドレイン」が分割され、′＝１だ「ゲート
」が分割された半導体層からなる磁場センサ１Ｃが概略
図示されている。この回路は第１図の回路に対応するが
、４つの単極入力端子を有し、それぞれ各ゲート半導体
層に接続されているところが異なる。「ゲート」半導体
層のうちでトランジスタ４のゲートの第２層は第１の入
力端子９とまたトランジスタ３のゲートの第１層は第２
の入力端子１０と、またトランジスタ３のゲートの第２
層は第３の入力端子１１と、さらにトランジスタ４のゲ
ートの第１層は磁場センサ１ｃの第４の入力端子１２と
それぞれ接続される。

各トランジスタ３，４はよく知られているように磁場セ
ンサとして機能する。各トランジスタ３゜４を」二連し
たように接続することによって共通の磁場２により各ト
ランジスタに発生した電圧が加算されるので、磁場セン
サの感度が増大し、例えば２倍となる。さらに第１図、
第３図に示した回路はＣＭＯＳ技術を用いて製造するこ
とができる。第１〜第３図に示した回路は温度ならびに
電源の変動に対して安定しており、また各トランジスタ
のダイナミック負荷は大きなものとなる。

磁場センサの入力端子７．８ないし９．１０゜１１．１
２は第５図、第７図ないし第９図に図示した動作点調節
回路を用いて動作点の調節を行なう場合に用いられる。

入力電圧は両トランジスタが飽和領域にあり、高いダイ
ナミック負荷抵抗を有するとともに、磁場センサの出力
電圧が供給電圧の平均値、すなわちＣＭＯＳ素子の場合
（ＶＤＤ＋Ｖ８Ｓ）ｎ” ／２の直を取るように選ばれる。たぞしＶＤＤは「ドレ
イン」の供給電圧およびＶＳ８は「リース」の供給電圧
を示す。

第１図の回路を用いた場合動作点の調節は最も簡単には
短絡結合によりフィードバックさハたＣＭＯＳインバー
タ１４、すなわち第４図に図示りまた動作点調節回路１
３を用いて行なわれる。ＣＭＯＳインバータ１４はＰ型
のＭＯＳ　）ランジスタとＮ型のＭＯＳトランジスタを
有し、その互いに接続された両「ゲート」がＣＭＯＳイ
ンバータ１４の入力に、１だ互いに接続された「ドレイ
ン」がインバータの出力となる。１）型トランジスタの
「リース」と「バルク」の半導体層は正の極に、またＮ
型トランジスタのそれらはマイナスの極にそれぞれ接続
される。ＣＭＯＳインバータ１４のトランジスタの寸法
は磁場センサのトランジスタ層の寸法と同一があるいは
それに比例する寸法であるのが最も好ましい。フィード
バック抵抗を決めた場合の第４図に図示した動作はＩＭ
ｃＭｏｓハンドブック」（モトローラ社、アリシナ・フ
ェニックス）に記載されているように良く知られている
。

第５図には動作点調節回路と零電圧補正回路を備えた磁
場センサがブロック図として図示されている。両動作点
調節回路１３の出力はそれぞれ磁場２を検知する磁場セ
ンサ１ａの入力端子７，８にそれぞれ接続されている。

２極の磁場センサ出力５．６と並列に磁場センサ１ａの
零電圧Ｕｏ（オフセット電圧）を零に調節する電圧制ｒ
ｉ４器１５が接続されている。動作点調節回路１３と磁
場センサ１ａは共通の直流電源から給電されており、そ
のマイナス極は同様に電圧制御器１５の電源マイナス極
と接続されている。

磁場セ／す１ａが２極の出力を持っている場合には第６
図に図示した電圧制御器１５を用いることができる。電
圧制御器１５の２極の入力のそれぞれは電圧制御された
電源１６ａ　、　１６ｂの一方の入力端子と、また積分
器１７ａ　、　１７ｂを介して差動増幅器１８のマイナ
スないしプラスの入力端子と接続されている。・差動増
幅器１８の反転出力と非反転出力はそれぞれ安定化回路
１９ａないし１９ｂを介して電圧制御された電流源１６
ａないし１６ｂの制御入力端子に接続されている。電源
１６ａ　、　１６ｂの他方の極は共に電圧制御器１５の
マイナスの極に接続される。両種分器１７２　、１７ｂ
は例えばＲｃ素子で構成される。簡単な構成の場合には
差動増幅器１８並びに安定化回路１９ａ　、　１９１）
を省略することができる。簡単な電圧側＋１１１ｊ電源
１６ａ　、　１６ｂとして例えばＰ型の電界効果トラン
ジスタを用いることができる。

第６図に示した電圧制御器１５は測定すべき磁鴨２が交
流によって生じる磁場の時に零電圧Ｕ。

を相殺させるために用いられる。というのは交流磁場の
ときには　Ｓ″′：Ｉ−１・（Ｉ　ｔ　＝　Ｏが成立す
るからである。ただしＩ］は磁場でありｔは時間を示す
。

この場合磁場センサの出力信号（！＜　−Ｈ＋’［Ｊｏ
　）を積分すると零電圧ＵＯにのみ関係する値饗（ｋ　
−Ｈｄｔ＋Ｕｏ　ｄｔ　）＝　Ｓ”、、　ＵＯ−ｄｉが
得られる。積分器１７ａ、１７ｂの積分時間、例え用 ばＲＣ素子の時定数は交流磁場の同期よりがなり大きく
選ぶようにしなければならない。

測定すべき磁場２に直流成分がある場合にはこの成分は
ＴＪｏとなり同様に相殺される。これはノイズ磁場及び
拡散磁場が緩慢に変化し、直流的な動作となるので非常
に好ましいことである。また一方直流成分を測定しなけ
ればならない場合にはそれが抑圧されて１ツ１うので問
題となる場合がある。

第７図には動作点調節回路、零電圧補正回路並びに出力
電圧切り換え回路を備えた磁場センサが１既略図示され
ている。動作点調節回路１３によって磁場セ／す１ａの
第１の入カフが制御される。

磁場センサの２極の出力５，６は直接切り換え回路２２
の２極の信号入力端子２０．２１に導かれる。切り換え
回路の２極の出力２３．２４は磁場センサの出力端子を
形成し、これらの出力端子は電圧制間器１５と並列に接
続される。切り換え回路２２の制御人力２５は矩形波の
高周波クロック信号により制御され、一方切り換え回路
２２のフィードバック出力端子２６は磁場センサ１ａの
第２の入力端子８と接続されている。動作点調節回路１
３と切り換え回路２２は直接、また磁場センサ１ａは直
流電源２７を介して共通の直流電源から給電され、その
場合電源２７は直流電源の正の極と磁場センサ１ａの正
の電源端子間に接続される。電圧制御器１５のマイナス
極は直流電源のマイナス極と接続されている。

第８図には切り換え回路２２が図示されている。

一方の極性の信号入力２０はスイッチ２８を介［〜で信
号出力端子２３と、捷だ他方の極の信号人力２１はスイ
ッチ２９を介して信号出力２４とそれぞれ接続されてい
る。また信号入力２ｏはさらにスイッチ３０を介して、
捷だその信号人力２１はスイッチ３１を介して共通のフ
ィードバック出力２６と接続されている。制御入力２５
によってスイッチ２８と３１が直接制御され、またイン
バータ３２ａ１例えばモトローラ社のＭＣ１４０００を
介してスイッチ２９と３０が制御される。これら４つの
スイッチは例えばＰ型の電界効果トランジスタでの ある。その「バルク」半導体層は直流電源の負と極と接
続され、また同様にその電源によってインバータ３２ａ
が給電される。

各スイッチは良く知られているようにモトローラ社のＭ
Ｃ１，４０１６の「トランスミッションゲート」で構成
してもよい。

スイッチ２８．３０は一緒になって第１の切り換えスイ
ッチ２８．３０を構成し、第１の極の信号入力２０を交
互に第１の極の信号出力２３とフィードバック出力２６
に接続させる。同様にスイッチ２９．３１は第２の切り
換えスイッチ２９゜３１を構成し、第２の極の信号人力
２１を交互に第２の極の信号出力２４とフィードバック
出力２６に接続させる。両切り換えスイッチは制御入力
端子２５に印加される高周波のクロック信号より交互に
駆動される。それによって、クロックオンの時には第７
図の磁場センサ一方の極の信号出力６あるいは５は対応
する信号出力２３あるいは２４と接続され、一方クロッ
クオフのときは他の極の信号出力５ないし６が直接磁場
センサ１ａないし１１）の第２の入力端子８にフィード
バックされる。

切り換え回路２２の一方のスイッチ対２８．３１ないし
スイッチ２９．３０の各スイッチを短絡回路により置き
換え、また他方のスイッチ対を省略することもできる。

換言すれば両切り換えスイッチ２８．３０及び２９．３
１の閉じた接点はそれぞれ短絡によって置き換えること
ができる。この場合には単極出力の磁場センサを得るこ
とができる。これを避け２極の出力が必要な場合には説
明した切り換えスイッチ２２を用いるようにする。

磁場センサ１ａないし１ｂの出力信号の正及び負の極は
交互に高周波にサンプリングされる。サンプリングされ
る信号の両極に現われる信号の位相差が１８０度により
磁場センサ感度は２倍となる。

さらに高周波信号を利用するともっと簡単になる。

第９図にはフィードバック回路を設けた磁場センサの他
の実施例が図示されている。磁場センサ１ｃの第２と第
３の入力端子１０．１１は互いに直接接続されるととも
に、抵抗Ｒ１を介して第１の入力端子９と、抵抗Ｒ２を
介して第４の入力端子１２とそれぞれ接続される。２極
の磁場センサ出力５゜６の第１の極出力５は抵抗Ｒ３を
介して第４の入力端子１２と、また第２の極出力６は増
幅器３２ｂと抵抗Ｒ４を介して第１の入力端子９と接続
される。その場合電圧制御器１５は２極の出力端子５゜
６と並列に接続され、そのマイナスの電源極は磁場セン
サに給電を行なう直流電源のマイナスの極と接続されて
いる。この実施例の場合にはフィードバック量を４つの
抵抗を用いて自由に選択することができ、それによって
感度を高く調節できるという利点が得られる。

第９図に示した全く対称な回路においては磁場２が存在
しない場合出力５．６に現われる電圧は同じ値を有する
。一方磁場２が存在する場合には磁場センサ１Ｃ内のト
ランジスタ３の図面で左と右の両層における電流分布は
非対称となる。右半分が左半分よりも電流が多いと、第
２の種出力６に現われる電圧は増加し、第１の種出力５
に現われる電圧は小さくなる。しかし第１の入力端子９
は抵抗Ｒ４，Ｒ１によって形成される分圧器を介して第
２の種出力６と接続されているので、第１の入力端子９
に現われる電圧は同様に上昇し、これによってトランジ
スタ４の右半分に現われる電流が増加する。これにより
第１の種出力５に現われる電圧が再び減少する。同様な
ことがトランジスタ４の左半分に対しても当てはまり、
このトランジスタの入力端子１２は抵抗Ｒ３、Ｉ？　２
によって構成される分圧器を介して第１の種出力５と接
続される。この正のフィードバックに、１：り磁場セを
非常に小さくしなければならず、従って「Ｃ０Ｄ（電荷
結合素子）」技術を用いて製造しなければならないとい
う問題があるが、４つの外部フィードバック抵抗Ｒ１か
らＲ４を１ゲート」材料に集積すると、この問題を避け
ることができ、その例が第１０図に示されている。

第１０図には有限であるが非常に抵抗が大きな広い「ゲ
ート」を備えた磁場センサ１ｄが概略図示されている。

この第１のトランジスタ３は「リース」３３、「ゲート
」３４並びに第１の「ドレイン」層３５ａと第２の「ド
レイン」層３５ｂからなる「ドレイン」から構成されて
いる。他の極性を有する第２のトランジスタ４は「リー
ス」３６、「ゲート」３７並びに第１の「ドレイン」層
３８ａと第２「ドレイン」層３８ｂからなる「ドレイン
」から構成されている。各１ゲート」は非常に広く」一
連した様に有限であるが非常に大きな抵抗を有する材質
からなっている。ゲートはその各端部に端子を有する。

この第１の端子並びに第１の「ドレイン」層は図面で左
側に、また第２の端子並びに第２の「ドレイン」層はそ
れぞれ右に図示されている。

この回路において、第１のトランジスタ３の第１のゲー
ト端子と第２のドレイン層３５ｂは第２のトランジスタ
４のドレイン層３８ａと第２のゲート端子と接続される
と共に磁場センサの第１の種出力５と接続される。

また増幅器３２ｂの入力端子と第１のトランジスタ３の
ドレイン層３５ａはトランジスタ４の第２のドレイン層
３８ｂと磁場センサの第２の種出力６と接続され、また
増幅器３２ｂの出力はトランジスタ３の第２のゲート端
子とトランジスタ４の第１のゲート端子とそれぞれ接続
されている。

ゲートの両端に現われる電気信号によりゲートに電流が
流れるようになるので「ゲート」の抵抗の中央部３９は
フィードバック抵抗として機能する。このフィードバッ
クにより磁場センサ１ｄの出力信号が増大しそれによっ
てその感度も大きくなる。またとの回路の特性は他に説
明した回路の場合に比較してトランジスタ層の特性にあ
捷り影響を受けない。増幅器３２ｂは電圧増幅度が「１
」である増幅器かあるいは「ソースフォロア」からなり
、第９図及び第１０図に図示した例ではその入力インピ
ーダンスが大きいことにより磁場センサＩＣないし１ｂ
の出力インピーダンスを低くさせる働きがあるので、フ
ィードバック抵抗は出力５゜６と並列でなくなる。

上述した磁場センサは例えば電気計器の電流を測定する
のに用いられる。第１１ａ図、第１１ｂ図に図示した例
では例えばミュー合金のような軟磁性の材質からなる細
長い円管状の磁気コア４１で空隙４２を形成するために
一部が長さ方向に切りさかれた磁気コア４１が図示され
ており、その軸方向に沿って導体４０が配置されている
。空隙４２には磁場センサ１ａ、ｌｂ、ｌｃ、ｉｄが配
置される。第１１Ｃ図には空隙４２の断面が図示されて
おり、そのリング内で互いに対向した面は平行となって
おり、捷た磁場センサ１ａ〜１ｄの表面に対しても平行
に配置されている。一方リングの外部に至る所では約２
倍の角度４３で伸びておりその場合角度４３け例えば６
０度の値を有する。それによって磁気コア４１を磁気的
に解放することができる。それによって測定すべき交流
電流が２０ＯＡの場合、まだ飽和しないようにすること
ができるので、磁気材料の非線形性が測定誤差に与える
影響を小さくすることができると共に、約５０Ａ／ＣＭ
の外部ノイズが磁場センサに与える影響を極力小なくす
ることができる。というのは磁気コア４１は同時に磁気
遮へいを行なう作用を持つからであ戊 る。磁気センサの形状は第１近似として空隙４１の寸法
に比較してほぼ点状とみなすことができ、空隙面が平行
となる側面部分に配置させることができる。

−＾　　　　　　　　　　　　゛−゛＋−−ｊ壬

【図面の簡単な説明】

第１図はドレイン層を分割した磁場センサの実施例を示
す回路図、第２図はコレクタ層を分割した磁場センサの
実施例を示す回路図、第３図はドレイン並びにゲート層
を分割した磁場センサの実施例を示す回路図、第４図は
ＣＭＯＳインバータで構成した動作点調節回路を示す回
路図、第５図は動作点調節回路並びに零電圧補正回路を
備えた磁場センサの例を示す回路図、第６図は磁場セン
サの零電圧を制御するための電圧制御器の構成を示すブ
ロック図、第７図は動作点調節回路、零電圧補正回路並
びに出力信号切り換え回路を備えた磁場センサの実施例
を示すブロック図、第８図は切り換え回路をさらに詳細
に説明した回路図、第９図はフィードバック回路を備え
た磁場センサの実施例を示すブロック図、第１０図は抵
抗が大きなゲート材質からなる磁場センサの実施例を示
すプロ陥 ツク図、第１０く第１１ｃ図はそれぞれ磁気コアの形状
を示す縦断面図、側面図及び横断面図である。 １　ａ　、　１　ｂ　、　１　ｃ　、１ｄ　−磁場セン
サ２・磁場 ３．４・・・トランジスタ　　　　１３・・・動作点調
節回路１４・ＣＭＯＳインバータ　　１５・・・電圧制
御器１９ａ、１９ｂ・・・安定化回路　　２２・・・切
り換え回路２８．３０・・・切り換えスイッチ　４０・
・・導体４１・・・磁気コア　　　　　４２・・空隙。 代理人　弁瑚士加藤　卓 Ｆｉｇ、１１ａ ４１ Ｆｉｇ、１１ｃ Ｆｉｇ、　１　ｌｂ

Claims (1)

1. 【特許請求の範囲】 （１）少なくとも分割された２つの層を有する半導体層
   から構成される第１と第２のトランジスタλ を備れた磁場センサにおいて、第１のトランジスタの第
   １の層は第２のトランジスタの第２の層と、また第１の
   トランジスタの第２の層は第２のトランジスタの第１の
   層とそれぞれ接続され、また両トランジスタの各分割層
   によって２極の出力が、さらに両トランジスタの非分割
   層によって磁場センサの電源入力端子が構成されること
   を特徴とする磁場センサ。 （２）分割される半導体層はＭＯＳ　）ランジスタのド
   レイン層であり、１だ電源入力端子を構成する半導体層
   はリース層である特許請求の範囲第１項に記載の磁場セ
   ンサ。 （３）両トランジスタ（３，４）のゲート層は非分割で
   あって、出力が入力端子にフィードバック接続すれルＣ
   ＭＯ’Ｓインバータ（１４）からの出力端子と接続され
   ており、その場合ＣＭＯＳインバータの各トランジスタ
   は磁場センサのトランジスタ層と比例したあるいは同一
   な寸法を有する特許請求の範囲第１項又は第２項に記載
   の磁場センサ。 （４）一方のトランジスタ（３’、４）の第１の層は同
   じトランジスタのゲート層と接続されており、このトラ
   ンジスタの第２の層によって磁場センサの単極出力が構
   成され、電源入力端子が直流電源（２７）と接続される
   特許請求の範囲第１項から第３項捷でのいずれか１項に
   記載の磁鳴センザ。 （５）交互にクロックされる切り換えスイッチ（２８、
   ３０、２９’　、　３１）　を用いて一方のトランジス
   タの第１め層が磁場センサの第１の極の信号出力（２３
   ）　、！：、ｔたこのトランジスタの第２の層がそのゲ
   ート層と接続されるとともに、同じトランジスタの第１
   の層がゲート層と、１だその第２の層が第２の極の信号
   出力（２４）と接続され、電源入力端子が直流電源（２
   ７）により給電される特許請求の範囲第１項から第３項
   捷でのいずれか１項に記載の磁場センサ。 （６）両）・ランジスタのゲート層が２層から構成され
   る特許請求の範囲第１項又は第２項に記載の磁場センサ
   。 （力　第１のトランジスタ（３）の両ゲート層は互いに
   直接接続されるとともに、抵抗（Ｒ１、Ｒ２）を介して
   第２のトランジスタ、’（４）のゲート層と接続され、
   また第２のトランジスタ（４）の一方のゲート層は第３
   の抵抗（Ｒ３）を介して第１のトランジスタ（３）の第
   １の層と、また、第２のトランジスタ（４）の他方のゲ
   ート層は抵抗（Ｒ４）を介して増幅器（３２ｂ）の出力
   と接続され、その増幅器の入力端子は第１のトランジス
   タ（３）の第２の層と接続される特許請求の範（８）ト
   ランジスタ（３、４）の各ゲート層はＭＯＳトランジス
   タのゲート層であり、各ゲート層は広く、有限であるが
   抵抗が大きな材質から構成され、各端部にそれぞれ端子
   が設けられる特許請求の範囲第１項又は第２項に記載の
   磁場センサ。 （９）第１のトランジスタ（３）の第１のドレイン層層
   （３ａｂ）並びに磁場センサの第２の極出力（６）と直
   接接、続されるとともに、増幅器（３２１）　）を介し
   て第１のトランジスタ（３）の第２のゲート端子と第２
   のトランジスタ（４）の第１のゲート端子と接続され、
   さらに、第１のトランジスタ（３）の第１のゲー　ト端
   子と第２のドレイン層（３５ｂ）は第２のトランジスタ
   （４）の第１のドレイン層（３８ａ）と第２のケート端
   子に接続されかつ磁場センサの第１の極出力（５）と接
   続される特許請求の範囲第８項に記載の磁場センサ。 （１０）　　２層から構成される各半導体層はバイゼー
   ラトランジスタのコレクタ層であり電源入力の極を構成
   する半導体層はそのエミツタ層である特許請求の範囲第
   １項に記載の磁場センサ。 （１１）　　切り換えスイッチ（２８、３０、２９、３
   １）は電界効果トランジスタで構成される特許請求の範
   囲第５項に記載の磁場センサ。 （Ｉ２）切り換えスイッチ（２８、３０、２９、３１）
   はトランスミッションゲートを用いて構成される特許請
   求の範囲第５項に記載の磁場センサ。 （１３）両切り換えスイッチ（２８、３０、２９、３１
   ）の閉じた接点をそれぞれ短絡接続によって構成する特
   許請求の範囲第５項に記載の磁場センサ。 （１４）　　２極の磁場センサ出力（５、６、２３、２
   ４）と並列に電圧制御器（１５）が接続され、それによ
   って磁場センサの零電圧が零に制御され、また電圧制御
   器はそれぞれ積分器（１７８、１７ｂ）と、安定化回路
   （１９ａ　、　Ｌ９ｂ）と電圧制御の電源（１６ａ、１
   ６ｂ）と単一の差動増幅器（１８）から構成される特許
   請求の範囲第１項から第１３項までのいずれか１項に記
   載の磁場センサ。 （Ｉ５）積分器（１７ａ　、　＋７ｂ）はＲＣ素子で構
   成される特許請求の範囲第１４項に記載の磁場センサ。 （１６）磁場センサを電気社器に用いるようにした特許
   請求の範囲第１項から第１５項までのいずれか１項に記
   載の磁場センサ。 （１７）磁場センサが円筒状の磁気コア（４１）の長手
   方向に伸びる空隙内に配置され、磁場センサの表面が空
   隙（４２）側面に平行に配置され、その場合その側面の
   寸法が磁場センサの寸法よりもかなり大きく、また測定
   すべき電流が導体（４０）に流れ、この導体（は磁気コ
   アの長手軸に沿って配置される特許請求の範囲第１６項
   に記載の磁場センサ。 （１８）空隙（４２）の側面は磁気コア内では互いに平
   行に伸び、また磁場センサの表面と平行であシ、捷だ一
   方磁気コア外面では大きな角度で広がり、その場合磁気
   コア（４１）によって磁気遮へいが得られる特許請求の
   範囲第１７項に記載の磁場センサ。