JPS5956751A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5956751A
JPS5956751A JP58154836A JP15483683A JPS5956751A JP S5956751 A JPS5956751 A JP S5956751A JP 58154836 A JP58154836 A JP 58154836A JP 15483683 A JP15483683 A JP 15483683A JP S5956751 A JPS5956751 A JP S5956751A
Authority
JP
Japan
Prior art keywords
mounting part
heat sink
semiconductor
resin body
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58154836A
Other languages
English (en)
Other versions
JPS6350864B2 (ja
Inventor
Akio Yasukawa
彰夫 保川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58154836A priority Critical patent/JPS5956751A/ja
Publication of JPS5956751A publication Critical patent/JPS5956751A/ja
Publication of JPS6350864B2 publication Critical patent/JPS6350864B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体装置、特に樹脂封止型半導体装置に関す
るものである。
〔発明の背景〕
従来のこの補パワーＩＣ１Ｊ第１図〜第３図に示すよう
に、ビス穴６を設けた放熱板取付部１ａと半導体取付部
１ｂからなる金属基板１と、その半導体取付部ｌｂ上に
取付けられた半導体素子２と、この半導体素子２粋よび
半導体取付部１ｂを覆うように金属基板１に一体に結ば
された樹脂体５と、この樹脂体５に先端部が埋設される
と共に、金属層１線３を介して半導体素子２に接続され
たリード線４によシ構成されている。
上記のように金属基板１に第４図に示すように放熱板７
を取付ける際は、放熱板取（−１部１ａのビス穴６にビ
ス８をねじ込むと、放熱板取付部１ａＩＪ、放熱板７に
締付けられるので、放熱板取付部１ａは放熱板７に沿っ
て反シ変形する。
この場合、半導体取付部１ｂはくびれることなく放熱板
取（−１部１ａと一体に形成されているので、その放熱
板取付部１ａと一緒に反って変形するから、半導体素子
２および樹脂体５も半導体取付部１）＋と一緒に反って
変形するととになる。このだめ半導体素子２および樹脂
体５に大きな引張力を生じてクラックが発生ずる恐れが
ある。
〔発明の目的〕
本発明は上記欠点を解消するためになされたもので、樹
脂封止形半導体装置における樹脂体のりラック等の発生
しにくい（１り造を提供゛ノーることを目的とするもの
である。
〔発明の概要〕
本発明の半導体装置は金属基板の放熱板取付部と半導体
取付部の間に、矩形状切込み部を設け、放熱板取付部に
放熱板を取付けた嚇ａの変形の生じる部分と生じない部
分の境界を切込み７１１（のうち最も半導体素子から離
れだ部分になるように（、−１成したことを特徴とする
ものであるう 〔発明の実施例〕 以下本発明の一実施例を図面を参照して説明する。第５
図に示す符号のうち第２図に示す符号と同一のものは同
一部分を示すものとする。
第５図において、１は放熱板１［又（＝Ｊ部１ａと半導
体取付部１））からなる金属基板で、前記両［保イ」部
１ａと１　ｂの間に矩形状（υ込み部ＩＣが設けられて
いる。５は手厚１イ・素子２を数句けた半導体取付部１
　ｂの３（而およびその周囲に一体に結合された樹脂体
である。その他の構造は第２図に示す従来１シリと同一
であるから説明を省略する。
本実Ｍ［ｉ例は上古己のように放熱板取付部１ａと半導
体取付部１ｂの間に矩形状切込み部ＩＣを設けたので、
放熱板取付部１ａのビス穴６にビス（図示せず）をねじ
込み、）ｊｋ熱板（図示せず）に放熱板取付部１ａを締
付けた場合に、放熱板取付部１ａは放熱板に沿って反り
変形する。しかｊ〜、１．’Ｚ熱板取Ｕ部１ａに放熱板
を締付けた場合の変形の生じる部分と生じない部分の境
界は、最も切込虜れた部分のうちの最も放熱板取Ｕ部に
近い部分（＃ｌＩも、最も半導体素子に遠い部分）に位
置する。
従って、半導体素子２卦よび樹脂体５の取付けられた半
２Ｊ１５体取付部１））は変形しないから、半導体取付
部１ｂと一体に結合された半・１を体素子２および樹脂
体５も（・１とんど変形し７ない。
〔発明の効−毛〕
以上説明したように本発明（τよれば、金が１承仮を放
熱板に取（すけた際に、半・１月４・素子および樹脂体
（／ｉ窯変形ないので、その両−６に生ずる引張応力は
小さいからクラックが発生するのを防上することができ
る。
【図面の簡単な説明】
第１図〜第３図は従来の樹脂封止型パワーＩＣの市面図
、偵断面および１ｕｌｌ　Ｍ面図、第４図は従来の樹脂
封止型パワーＩＣを放熱板に取付りた状態を示す１Ｅ面
図、第５図は本発明の半導体装置の一実施例として樹脂
封止型パワーＩＣを示す横断面図である。 １・・・金属基板、１ａ・・・放熱板取付部、１ｂ・・
・半導体取付部、ｌｃ・・・矩形状切込み部。 ＼−・−１ 佑　１　図　　　　　第　２　口 囁づ図 第　５　図

Claims (1)

    【特許請求の範囲】
  1. 放熱板取付部と半導体取付部からなる金属基板と、その
    半導体取付部に取付けられ、かつリード線に接続する半
    導体素子と、この半導体素子および前記半導体取付部を
    覆うように金属基板に一体に結合された樹脂体からなる
    半導体装置において、前記金属基板の放熱板取付部と半
    導体取付部の間に矩形状切込み部を設けたことを特徴と
    する半導体装置。
JP58154836A 1983-08-26 1983-08-26 半導体装置 Granted JPS5956751A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58154836A JPS5956751A (ja) 1983-08-26 1983-08-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58154836A JPS5956751A (ja) 1983-08-26 1983-08-26 半導体装置

Publications (2)

Publication Number Publication Date
JPS5956751A true JPS5956751A (ja) 1984-04-02
JPS6350864B2 JPS6350864B2 (ja) 1988-10-12

Family

ID=15592939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58154836A Granted JPS5956751A (ja) 1983-08-26 1983-08-26 半導体装置

Country Status (1)

Country Link
JP (1) JPS5956751A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4947567U (ja) * 1972-08-02 1974-04-25
JPS51136057U (ja) * 1975-04-22 1976-11-02

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4947567U (ja) * 1972-08-02 1974-04-25
JPS51136057U (ja) * 1975-04-22 1976-11-02

Also Published As

Publication number Publication date
JPS6350864B2 (ja) 1988-10-12

Similar Documents

Publication Publication Date Title
EP1544915B1 (en) Electronic module heat sink mounting arrangement
US5093761A (en) Circuit board device
US6809410B2 (en) Power semiconductor module
JPH11254049A (ja) 取付け板の製造方法
US7372147B2 (en) Supporting a circuit package including a substrate having a solder column array
JPS5956751A (ja) 半導体装置
JPH0945852A (ja) 樹脂封止型半導体装置
JP2006066427A (ja) 電力用半導体装置
JP4091896B2 (ja) 半導体装置の製造方法
JPH07297506A (ja) 放熱構造を有するプリント基板
JPH08321694A (ja) 放熱構造
JPH01293544A (ja) 半導体装置
JPH10173085A (ja) 電子モジュール及び電子モジュールの製造方法
JPS61234058A (ja) 半導体装置
JPH04199548A (ja) 半導体装置
JPH0412676Y2 (ja)
JP2532400Y2 (ja) ハイブリットｉｃ
JPH08181471A (ja) 電子制御装置
JPH0287654A (ja) 表面実装型半導体装置
JPS61248496A (ja) フレキシブル基板装置
JP5098636B2 (ja) 半導体モジュール
JPS609147A (ja) 混合集積回路
JPH0563380A (ja) パツケージ実装方式
JPH01248548A (ja) 混成集積回路装置
WO2017145321A1 (ja) 回路基板の実装構造体および回路基板の実装方法