JPS5956751A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5956751A JPS5956751A JP58154836A JP15483683A JPS5956751A JP S5956751 A JPS5956751 A JP S5956751A JP 58154836 A JP58154836 A JP 58154836A JP 15483683 A JP15483683 A JP 15483683A JP S5956751 A JPS5956751 A JP S5956751A
- Authority
- JP
- Japan
- Prior art keywords
- mounting part
- heat sink
- semiconductor
- resin body
- cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体装置、特に樹脂封止型半導体装置に関す
るものである。
るものである。
従来のこの補パワーIC1J第1図〜第3図に示すよう
に、ビス穴6を設けた放熱板取付部1aと半導体取付部
1bからなる金属基板1と、その半導体取付部lb上に
取付けられた半導体素子2と、この半導体素子2粋よび
半導体取付部1bを覆うように金属基板1に一体に結ば
された樹脂体5と、この樹脂体5に先端部が埋設される
と共に、金属層1線3を介して半導体素子2に接続され
たリード線4によシ構成されている。
に、ビス穴6を設けた放熱板取付部1aと半導体取付部
1bからなる金属基板1と、その半導体取付部lb上に
取付けられた半導体素子2と、この半導体素子2粋よび
半導体取付部1bを覆うように金属基板1に一体に結ば
された樹脂体5と、この樹脂体5に先端部が埋設される
と共に、金属層1線3を介して半導体素子2に接続され
たリード線4によシ構成されている。
上記のように金属基板1に第4図に示すように放熱板7
を取付ける際は、放熱板取(−1部1aのビス穴6にビ
ス8をねじ込むと、放熱板取付部1aIJ、放熱板7に
締付けられるので、放熱板取付部1aは放熱板7に沿っ
て反シ変形する。
を取付ける際は、放熱板取(−1部1aのビス穴6にビ
ス8をねじ込むと、放熱板取付部1aIJ、放熱板7に
締付けられるので、放熱板取付部1aは放熱板7に沿っ
て反シ変形する。
この場合、半導体取付部1bはくびれることなく放熱板
取(−1部1aと一体に形成されているので、その放熱
板取付部1aと一緒に反って変形するから、半導体素子
2および樹脂体5も半導体取付部1)+と一緒に反って
変形するととになる。このだめ半導体素子2および樹脂
体5に大きな引張力を生じてクラックが発生ずる恐れが
ある。
取(−1部1aと一体に形成されているので、その放熱
板取付部1aと一緒に反って変形するから、半導体素子
2および樹脂体5も半導体取付部1)+と一緒に反って
変形するととになる。このだめ半導体素子2および樹脂
体5に大きな引張力を生じてクラックが発生ずる恐れが
ある。
本発明は上記欠点を解消するためになされたもので、樹
脂封止形半導体装置における樹脂体のりラック等の発生
しにくい(1り造を提供゛ノーることを目的とするもの
である。
脂封止形半導体装置における樹脂体のりラック等の発生
しにくい(1り造を提供゛ノーることを目的とするもの
である。
本発明の半導体装置は金属基板の放熱板取付部と半導体
取付部の間に、矩形状切込み部を設け、放熱板取付部に
放熱板を取付けた嚇aの変形の生じる部分と生じない部
分の境界を切込み711(のうち最も半導体素子から離
れだ部分になるように(、−1成したことを特徴とする
ものであるう 〔発明の実施例〕 以下本発明の一実施例を図面を参照して説明する。第5
図に示す符号のうち第2図に示す符号と同一のものは同
一部分を示すものとする。
取付部の間に、矩形状切込み部を設け、放熱板取付部に
放熱板を取付けた嚇aの変形の生じる部分と生じない部
分の境界を切込み711(のうち最も半導体素子から離
れだ部分になるように(、−1成したことを特徴とする
ものであるう 〔発明の実施例〕 以下本発明の一実施例を図面を参照して説明する。第5
図に示す符号のうち第2図に示す符号と同一のものは同
一部分を示すものとする。
第5図において、1は放熱板1[又(=J部1aと半導
体取付部1))からなる金属基板で、前記両[保イ」部
1aと1 bの間に矩形状(υ込み部ICが設けられて
いる。5は手厚1イ・素子2を数句けた半導体取付部1
bの3(而およびその周囲に一体に結合された樹脂体
である。その他の構造は第2図に示す従来1シリと同一
であるから説明を省略する。
体取付部1))からなる金属基板で、前記両[保イ」部
1aと1 bの間に矩形状(υ込み部ICが設けられて
いる。5は手厚1イ・素子2を数句けた半導体取付部1
bの3(而およびその周囲に一体に結合された樹脂体
である。その他の構造は第2図に示す従来1シリと同一
であるから説明を省略する。
本実M[i例は上古己のように放熱板取付部1aと半導
体取付部1bの間に矩形状切込み部ICを設けたので、
放熱板取付部1aのビス穴6にビス(図示せず)をねじ
込み、)jk熱板(図示せず)に放熱板取付部1aを締
付けた場合に、放熱板取付部1aは放熱板に沿って反り
変形する。しかj〜、1.’Z熱板取U部1aに放熱板
を締付けた場合の変形の生じる部分と生じない部分の境
界は、最も切込虜れた部分のうちの最も放熱板取U部に
近い部分(#lIも、最も半導体素子に遠い部分)に位
置する。
体取付部1bの間に矩形状切込み部ICを設けたので、
放熱板取付部1aのビス穴6にビス(図示せず)をねじ
込み、)jk熱板(図示せず)に放熱板取付部1aを締
付けた場合に、放熱板取付部1aは放熱板に沿って反り
変形する。しかj〜、1.’Z熱板取U部1aに放熱板
を締付けた場合の変形の生じる部分と生じない部分の境
界は、最も切込虜れた部分のうちの最も放熱板取U部に
近い部分(#lIも、最も半導体素子に遠い部分)に位
置する。
従って、半導体素子2卦よび樹脂体5の取付けられた半
2J15体取付部1))は変形しないから、半導体取付
部1bと一体に結合された半・1を体素子2および樹脂
体5も(・1とんど変形し7ない。
2J15体取付部1))は変形しないから、半導体取付
部1bと一体に結合された半・1を体素子2および樹脂
体5も(・1とんど変形し7ない。
以上説明したように本発明(τよれば、金が1承仮を放
熱板に取(すけた際に、半・1月4・素子および樹脂体
(/i窯変形ないので、その両−6に生ずる引張応力は
小さいからクラックが発生するのを防上することができ
る。
熱板に取(すけた際に、半・1月4・素子および樹脂体
(/i窯変形ないので、その両−6に生ずる引張応力は
小さいからクラックが発生するのを防上することができ
る。
第1図〜第3図は従来の樹脂封止型パワーICの市面図
、偵断面および1ull M面図、第4図は従来の樹脂
封止型パワーICを放熱板に取付りた状態を示す1E面
図、第5図は本発明の半導体装置の一実施例として樹脂
封止型パワーICを示す横断面図である。 1・・・金属基板、1a・・・放熱板取付部、1b・・
・半導体取付部、lc・・・矩形状切込み部。 \−・−1 佑 1 図 第 2 口 囁づ図 第 5 図
、偵断面および1ull M面図、第4図は従来の樹脂
封止型パワーICを放熱板に取付りた状態を示す1E面
図、第5図は本発明の半導体装置の一実施例として樹脂
封止型パワーICを示す横断面図である。 1・・・金属基板、1a・・・放熱板取付部、1b・・
・半導体取付部、lc・・・矩形状切込み部。 \−・−1 佑 1 図 第 2 口 囁づ図 第 5 図
Claims (1)
- 放熱板取付部と半導体取付部からなる金属基板と、その
半導体取付部に取付けられ、かつリード線に接続する半
導体素子と、この半導体素子および前記半導体取付部を
覆うように金属基板に一体に結合された樹脂体からなる
半導体装置において、前記金属基板の放熱板取付部と半
導体取付部の間に矩形状切込み部を設けたことを特徴と
する半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58154836A JPS5956751A (ja) | 1983-08-26 | 1983-08-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58154836A JPS5956751A (ja) | 1983-08-26 | 1983-08-26 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5956751A true JPS5956751A (ja) | 1984-04-02 |
JPS6350864B2 JPS6350864B2 (ja) | 1988-10-12 |
Family
ID=15592939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58154836A Granted JPS5956751A (ja) | 1983-08-26 | 1983-08-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5956751A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4947567U (ja) * | 1972-08-02 | 1974-04-25 | ||
JPS51136057U (ja) * | 1975-04-22 | 1976-11-02 |
-
1983
- 1983-08-26 JP JP58154836A patent/JPS5956751A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4947567U (ja) * | 1972-08-02 | 1974-04-25 | ||
JPS51136057U (ja) * | 1975-04-22 | 1976-11-02 |
Also Published As
Publication number | Publication date |
---|---|
JPS6350864B2 (ja) | 1988-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO1985002515A1 (en) | Printed-circuit board for mounting electronic element and method of manufacture thereof | |
US5093761A (en) | Circuit board device | |
JPH11254049A (ja) | 取付け板の製造方法 | |
US7372147B2 (en) | Supporting a circuit package including a substrate having a solder column array | |
JPS5956751A (ja) | 半導体装置 | |
JPH0945852A (ja) | 樹脂封止型半導体装置 | |
JP2006066427A (ja) | 電力用半導体装置 | |
JP4091896B2 (ja) | 半導体装置の製造方法 | |
JPH07297506A (ja) | 放熱構造を有するプリント基板 | |
JPH08321694A (ja) | 放熱構造 | |
JPH01293544A (ja) | 半導体装置 | |
JPH10173085A (ja) | 電子モジュール及び電子モジュールの製造方法 | |
JPS61234058A (ja) | 半導体装置 | |
JPH04199548A (ja) | 半導体装置 | |
JP2004119533A (ja) | 電子制御装置 | |
JPH0412676Y2 (ja) | ||
JPH03289157A (ja) | 半導体装置 | |
JPS5855797Y2 (ja) | シャ−シ装置 | |
JPH08181471A (ja) | 電子制御装置 | |
JPH0287654A (ja) | 表面実装型半導体装置 | |
JPS61248496A (ja) | フレキシブル基板装置 | |
JPS609147A (ja) | 混合集積回路 | |
JPH0563380A (ja) | パツケージ実装方式 | |
JPH01248548A (ja) | 混成集積回路装置 | |
JPH01293549A (ja) | 半導体装置 |