JPS5955517A - 定電圧電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、シリーズタイプの定電圧電源回路において
、人、出力電圧差（’Ｊ！−Ｖｏ）　７＞：　１００１
＋１Ｖと非常に低い仙ても動作可能なものに関するもの
である。

第１図は従来のシリーズタイプの定電圧電源回路の一例
である。図において、（１）は入力端子、（１０）は入
力コンデンサ、（２）は出力端子、０１）は出力コンデ
ンサ、（８）はエミッタが入力端子＋１）Ｋ、コレクタ
が出力端子（２）に接続されたブースタ用ＰＮＰ）ラン
ジスタ、＋６＋　、　（７）は出力端子（２）と接地（
９）間に相互に直列に接続された第１．第２の抵抗、（
３）は基準電圧発生回路、（４）は第１．第２の抵抗＋
６１　、　＋７１による分圧レベル■ｏと基準電圧発生
回路（３）からの基準電圧レベルＶｒｅｆとを比較増幅
する誤差増幅回路、（５）はダーリントン接続された第
１．第２の制御トランジスタ５１）　、　曽および定電
流回路（５３）からなり、その入力（５りがブースタ用
ＰＮＰ）ランジスタ（８）のベースに接続され、その出
力（５５）が上記ＰＮＰ）ランジスタ（８）のコレクタ
に接続され、その制御入力側に入力される誤差増幅回路
（４）の出力Ｖｃｏ旧に応じて上記入力（５４）と出力
（５５）間の電流Ｉ　Ｌ、を制御するよう構成亡れてい
る制御回路である。

次に動作について説明する。

誤差増幅回路（４）で基準電圧発生回路（３）の基準電
圧レベルＶｒｅｆ　　と、出力端子（２）の電圧レベル
■のを第１の抵抗（６）と第２の抵抗（７）とで分圧し
たレベルｖｏとを比較増幅し、制御回路（５）によって
ブースタ用１１　Ｎ　ｌ）　トランジスタ（８）を制御
　Ｌ　、出力の電圧ｖＯを一定にしている。ここで上記
制御回路（５）の制御動作をより詳しく述べると、出力
電圧ｖＯが低く、第１Ｌ第２の抵抗ｆ６ｉ　、　（７）
　Ｋよる分圧レベル〜′ｅが基準電圧レベルＶｒｅｆｆ
ニート回った時は誤差増幅回路（４）の出力■ｃｏｎｔ
により、第２の制御トランジスタ（５２）がオンし、こ
のトランジスタ（５２）のオンに伴って第１の制御トラ
ンジスタ６１）、更にブースタ用１′へｉ″トランジス
タ８）がオンし、入力端子（１）から出力端子（２）に
向ｉ／Ｊて電流ＩＯが流れ、これによシ出力端子（２）
の電圧レベルｖｏは上昇する。逆に、上記分圧レール■
ｏが基年細、圧レベルＶｒｅｆを上回った時は、上記と
は逆に第２．泥１の制御トランジスタ（５２１、（５１
１およびＰ　Ｎ　Ｐ　ｌ−ランシスク（８）がすべてオ
フすることとなり、出力端子ｔ２１　Ｌ入力端子（１）
から電流が流れ込むことはなく、出力端子（２）の電圧
レベルＶｏｉｄ下降し、その結果出力電圧■０は一定に
保たれる。

しかしながら、従来の回路では、制征ｊ回路出力（５５
）がブースタ用ＰＮＰ　）ランシスタ（８）のコレクタ
と接続されているため、入・出力電圧差（Ｖ＋　　Ｖ。

）ｉｊ［１の制御トランジスタ（５１）のベース・エミ
ッタ間電圧ｖＢｈｌと第２の制御トランジスタ６２）の
コレクタ・エミッタ飽和電圧ｖｃミＣｓａ工、２　とブ
ースタ用Ｐ　Ｎ　Ｐ　）ランジスタ（８）のベース・エ
ミッタ間電圧ＶＢＥ　３の和のレベル〔ＶＢＥｌ＋　Ｖ
ＣＥ（ｓａす２十ＶＢＥ３　＋　０．７Ｖ　−１−０，
ＩＶ　−１−０，７Ｖ　＝　１．５　Ｖ　］以上ノ電圧
を必要としだ。そのため、入・出力電圧差が大きく、消
費電力か大きくなシ、放熱板が大きくなったり、コレク
タの許容損失ＰＣの大きなパワートランジスタを使用す
る必要があシ、セントのｌ」・形化、省エネルキー、低
コスト化が難しいという欠点かあった。

この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、制御」回路出力を抵抗を通じて
その祉ま接地することにより、人・出力電圧差が非常Ｖ
Ｃ小さい値でも動作するシＩＪ−ズタイプの定電圧嘗６
源回路を折供せんとするものである。

以下、この発明の一実施例を第２図を用いて説明する。

第２図は本発明の一実施例による定電圧電源回路を示し
、その構成は制御回路出力（５５）を第３の抵抗（Ｉ２
）を通じて接地（９）シているだけで、他の部分は第１
図の従来のものと同一である。このような朴Ｊ成とする
ことにより、ブースタ用ＰＮＰトランジスタ（８）のコ
レクタは制御回路出力（５５）に接続されていないので
、ブースタＰＮＰ　トランジスタ（８）け入・出力電位
差がコレクタ・エミッタ飽和電圧ｖＣＥ（ｓａｔ）３　
（＋　”１ｖ）迄低い値となっても十分動作できること
となる。但し、制御回路（５）の入力（５４）と出力６
５）の旧］に１ｌ−１：第１の制御トランジスタ＋５１
１　、第２の制御トランジスタ（５２）が十分動作する
に必要な電圧（ＶＬＥｌ　＋　ＶＣＥ（ｓａｔ）２−：
　０．７Ｖ＋０．ＩＶ＝０．８Ｖ　）以上の電圧差が必
要であるが、出力端子（２）の電圧ＶＯに関係なく制御
回路出力（５）に接続されている第３の抵抗０２の値を
適当に選ぶことができるので、入力端子（１）と出力端
子（２）との入・出力電圧差がブースタ用Ｐ　Ｎ　Ｐ　
）ランジスタ（８）のコレクタ・エミッタ飽和１１Ｊ１
圧ＶＣＥ（ｓａｔ）３のように低いレベルになっても、
制御回路（５）の入力６４１と出力酒量の電圧差は十分
大きくとれるので定電圧電源回路としての性能は維持で
きることになり、超低入・出力電圧差の定電圧電源回路
ｒ提供できる。なお、第３の抵抗０２は制御回路（５）
の負荷としても働き、負荷電流の制限抵抗としても使え
る。

以上のようにこの発明に係る定電圧電源回路によれば、
制御回路（５）の出力（５５）を第３の抵抗０２）を通
じて接地（９）するだけで、入・出力電圧差がＯ，ＬＶ
と非常に低い値でも動作させることができ、その結果消
費電力を抑えられ、放熱板を小さく投首１できるため、
セットの小形化が可能である。また許容コレクタ損失の
小さいパワートランジスタが使用できるメリットもあり
、低コスト化が図れる。

さらに制御回路（５）の出力（５５）には第３の抵抗０
りが接続され、これが制御回路（５）の負荷となるため
、純抵抗負荷となり発振に対しても強い回路柘成となシ
、安定した動作が得られる等のメリットが多い。

【図面の簡単な説明】

第１図は従来の定電圧電源回路を示す回路図、第２図は
本発明の一実施例による定電圧電源回路を示す回路図で
ある。 （８）・・・ブースタ用のＰ　Ｎ　Ｐ　）ランジスタ、
（１）・・・入力端子、（２）・・・出力端子、（３）
・・・基準電圧発生回路、（４）・・・誤差垢・幅回路
、（５）・・・制徒１回路、酎・・・制御￥１１回路入
力、（５５）・・・制ｒト１１回医、出力、（５Ｇ）・
・・制御入力、（１２）・・・抵抗。 なお図中同一９月号は同−又は和尚部分を示す。 代　　理　　人　　　　葛　　野　　信　　−手続補正
書−（自発） １−Ｙ訂庁長官ＩＪ役 １、事（”ｌｏの表示　　　　持腐１昭　５７−１６７
２５２号２、発明の名称 重箱、圧１４冑；Ｅ（回１７ｉ・ｉ ：（、？ｔｌｉｉｌ’ｌ；ｔルｈ °Ｂ　（′Ｉ゛トＩＩ／）関係　　　ｆ：￥Ｍ’＋出１
＋７ｆｉ　人ｆｉ　　所　　　　　東卓都［°代１１１
１×゛丸の内層゛１１２番３号名　（ろ、（ｆ’１０１
）　　　ら菱、’ｉｌｉ、十Ｍ末式会社代表と片１１１
１°八部 ４　　代　　理　　人 ｆｌ、所　　　　　東３；〔都下°代］１１区丸の内−
１−１１１２番３シ“テ明細書の発明の詳細な説明の欄 ６、袖１Ｆの内容 （１）明細書第３頁第９行ないし第１３行の「がオンし
、・・・・・・・・・上昇する。」を［を深くバイアス
し、このトランジスタ（５２）のベース電流を増すに伴
って第１の制御トランジスタ（５１）、更にブースタ用
ＰＮｉ））ランジスタ（８）かよりオン状態となるのテ
フースク用ＰＮＰ）ランジスタ（８）のコレクタ昂５位
、即ち出力端子（２）の電位ｖＯを上けるように働く。 」に訂正する。 （２）同第３頁第１６行ないし第１８行の「オフするこ
ととなり・・・・・・流れ込むことはなく」を「バイア
スが浅くなり」に訂正する。 （３）　　同第６頁第６行の「使える。」を「使える。 また、第３の抵抗（１２）の代りにダイオードを入れた
りまた何も入れずに制御回路（５）の出力（５５）をそ
のままアースに接続しても良い。」に訂正する。 以　」ニ

Claims (1)

【特許請求の範囲】
1. （１）人、出力端子間に接続されたブースタトランジス
   タと、基準電圧を発生する基準電圧発生回路と、上記出
   力端子の出力電圧に応じた電圧と上記基準電圧とを比較
   増幅する誤差増幅回路と、その制御入力が上記誤差増幅
   回路の出力に接続されその入力が上記ブースタトランジ
   スタのペースに接続されその出力が抵抗を介してアース
   されその制御入力に応じてその入力と出力間の電流を制
   御するよう格成され又いる制御回路とを倫えたことを慣
   徴とする定電圧電源回路。