JPS5954308A

JPS5954308A - 自動レンジ直流増幅器

Info

Publication number: JPS5954308A
Application number: JP16454082A
Authority: JP
Inventors: Shunzo Takahashi; 俊三高橋
Original assignee: Computer Services Corp
Current assignee: CSK Corp
Priority date: 1982-09-21
Filing date: 1982-09-21
Publication date: 1984-03-29

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明ｋま直流増幅器に保り、ｌ侍に入力ｉη、圧に対
しで出力箱゛、圧が′帛Ｋ　ｉｉｔ　１１：（ｆｌｔｉ
となるようＶＣ増１１ｖ；１１１ｊｌが自＆ｆ＃的に設
定される１１動レンジ！１６ｆｔ、増幅器に関するもの
である。

従来の自Ｉ！１ｌ１１．／ンジ１α流増幅器に１人力？
１１、川を所定の帰還抵抗ｆｊｌ′１で定する増幅度で
増幅する直流増幅回路と、切換レンジ数に対応して設け
られ、かつ前記直流増幅回路からの出力′１「、圧を基
準値と比較して前記出力電圧が最適値となる該帰還抵抗
ｆ１１′！を選択する比較器と、から構成さ〕１．てい
るのが一般的である。

上述のような自動レンジ１η流噌幅器によノ１ば、ある
入力ｉｔ、圧に対して前記直ｂ１し増幅回路からの出力
電圧が例えばフルスケールの範囲にふ−ける最大値Ｃつ
１１′）、最適イ１６）とガるように、当該レンジを分
担する比較器が動作１〜ている期間中に当該比較器によ
って選択さＪまた帰還鴇抗値による」−ｊ幅Ｊ−１ｆで
人力算、圧が増幅さｉすることになる。

このよった従来の自動レンジｉｌＴ　６１ｆ、増幅器で
は、ダイナミックレンジの」二月をしｌるためＫは、当
然に比較器の数を増加する必要があり、この上うＶする
と、精度が１代下すると共に、ｉｔ軸器を収容する空間
が必弗とな（〕、かつ部、錆点数も増力１目るという不
都合があった。

本発明の目的は、上記従来技術の不都合な点を解消し、
精度を向上させると共に双定な動作音する自動レンジ直
流増幅器を提供−することにある、本発明ｄ、上記目的
を達成するため、増幅度をｓｌ、′Ｊ整し設定できる増
幅度ｔ１．４整設定手段を備えた直流増幅回路からの出
方電圧を所定幅の基準値と比較１−１とのＪｌ：軟結果
に基づいて前記出方電圧が前記基檗値の幅内に入るよ’
）　Ｋ　ｉｌｉ制御回路で該増幅度；ｉ１．’、ｌ整設
定手段を制御する、Ｉ：うに構成１．たことを持回とす
るもσ）である。

以下１本発明の好適な実施例を図面に基づいて説明する
。

第１し１は、本発明に係る自動レンジ曲流増幅器の一実
ｌｈ例を示すブロック図である。

第１図において、自動レンジ直流増幅器は、入力端子ｌ
Ｏから取り込んだ入力電圧ｅｉを演１１増幅器１２０反
転入力端子ＫＩＩξ抗１４　（４１１：抗性■えＬ）を
介して供給できるようにし、該演算増幅器１２の出力端
子と反転入力端子との間に接続した帰還抵抗選択回路１
６及びその帰還抵抗値Ｉζｆを設定する設定回路１８か
らなる増幅度調整設定手段２０でｐａｒａ　ｘ　シ設定
さり、た増幅度Ａｖ（−Ｒ７’／Ｒｉ　）をもって入力
電圧ｅ、を増幅して出力重圧ｅｏとして出力端子２２か
ら出力する直流増幅回路２４と、該直流増幅回路２４か
らの出力電圧ｅｏを取り込んで第１の基準値ＶＳＨ及び
第２の基準値ＶＳＬと比較する比較器２６、該比較器２
６からの比較結果に基ついて前記出力電圧ｅｏが第１の
基準値ＶＳＨ及び第２の基準値ＶＳＬの幅内に入るよう
に前記増幅度調整設定手段２０の設定回路工８を制御す
る制御信号２００を形成すると共に、その制御信号２０
０を設定回路１８１Ｃ設定させるレジスタストア信号３
００を形成する制御信号形成回路２８、並びに比較回路
２６とｉ１１υ御信号形成回路２Ｂからの信号及び外部
コントロール信号順５ＣＴＬＫ基づいて該制御信号形成
回路２８の動作を制御する回路３ｏからなる制仙ｊ回路
３２と、を含んで構成さノ１．でいる。尚、図中符号５
ＧＴＬは、外部からのコントロール伝号類を示し、捷だ
、演算増幅器１２の非反転端子は、抵抗１５を介して接
地されている。

上述のように構成された本実施例により、ば、入力端子
１０から取り込んだ入山信号ｅ【を、増幅度を周枯設定
手段２０により当初シで設定芒Ｊ１だ増幅度Ａ　ｔＪ６
で増幅して出力信号ｅｏを出力する。前記出方電圧ｅｏ
を制御回路３２の比較器２６Ｖｃ取り込み、第１及び第
２基準値ＶＳＨ及びＶｓＬと比較する。比較器２６で両
基準値Ｖｆ−ＩＨ及びＶＳＬより低いときは、その出方
電圧ｅ。が第２の基準値ＶＢＬと少なくとも同一となる
まで、制初１信号形成回路２８から増幅度Ａｖを増加さ
せる制御信号２＋１０を１１」力する。設定回路１８は
、レジスタストア信号３ｏＯが入力さｉ］、ていて、か
つ前記制ｊ卸信Ｓ＋２００が入力されている間、す１１
）磁抵抗選択回路１６の抵抗値Ｒ１を増加せしめて増幅
ｆｆｆｉ　ｋｖを上昇さぜる。しかして、出力１１イ圧
ｅｏが、第２の基準佃ＶＢＬ以上第１の基糸イＩｂ以下
であることを比較器２６でイ欠出さノＬると、レジスタ
ストア信号３００が停止して、その七きの制御信号２０
０を設定回路１８に取り込み、増幅度Ａ、が設定される
こ２になる。従って、その増幅１１ＣＡｖは、その点で
同定されることになる。

一方、直６Ｔ、増幅回路２４の当初の増幅度ｋｖｏが大
きすきた場合、入力ｆｇ号ｅｉを増幅し−Ｃ出力された
出力信号ｅ。は、当初よりフルスケールとなっている。

この出力信号ｅ。を取り込んだ制御回路３２の比較回路
２６に、第１及び第２の基準値ＶＳＨ及びＶｓｈと比較
する。比較回路２６での比較結果は、第１の基準値Ｖｓ
ｈン・超えているので、その出力市。

圧ｅ。が第１の基準値ＶＳＨと少なくとも回−となるま
で、制御１ａ号形成回路２８から増Ｕシ度を減少させる
制御信号２００を出力する。すると、設定回路１８は、
レジスタストア信号３０ｏが入力されていて、かつ前記
制ｍ１１信号２００が入力されでいる間、帰還抵抗選択
回路１６の抵抗値Ｉζｆを減少せしめて増幅度Ａｖを減
少さぜる。しがして、出力１１６．　ＬｌＥ　ｅｏが第
１の基準値Ｖｓｎ以下第２の基準値以上であると比較器
２６で検出さり、ると、レジスタストア信号３００が停
止するので、そのときの；ｌｉ制御イｄ号２０ｏが設定
回路１８に設定さノ１．る。従って、旧流増１１４６回
路２４の増幅度Ａｖは、その点で固定されることになる
。

本実施例は、要するに、出力′１１ｊＥＥ、ｅｏが第１
及び第２の基準値ＶＳＨ及びＶＳＬの幅にあｉｔｌよ、
その増幅１」、’ｔ−Ａ　ＩＩＨ（ｔｒ段設定、また出
力市川ｅ。が、第１の卑。

準（ｌｔ’ｌ　ＶＳＨを、１ｉえ或いは第２の基準値以
下となるときＵτは、増幅ｊＢ−ン・減少或いは増加さ
せて基準値の幅に入ったときに、その点での増幅度Ａｖ
！・τ設定するものである。

第２図目１本光明に１糸る実Ａｆｕ　（＋りのＪＥ、体
例舌ｚｊ＜−＃回路ｔン１である。第２図に示す８体例
にふ・いて、第１図に示り′実施例と同−構成要素には
回−＝符号を伺り、で、！８？明する。

第２図において、直帷１増幅回路２４６１．２ｎ倍でＪ
−！７幅ＩＢＩＡｖが調整できる回路であわ、入力市１
Ｆ−＆Ｃ対［７てｊｌｌ　−／’Ｉ　′市ｊ上−ｅ。”
’　ｅｉ　・Ｒ７／１ｊＬ＝　ｅｉ　・Ｒｉ　・２ｎＡ
ｌｉン・出力するようになっている。ただＬ２、ｎは増
幅ｕ’ｌ　７１１　ノイｌｆｊテ山１１　（ｊｌｌ　Ｉ
ｎ　４４　ＩＦ　、Ｌ　ｈ　「］Ｊ変−Ｐ　Ｚ〕。すナ
ワチ、直ｂｉｅ、　ＪＩＬ′７幅回路２４　ｉｔ：、し
Ｉ示のように、イ寅算増幅器１２と・このｉｊ’（Ｊ’
Ｊ増幅器１２の増幅Ｊルをｉｔ”Ｊ整する’Ｍ　ａ　４
ｉｔ抗選択回路１６と、該選択回路１６の抵抗値を設定
する設定回路１８とからなっている。

上記帰還抵抗選択回路１Ｇは、１ン１示の如く、スイッ
チＳ　ｏ、Ｓ７と、抵抗■ζｔ−Ｉｈとを各々添字を同
じぐするもの同士を１α列接続Ｉ−たものをｉｌｉ列接
列接−１〜成され、かつ、　Ｒ，＝１．ｔ７ｘ２°、■
も２−ＲｔＸ　２１Ｔ　Ｒ，３−ＲＩＸ　２”　＋・・
・、■尤７　＝Ｒ，ｔ×２７　　となるように選定され
ている。

上記設定回路１８は、前自己スイッチＳ。〜Ｓ７を駆動
する４８号を出力するデコーダ１８０と、このデコーダ
１８０に制御信号をコード変換して与えると共に、クロ
ック端子ＣＫに供給さＪするレジスタストア信号３（）
０の立−１二りでのみ入力端子Ｉ〕。〜Ｉ）２１Ｃ印加
さノ１．る制御信号２００を取り込み出力するコードレ
ジスタ１８１とから構成さノしている。

−力、１ｌｉｌ１価１回路３２は、泊流増幅回路２４か
らの出力市川ｅ。分取り込み第１及び第２の基準値■（
及びＶＳＬと比較する比較器２６と、この比較器２６か
らの比較結果に応じて増幅度を増減させる割引）信号２
００を形成すると共にレジスタストアイ１号３００を形
成する制御信号形成回路２８と、外部コントロール信号
類５ＣＴＬ及び各回路２６．２８の状態に応じて上記制
御信号形成回路２８を制御する回路３０とから構成され
ている。

上［う（シ几較ン：着２６は、抵抗ｔ＜、、ｏを介しで
取り込んだ出力電柱；ｅｏと２１−１の基ｉ％へイ１ｈ
、　ＶＳＨとを比較する第１の比較器ＣＰＩと、１１（
抗１ζ１１を介して１１ンね込んだ出力ｔ１を圧ｅ。と
第２の基準値ＶｓＬとを比較する第２の比較器ＣＰ２と
から構成さ］Ｌｌ　出力１１１圧Ｃ６が基準値〜’ＳＬ
　＋　ＶＥＪＩ（５・超えたときに論理ゝ１　／／を出
力し、超えていないときに論理“Ｏ〃を出力するように
なつでいる。尚、第１の基進（＋＋Ｔ　Ｖｓｎ　ｋよ最
大重、圧（フルスケール）を検出するためのものとし、
８ｒ５２０基準幼ＶｓＬＨ最大宙、庄以−トの最適々電
圧を検出するためのものである。また、各比較器Ｃ１）
１及びＣＰｚの出力端子ｔｔ、土！Ｉ；抗山２及び山３
によってｉＷ、　ｉ原電圧−ｔＶ　ｔｌ（プルアップさ
れている。

十Ｍ＋、制御イ１４号形成回路２８＆ま、第１の比較器
ＣＩ）１の出力をインバータＩＶ、及びＬＶ２’ｆ・介
して取り込むゲートＧ１と、第２の比較器ＣＰｚからの
出力をインバータＩＶ３を介して取り込むと共にインバ
ータＩ　Ｖ　＋からの出力を取り込むゲートＧ２と、両
ゲートＧｌ及びＧ２にクロック信号φ１を与えると共に
、これとｋよ１８０度位相の異なるクロ２２１４月φ２
を出力する発振器Ｏ８Ｃと、ゲートＧ１及びゲートＧ２
のｊｌｌ力を各々ダウンカウントＯＷ子Ｄ　Ｗ及びアッ
プカウント端子ＵＰに取り込んでアップまプζｔよダウ
ンカランとするアップダウンカウンタＵｌ）Ｃと、土す
己クロック信号φ、よりレジスタストア信号を形成する
ゲートＧ４とから措成さノ１１、かつ回路３０からの停
止信号ＳｓｐをゲートＧ、−Ｇ３に供給されるようにな
っている。

アップダウンカウンタ［月）Ｃは、端子Ｕ　））または
ＤＷに印加される信号がゝゝ（）〃から”１”に変化す
るときにカウント値を＋ｌまたは−１するようになって
いＺ、。そして、そのカウント出力は出力艶１子（払〜
Ｑｃから制御１信号として出力さり、るようになってい
る。

上記回路３０は、外部からぴ）コントロー”　Ｇｊ吟味
類図では、イニシャルリセット（ｄ号ＩＮＩ’ｌ’ｌＡ
Ｌ。

ゲインセットＩＮ　＠　ＧＡＩＮ　８１すＴ、ゲインイ
１ｉ−ｒ　ＧＡＩＮＩ。

ホールド信号ＨＯＩ、Ｄ）ＳＣＴＬで、停止信号Ｓｓｐ
召・形成したり、カウンタ類をイニシャルリセットした
りする信号を形成する回路と、比較器２６及びＱ号形成
回ｂ’＋’ｔ　２００の状ｆｊ、ＩＡに応じて停止１ｉ
’＋号Ｓｓｐを形成する回路とから構成されている。前
者の回路は、図示の如く、論理和回路０（ζＩの出力が
フリップフロップＦＮＦ１及びＦＩ臂゛２のクリア））
ＩＭ子ＣＩ、に、論理和回路ＯＲｚの出力がアップダウ
ンカウンタＵＤＣのクリア端子ＣＬに、論理和回路０１
１３の出力がフリップフロップｌ＋Ｉ　ｌｉ’＋２のプ
リセラ）−ＯｊＭ子Ｐ　Ｒに、それぞれ接続されて構成
されている。−万、後者の回路は、比較器ＣＰ＋及びＣ
Ｆ２の出力がＮＯ〃から１Ｖ１〃に変化したとき信号を
出力する単安定マルチバイブレータＭＭ、及びＭＭ２か
らの出力信号を論理和回路０１ζ４を介してフリップフ
ロップＦＦ、のクロック入力端子ＣＫ−に入力するよう
に電気的に接続し、フリップフロップｌ＋”ｌ＋’　ｓ
及びＦ”Ｆｚ同士を図斥の、しうに接ｉｆし、フリップ
フロップ１ｉ１１＋１２の出力＋１ＩｉｌＡ子Ｑから停
止信号Ｓｓｐを取り出すようにし、かつ出力端子Ｑをゲ
ート回路Ｇ４の入力端子に接続し、該カウンタＵｌ）Ｃ
の出力ψ；Ｍ子ＱＡ　−ＱＣをゲート回路Ｇ４及びＧ。

の各入力９１Ｍ子に接続すると共にゲート回路Ｇ４及び
Ｇ５のＩｌｌ力端子を論理和回路０１ζ３の入力端子に
各々接ｋ、ｌ″１−シて構成さｉｌでいる。尚、第１及
び第２の基準値ＶＳＨ及びＶＳＬ　ｔま用度抵抗Ｖｔｔ
、及びｖｌ（２で設定できるものである。

上述のように構成された本発明の↓を体列の作用を以下
に説明する。

利得すなわち増幅度の設定は、ゲイン七ツト信−＋ｚ　
ＧＡＩＮＳＥＴがオンであり、これによりフリップフロ
ップｌ＋’Ｆ、及びＦＦｌはイニシャライズされ、ゲー
ト回路Ｇｌ、　Ｇ　、が動作ｎ」能の状態となる。

このような状態において、直流増１１回路２４からの出
力電圧ｅｏが第２の基準値Ｖｓ、ｃ、より低いとさけ、
第２の比較器ＣＰ２の出力はＱ　ｏ　／／　（当然、第
１の比較器の出力もゝゝ０〃）であるので、ゲート回路
Ｇ２からのクロック信号φ１をカウンタＵＩＪｅでアッ
プカウントすることになる。、ヒカウンタＵＤ（、’が
カウント終了恢、ゲート回路Ｇ３からのレジスタストア
信号（クロックｆ、（号φ２）　３００の立上υでコー
ドレジスタ１８１にカウンタＵＬ）Ｃからの３ビツトの
ｆｉｉ制御信号が格納される。このコードレジスタ１８
１に格納された制御信号に応じた値２ｎに基づいて帰還
Ｊ１（、抗ｉ１１．ｉ択回路Ｉ６の１．ＩＬ抗抗性ｆが
設定される。

この結果、比Ｉ咬器Ｃｆ）Ｉの出力がゝ′０〃であるな
らば、さらに、該カウンタＵＤＣは、ゲート回路Ｇ２か
らのクロック信号φｌに同１υ」してカウントアツプし
続ける。

途中で、ｉｉ’ｉ流増幅器２４の１１力市圧ｅｏが第２
の基準値に達すると比較器ＣＰ２の出力はゝゝ１〃（比
較器ＣＰ１の出力は１０〃の１１である）に変化すると
、単安定マルチバイブレータＭＩ１１．’ｌ□に出力が
発生してフリップフロップＦｉｔ’　１をセットする。

フリップフロップｌｉ”ｌｉ’ｌの１１１力が“ｌ〃と
なるタイミングで、フリップフロップＰＩＦ＋２もセッ
トされるので、ゲート回路Ｇ　ｌ　＋　Ｇ２及びＧ３が
不動作状態々なシ、直流増幅回路２４の増輻ｊ几は自動
的に設定されたことになる。

また、比較器ＣＰ！の出力がゝゝ０“の寸までｔｌ　１
　／／に変化しないときは、該カウンタＵＤＣの出力１
１ｉ１．制御信号が増加し続けるので、１１１力文ｔｊ
’ｆＱＡ二ゝ′″１〃、ψ；ｊ″Ａ子ＱＢ−ゝゝ１〃。

ψ；１．１子Ｑｃ　＝ゝゝ１”と在ったときにオーバー
フロー検出回路としでのゲート回路Ｇ５から信号を出力
してフリップフロップＩ”Ｆ’２をブリセットし、直流
１％、１幅回路２４の増幅度の増加を停止さぜる。尚、
該カウンタＵＬ）Ｃをカウントの進中で停止させたいと
き、ず々わち直流増幅回路２４の増’：’ｌｉ＋暦の増
加変化を・停止させたいときは、外部よりホールド信号
ｆｌｔ、）Ｌｌ）をオンとずれはよい。

次に、第１の比較器ＣＰＩの出ノ１がゝ−１＃でおると
きは、当然に第２の比較器ＣＰ２の出力も一１〃であシ
、このときは直流増＋ＩＢｊ回路２４はオーバーゲイン
である。従って、フリツブフＩコツプｌｉ’Ｆ１及び丁
’Ｆ２がイニシャルされていれは、ゲート回路Ｇｌ及び
Ｇ２は動作状態（ゲート回路６２はインバーターＶ！の
出力で不動作状態）となるから、ゲート回路Ｇｌからの
クロック信号φｌに同期して該カウンタＵＤＣはダウ＼ンカウントし始める。しかして、第１の比較器Ｃｒ％の
出力がゝゝ０”と々るまで、該カウンタＵｌ）Ｃから増
幅度を減少させる１同モ１１１信号２００か出力される
ので、直流増幅回路２４の増幅ノｉ“Ｉ：Ｌ低下′ｊ−
る。該ｔｔ役器ＣＰ、の出力が１０〃になったときに、
単安定マルチパイブレークＭＭ１が動作し、フリップフ
ロップＦｉｒ’　。

を゛十ツト−Ｊる、フリップフロップ１（”ｌｉ″１の
出力端子Ｑが“１〃となったときを（−、フリップフロ
ップｌ＋’ｌｉ”２が士ットさＪｔ、で停止」、４号Ｓ
ＳＰが“０〃となり、ゲート回路Ｇ１　＋　Ｇｚ　＊　
Ｇｓがオフとなる。この結果、睦１ｆｆｂ１し増幅１１
」１路２４の増幅バトニが自！Ｉ′ｌｌ＋的に設定され
る。

該プ１ウンタ［ＪＩ）Ｃが鳩（）〃となれＣ：）：、１
白随Ｊ曽％Ａ　Ｉｉ’ｊｌ路２４の増１１１１′、Ｈ，
１，ｊｉが強制的に設″ｉ′Ｊ−１されることになる。

尚、１ヌｌ　７■ｅ符−Ｖφ３４にＬ　ｆｌｉｌｌ定利
得を外部に読み出すテコーダである。

以、上１１≦べたように本発明によＪＩ、ば、精度が向
上すると共（仁、自動的にかつ安定に増幅用が設定さＪ
ｌるという効果があり、−また小型にして部品点数が少
なくなるという効果がある。

【図面の簡単な説明】

８１４１図は本うれ明の一実ＭＩｉ例を７３＜ずブロッ
ク図、舘２図は回４１体例を示す回ｐ′１″１図である
。

Claims

【特許請求の範囲】

人力′市圧に対して最適なレベルの出力市、圧を出力す
る自動レンジｌ負流増幅器において、増幅度を５周紮で
きかつ設定できる増幅度Ｒ周整設定手段を備えｌｃ直流
増幅回路と、核部１５ｉｉ）増幅回路からの出力電工を
取り込んで坊ｊ定幅の基準値と比較し、その比較結果に
基ついて前記出力電圧が前記基準値の幅内に入るように
１１（Ｊ記増幅度調整設定手段をｆｌｉ制御する１ｌｉ
ｌ１価１回路と、を含んで構成したこと？特徴とする自
＋１１１ルンジ直流ｊ曽幅器。