JPH07200003A - 帰還装置用回路 - Google Patents
帰還装置用回路Info
- Publication number
- JPH07200003A JPH07200003A JP6210780A JP21078094A JPH07200003A JP H07200003 A JPH07200003 A JP H07200003A JP 6210780 A JP6210780 A JP 6210780A JP 21078094 A JP21078094 A JP 21078094A JP H07200003 A JPH07200003 A JP H07200003A
- Authority
- JP
- Japan
- Prior art keywords
- feedback
- output
- signal
- feedback signal
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Feedback Control In General (AREA)
- Control Of Voltage And Current In General (AREA)
- Picture Signal Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
（図２に関して）帰還装置と共に用いる帰還回路１０
は、帰還装置の出力から帰還信号を受信する入力端子１
２を有する。出力端子１４は、帰還装置の規制部に結合
される。サンプリング部１６が入力端子に結合され、遅
延された帰還信号を設ける。その他の構造部１８，２
０，２２，２４，２６，２８が出力端子１４に結合さ
れ、帰還信号を遅延された帰還信号および所定の基準信
号と比較し、その他の構造部１８，２０，２２，２４，
２６，２８は、比較された信号群の間に一定の関係が成
り立つと規制部を動作不能にする。
は、帰還装置の出力から帰還信号を受信する入力端子１
２を有する。出力端子１４は、帰還装置の規制部に結合
される。サンプリング部１６が入力端子に結合され、遅
延された帰還信号を設ける。その他の構造部１８，２
０，２２，２４，２６，２８が出力端子１４に結合さ
れ、帰還信号を遅延された帰還信号および所定の基準信
号と比較し、その他の構造部１８，２０，２２，２４，
２６，２８は、比較された信号群の間に一定の関係が成
り立つと規制部を動作不能にする。
Description
【０００１】
【産業上の利用分野】本発明は、帰還装置に用いる回路
に関する。
に関する。
【０００２】
【従来の技術】通常の帰還装置においては、レギュレー
タは帰還ループから導いたエラー信号を用いて、制御信
号を送ることにより出力の発生源を制御して、装置の出
力を制御する。
タは帰還ループから導いたエラー信号を用いて、制御信
号を送ることにより出力の発生源を制御して、装置の出
力を制御する。
【０００３】帰還装置には、時定数、すなわち制御信号
の調整とそれによって生じる出力の変化との間に遅延が
あるのが普通である。そのために、過渡応答が発生す
る。このような装置の問題点は、優れた規制を行うと、
制御信号の過渡応答により、出力が所望のレベルよりも
大きくなりすぎたり（オーバーシュート）小さくなりす
ぎたり（アンダーシュート）することが反復的に起こる
場合があることである。
の調整とそれによって生じる出力の変化との間に遅延が
あるのが普通である。そのために、過渡応答が発生す
る。このような装置の問題点は、優れた規制を行うと、
制御信号の過渡応答により、出力が所望のレベルよりも
大きくなりすぎたり（オーバーシュート）小さくなりす
ぎたり（アンダーシュート）することが反復的に起こる
場合があることである。
【０００４】さらに、過渡制御信号は、非常に鋭角的な
出力変化を発生して、装置が不安定になる。
出力変化を発生して、装置が不安定になる。
【０００５】
【発明が解決しようとする課題】本発明は、上記の欠点
を軽減する帰還装置を提供しようとする。
を軽減する帰還装置を提供しようとする。
【０００６】
【課題を解決するための手段】帰還装置と共に用いられ
る帰還回路は、帰還装置の出力から帰還信号を受信する
入力端子を有する。出力端子は帰還装置の規制部に結合
され、サンプリング部は入力端子に結合されて、遅延さ
れた帰還信号を設ける。
る帰還回路は、帰還装置の出力から帰還信号を受信する
入力端子を有する。出力端子は帰還装置の規制部に結合
され、サンプリング部は入力端子に結合されて、遅延さ
れた帰還信号を設ける。
【０００７】動作不能化部が出力端子に結合されて、帰
還信号を遅延された帰還信号および所定の基準信号と比
較し、比較された信号群の間に所定の関係が成り立つ場
合には、規制部を動作不能にする。
還信号を遅延された帰還信号および所定の基準信号と比
較し、比較された信号群の間に所定の関係が成り立つ場
合には、規制部を動作不能にする。
【０００８】このように、出力信号が良好に規制され
て、所望の出力レベルが繰り返しオーバーシュートした
りアンダーシュートすることを防ぎ、装置の不安定性を
軽減する。
て、所望の出力レベルが繰り返しオーバーシュートした
りアンダーシュートすることを防ぎ、装置の不安定性を
軽減する。
【０００９】
【実施例】図１は、基準電圧端子３５から所定の基準電
圧を受け取るように結合された電圧レギュレータ３０で
構成される帰還装置５を示す。電圧源４０が電圧レギュ
レータ３０からの制御信号を受け取るために結合され、
規制された電圧を出力端子５０に送る。第１帰還路６０
が出力端子５０に結合されて、電圧レギュレータ３０に
帰還出力電圧を与える。回路１０もまた、出力端子５０
に結合されて、制御信号を電圧レギュレータ３０に送
る。
圧を受け取るように結合された電圧レギュレータ３０で
構成される帰還装置５を示す。電圧源４０が電圧レギュ
レータ３０からの制御信号を受け取るために結合され、
規制された電圧を出力端子５０に送る。第１帰還路６０
が出力端子５０に結合されて、電圧レギュレータ３０に
帰還出力電圧を与える。回路１０もまた、出力端子５０
に結合されて、制御信号を電圧レギュレータ３０に送
る。
【００１０】図２では、回路１０の入力端子１２が帰還
装置５の出力電圧端子５０に結合する。回路１０の出力
端子１４は、電圧レギュレータ３０に結合する。このよ
うに、回路１０は、入力端子１２と出力端子１４とを介
して、電圧レギュレータ３０に第２帰還路を設ける。
装置５の出力電圧端子５０に結合する。回路１０の出力
端子１４は、電圧レギュレータ３０に結合する。このよ
うに、回路１０は、入力端子１２と出力端子１４とを介
して、電圧レギュレータ３０に第２帰還路を設ける。
【００１１】回路１０内では、記憶キャパシタ１６が、
入力端子１２と接地ノード１３との間に結合される。抵
抗１５が入力端子１２とキャパシタ１６との間に接続さ
れる。このようにして抵抗１５とキャパシタ１６とは、
積分部を形成する。第１比較器１８は、入力端子１２に
結合された反転入力と、抵抗１５およびキャパシタ１６
の積分部に結合された非反転入力と、第１制御信号を設
ける出力とを有する。抵抗１７ａ，１７ｂにより構成さ
れる第１電位分割回路は、入力端子１２と接地ノード１
３との間に結合される。第１比較器１８の反転入力は、
抵抗１７ａと１７ｂとの間の点に接続され、反転入力が
分割された電圧を受け取る。
入力端子１２と接地ノード１３との間に結合される。抵
抗１５が入力端子１２とキャパシタ１６との間に接続さ
れる。このようにして抵抗１５とキャパシタ１６とは、
積分部を形成する。第１比較器１８は、入力端子１２に
結合された反転入力と、抵抗１５およびキャパシタ１６
の積分部に結合された非反転入力と、第１制御信号を設
ける出力とを有する。抵抗１７ａ，１７ｂにより構成さ
れる第１電位分割回路は、入力端子１２と接地ノード１
３との間に結合される。第１比較器１８の反転入力は、
抵抗１７ａと１７ｂとの間の点に接続され、反転入力が
分割された電圧を受け取る。
【００１２】同様に、第２比較器２０は、抵抗１５およ
びキャパシタ１６の積分部に結合された反転入力と、入
力端子１２に結合された非反転入力と、第２制御信号を
設ける出力とを有する。
びキャパシタ１６の積分部に結合された反転入力と、入
力端子１２に結合された非反転入力と、第２制御信号を
設ける出力とを有する。
【００１３】抵抗１９ａ，１９ｂにより構成される第２
電位分割回路は、積分部１５，１６と接地ノード１３と
の間に結合される。第２比較器２０の反転入力は、抵抗
１９ａと１９ｂとの間の点に接続され、反転入力が分割
された電圧を受け取る。
電位分割回路は、積分部１５，１６と接地ノード１３と
の間に結合される。第２比較器２０の反転入力は、抵抗
１９ａと１９ｂとの間の点に接続され、反転入力が分割
された電圧を受け取る。
【００１４】抵抗１７ａ，１７ｂおよび１９ａ，１９ｂ
は、電位分割回路が受け取った電圧の９９％を比較器に
送るように構成される。
は、電位分割回路が受け取った電圧の９９％を比較器に
送るように構成される。
【００１５】第３比較器２２は、入力端子１２に直接結
合された非反転入力と、端子２１に接続された反転入力
とを有する。端子２１は、基準電圧端子３５から所定の
基準電圧を受け取るように結合される。第３比較器２２
は、通常の出力とネゲートされた出力とを有する。
合された非反転入力と、端子２１に接続された反転入力
とを有する。端子２１は、基準電圧端子３５から所定の
基準電圧を受け取るように結合される。第３比較器２２
は、通常の出力とネゲートされた出力とを有する。
【００１６】第１ＡＮＤゲート２４は、第１比較器１８
の出力と、第３比較器２２のネゲート出力とを受け取る
ように結合され、第１論理信号を設ける。同様に第２Ａ
ＮＤゲート２６は、第２比較器の第２制御信号と、第３
比較器２２の通常出力とを受け取るように結合され、第
２論理信号を設ける。
の出力と、第３比較器２２のネゲート出力とを受け取る
ように結合され、第１論理信号を設ける。同様に第２Ａ
ＮＤゲート２６は、第２比較器の第２制御信号と、第３
比較器２２の通常出力とを受け取るように結合され、第
２論理信号を設ける。
【００１７】ＮＯＲゲート２８は、第１ＡＮＤゲート２
４からの第１論理信号と、第２ＡＮＤゲート２６からの
第２論理信号とを受け取るように結合されて、出力信号
を出力端子１４に送る。
４からの第１論理信号と、第２ＡＮＤゲート２６からの
第２論理信号とを受け取るように結合されて、出力信号
を出力端子１４に送る。
【００１８】動作時において、回路１０を内蔵しない従
来の技術による装置と比較すると、可変電圧源４０が帰
還装置５の出力端子５０に電圧信号を発生する。電圧レ
ギュレータ３０は、帰還路６０を通る帰還信号に応答し
て電圧源４０を規制する。
来の技術による装置と比較すると、可変電圧源４０が帰
還装置５の出力端子５０に電圧信号を発生する。電圧レ
ギュレータ３０は、帰還路６０を通る帰還信号に応答し
て電圧源４０を規制する。
【００１９】ここで図３は、回路１０を持たない帰還装
置５に基づき従来の帰還装置応答を図示したものであ
る。
置５に基づき従来の帰還装置応答を図示したものであ
る。
【００２０】たとえば、出力端子に接続される負荷によ
り起こる大きな電圧降下は、時刻ｔ1 で起こる。規制点
ｔ2 〜ｔ5 で、新しい電圧特性Ｖ2 〜Ｖ5 がそれぞれ装
置５により生成されて、出力電圧を連続的に規制し、所
望のレベルＶ0 に戻す。
り起こる大きな電圧降下は、時刻ｔ1 で起こる。規制点
ｔ2 〜ｔ5 で、新しい電圧特性Ｖ2 〜Ｖ5 がそれぞれ装
置５により生成されて、出力電圧を連続的に規制し、所
望のレベルＶ0 に戻す。
【００２１】図３からわかるように、時刻ｔ4 およびｔ
5 における電圧特性Ｖ4 ，Ｖ5 により、出力電圧は所望
のレベルＶ0 を越える（オーバーシュート）。
5 における電圧特性Ｖ4 ，Ｖ5 により、出力電圧は所望
のレベルＶ0 を越える（オーバーシュート）。
【００２２】図４では、以下に説明するように、回路１
０を有する帰還装置５により、帰還装置の応答が大きく
改善される。
０を有する帰還装置５により、帰還装置の応答が大きく
改善される。
【００２３】回路１０を有する帰還装置の機能をより詳
細に（上記のように帰還路６０しか持たない帰還装置の
機能と比較して）検討すると、時刻ｔ1 において実質的
に同じ電圧降下が起こると、電圧レギュレータ３０によ
り同一の応答が形成される。
細に（上記のように帰還路６０しか持たない帰還装置の
機能と比較して）検討すると、時刻ｔ1 において実質的
に同じ電圧降下が起こると、電圧レギュレータ３０によ
り同一の応答が形成される。
【００２４】回路１０内で、帰還信号は入力端子１２に
おいて受信され、それにより抵抗１５を通じてキャパシ
タ１６は帰還信号のレベルまで充電される。このよう
に、積分器部１５，１６は、帰還信号の多少遅延された
値を記憶する。
おいて受信され、それにより抵抗１５を通じてキャパシ
タ１６は帰還信号のレベルまで充電される。このよう
に、積分器部１５，１６は、帰還信号の多少遅延された
値を記憶する。
【００２５】前述のように、抵抗１７ａ，１７ｂの電位
分割回路は、第１比較器１８の反転入力に帰還信号の９
９％を送るように構成され、抵抗１９ａ，１９ｂの電位
分割回路は、積分器部１５，１６内に記憶された信号値
の９９％を第２比較器２０の反転入力に送るように構成
される。
分割回路は、第１比較器１８の反転入力に帰還信号の９
９％を送るように構成され、抵抗１９ａ，１９ｂの電位
分割回路は、積分器部１５，１６内に記憶された信号値
の９９％を第２比較器２０の反転入力に送るように構成
される。
【００２６】このように、比較器１８は、現在の帰還信
号の９９％とキャパシタ１６からの多少遅延された帰還
信号とを比較し、遅延された帰還信号が帰還信号の９９
％よりも小さいときは、結果として得られる出力はゼロ
になり、その逆の場合は出力は正の値になる。
号の９９％とキャパシタ１６からの多少遅延された帰還
信号とを比較し、遅延された帰還信号が帰還信号の９９
％よりも小さいときは、結果として得られる出力はゼロ
になり、その逆の場合は出力は正の値になる。
【００２７】同様に第２比較器２０は、キャパシタ１６
からの多少遅延された帰還信号の９９％と現在の帰還信
号とを比較し、帰還信号が遅延された帰還信号の９９％
より小さいときは、結果として得られる出力はゼロにな
り、その逆の場合は出力は正の値になる。
からの多少遅延された帰還信号の９９％と現在の帰還信
号とを比較し、帰還信号が遅延された帰還信号の９９％
より小さいときは、結果として得られる出力はゼロにな
り、その逆の場合は出力は正の値になる。
【００２８】このように帰還信号が１％を超えて増大す
る場合は、第１比較器１８の出力はゼロになり、帰還信
号が１％を超えて減少する場合は、第２比較器２０の出
力がゼロになる。 第３比較器２２は、端子１２からの
帰還信号と、端子２１からの所定の基準信号とを比較し
て、帰還信号が基準信号よりも小さい場合（アンダーシ
ュートの場合）は、ＡＮＤゲート２６に対する通常出力
においてゼロ状態が起こり、ＡＮＤゲート２４に対する
ネゲート出力において正の状態が起こる。逆に、基準信
号が帰還信号よりも低い場合（オーバーシュートの場
合）は、逆のことが起こり、ＡＮＤゲート２４に対する
ネゲート出力がゼロになり、ＡＮＤゲート２６に対する
通常出力が正の値になる。
る場合は、第１比較器１８の出力はゼロになり、帰還信
号が１％を超えて減少する場合は、第２比較器２０の出
力がゼロになる。 第３比較器２２は、端子１２からの
帰還信号と、端子２１からの所定の基準信号とを比較し
て、帰還信号が基準信号よりも小さい場合（アンダーシ
ュートの場合）は、ＡＮＤゲート２６に対する通常出力
においてゼロ状態が起こり、ＡＮＤゲート２４に対する
ネゲート出力において正の状態が起こる。逆に、基準信
号が帰還信号よりも低い場合（オーバーシュートの場
合）は、逆のことが起こり、ＡＮＤゲート２４に対する
ネゲート出力がゼロになり、ＡＮＤゲート２６に対する
通常出力が正の値になる。
【００２９】このように、ＡＮＤゲート２４は、帰還信
号が小さくなり（比較器１８の正の値の結果）、帰還信
号（１２）が所定の基準電圧（２１）より低くなる（ア
ンダーシュートする）（比較器２２の正のネゲート出力
による）ときに限って、正の出力を有する。その他の場
合は、ＡＮＤゲート２４の出力はゼロになる。
号が小さくなり（比較器１８の正の値の結果）、帰還信
号（１２）が所定の基準電圧（２１）より低くなる（ア
ンダーシュートする）（比較器２２の正のネゲート出力
による）ときに限って、正の出力を有する。その他の場
合は、ＡＮＤゲート２４の出力はゼロになる。
【００３０】同様に、ＡＮＤゲート２６は、帰還信号が
大きくなり（比較器２０の正の値の結果）、帰還信号
（１２）が所定の基準電圧（２１）より高くなる（オー
バーシュートする）（比較器２２の正の通常出力によ
る）場合に限って正の出力を有する。その他の場合は、
ＡＮＤゲート２６の出力はゼロになる。
大きくなり（比較器２０の正の値の結果）、帰還信号
（１２）が所定の基準電圧（２１）より高くなる（オー
バーシュートする）（比較器２２の正の通常出力によ
る）場合に限って正の出力を有する。その他の場合は、
ＡＮＤゲート２６の出力はゼロになる。
【００３１】ここで、レギュレータ３０による帰還信号
の変更を禁止することが望ましい２つの状況を考える。
の変更を禁止することが望ましい２つの状況を考える。
【００３２】第１の状況では、規制された電圧出力は所
要電圧（基準電圧）をアンダーシュートして、規制され
た電圧出力が増大しているが、この状況では、レギュレ
ータの帰還信号が一定に保持されると、規制された電圧
は所望のレベルまで上がることになる。この場合、比較
器２２がこのアンダーシュートを検出して、ＡＮＤゲー
ト２６の出力がゼロになるよう強制する。一方、比較器
１８は、被規制電圧の増大を検出して、ＡＮＤゲート２
４の出力がゼロになるように強制する。そのため、ＮＯ
Ｒゲート２８は、正の出力を有して、レギュレータ３０
を禁止する。
要電圧（基準電圧）をアンダーシュートして、規制され
た電圧出力が増大しているが、この状況では、レギュレ
ータの帰還信号が一定に保持されると、規制された電圧
は所望のレベルまで上がることになる。この場合、比較
器２２がこのアンダーシュートを検出して、ＡＮＤゲー
ト２６の出力がゼロになるよう強制する。一方、比較器
１８は、被規制電圧の増大を検出して、ＡＮＤゲート２
４の出力がゼロになるように強制する。そのため、ＮＯ
Ｒゲート２８は、正の出力を有して、レギュレータ３０
を禁止する。
【００３３】第２の状況では、被規制電圧出力が所要電
圧（基準電圧）をオーバーシュートして、被規制電圧出
力が減少しているが、この状況では、レギュレータ帰還
信号が一定に保持されると、被規制電圧は所望のレベル
まで下がることになる。この場合、比較器２２がこのオ
ーバーシュートを検出して、ＡＮＤゲート２４の出力が
ゼロになるよう強制する。一方、比較器２０は、被規制
電圧の減少を検出して、ＡＮＤゲート２６の出力がゼロ
になるように強制する。そのため、ＮＯＲゲート２８
は、正の出力を有して、レギュレータ３０を禁止する。
圧（基準電圧）をオーバーシュートして、被規制電圧出
力が減少しているが、この状況では、レギュレータ帰還
信号が一定に保持されると、被規制電圧は所望のレベル
まで下がることになる。この場合、比較器２２がこのオ
ーバーシュートを検出して、ＡＮＤゲート２４の出力が
ゼロになるよう強制する。一方、比較器２０は、被規制
電圧の減少を検出して、ＡＮＤゲート２６の出力がゼロ
になるように強制する。そのため、ＮＯＲゲート２８
は、正の出力を有して、レギュレータ３０を禁止する。
【００３４】その他の場合でも、ＡＮＤゲート２４，２
６のいずれか一方、または両方が正の出力を有し、その
ためＮＯＲゲート２８はゼロの出力を有して、レギュレ
ータ３０を禁止することはない。
６のいずれか一方、または両方が正の出力を有し、その
ためＮＯＲゲート２８はゼロの出力を有して、レギュレ
ータ３０を禁止することはない。
【００３５】このように、回路１０は、電圧レギュレー
タ３０からのそれ以上の反復なしに所定の出力電圧Ｖ0
が得られる条件においてのみ電圧レギュレータ３０を禁
止する。
タ３０からのそれ以上の反復なしに所定の出力電圧Ｖ0
が得られる条件においてのみ電圧レギュレータ３０を禁
止する。
【００３６】電圧レギュレータ３０は、回路の上記条件
が変わって、ＮＯＲゲート２８から出力端子１４への出
力がゼロになるまで動作不能のままになる。ＮＯＲゲー
ト２８からの出力がゼロになると電圧レギュレータ３０
は再び動作可能になる。
が変わって、ＮＯＲゲート２８から出力端子１４への出
力がゼロになるまで動作不能のままになる。ＮＯＲゲー
ト２８からの出力がゼロになると電圧レギュレータ３０
は再び動作可能になる。
【００３７】図４は、回路１０によって得られる利点を
明確に示す。図３と同様の方法で、時刻ｔ1 において電
圧降下が起こり、ｔ2 ，ｔ3 で連続して通常の反復が起
こり、電圧特性Ｖ2 ，Ｖ3 がそれぞれ生まれる。しか
し、電圧特性Ｖ3 が維持されると、電圧は実質的に所望
のレベルＶ0 に戻ることになる。本回路は、（ＡＮＤゲ
ート２４に対するゼロの出力により）帰還信号が増大し
ていることを示す第２比較器１８と、（ＡＮＤゲート２
６に対するゼロの通常出力により）アンダーシュートが
起こっていることを知らせる第３比較器２２の出力によ
り、この機能を「考慮」している。
明確に示す。図３と同様の方法で、時刻ｔ1 において電
圧降下が起こり、ｔ2 ，ｔ3 で連続して通常の反復が起
こり、電圧特性Ｖ2 ，Ｖ3 がそれぞれ生まれる。しか
し、電圧特性Ｖ3 が維持されると、電圧は実質的に所望
のレベルＶ0 に戻ることになる。本回路は、（ＡＮＤゲ
ート２４に対するゼロの出力により）帰還信号が増大し
ていることを示す第２比較器１８と、（ＡＮＤゲート２
６に対するゼロの通常出力により）アンダーシュートが
起こっていることを知らせる第３比較器２２の出力によ
り、この機能を「考慮」している。
【００３８】これによりＡＮＤゲート２４，２６がゼロ
の出力を有する条件が満たされ、その結果としてＮＯＲ
ゲート２８が正の出力を有し、出力端子１４を通じて電
圧レギュレータ回路３０を動作不能にする。従って、時
刻ｔ4 ，ｔ5 において電圧レギュレータが動作不能にな
り、帰還信号の反復は起こらない。それによりオーバー
シュートが回避され、所望の電圧Ｖ0 が便宜に得られ
る。
の出力を有する条件が満たされ、その結果としてＮＯＲ
ゲート２８が正の出力を有し、出力端子１４を通じて電
圧レギュレータ回路３０を動作不能にする。従って、時
刻ｔ4 ，ｔ5 において電圧レギュレータが動作不能にな
り、帰還信号の反復は起こらない。それによりオーバー
シュートが回避され、所望の電圧Ｖ0 が便宜に得られ
る。
【００３９】当業者であれば、上記に説明された実施例
に対する代替例が可能であることは理解頂けよう。たと
えば、電圧出力ではなく、代替の物理パラメータまたは
電気的パラメータ（たとえば温度または電流）に関する
帰還装置を、トランスデューサ部を介して本回路に結合
することもできる。また、上記のサンプル部の代わりに
連続的に可変する帰還装置を、帰還回路１０と共に用い
ることもできる。
に対する代替例が可能であることは理解頂けよう。たと
えば、電圧出力ではなく、代替の物理パラメータまたは
電気的パラメータ（たとえば温度または電流）に関する
帰還装置を、トランスデューサ部を介して本回路に結合
することもできる。また、上記のサンプル部の代わりに
連続的に可変する帰還装置を、帰還回路１０と共に用い
ることもできる。
【００４０】さらに、上記に説明された方法の代替の方
法を用いて、オーバーシュートおよびアンダーシュート
を予測することもできる。たとえば、制御信号をサンプ
リングし、その前値と比較することにより、出力の将来
的傾向を示すこともできる。また、積分部１５，１６の
代わりにサンプル−ホールド回路を用いて帰還信号の前
値を記憶したり、代替の論理素子を組み合わせて２つの
ＡＮＤゲート２４，２６およびＮＯＲゲート２８と同じ
特性を生成することもできる。
法を用いて、オーバーシュートおよびアンダーシュート
を予測することもできる。たとえば、制御信号をサンプ
リングし、その前値と比較することにより、出力の将来
的傾向を示すこともできる。また、積分部１５，１６の
代わりにサンプル−ホールド回路を用いて帰還信号の前
値を記憶したり、代替の論理素子を組み合わせて２つの
ＡＮＤゲート２４，２６およびＮＯＲゲート２８と同じ
特性を生成することもできる。
【００４１】最後に、電位分割回路の抵抗１７ａ，１７
ｂおよび１９ａ，１９ｂは、上記の９９％から、受け入
れ可能な幅をもつ所望の出力値を可変するように改変し
てもよい。
ｂおよび１９ａ，１９ｂは、上記の９９％から、受け入
れ可能な幅をもつ所望の出力値を可変するように改変し
てもよい。
本発明の実施例は、以下の添付の図面を参照して説明さ
れる。
れる。
【図１】本発明を実現する帰還装置をブロック図で示
す。
す。
【図２】図１の帰還装置と共に用いられる回路の好適な
実施例を示す。
実施例を示す。
【図３】従来の技術による帰還装置の典型的な応答のグ
ラフである。
ラフである。
【図４】図１の帰還装置の典型的な応答のグラフであ
る。
る。
１０ 帰還回路 １２ 入力端子 １３ 接地ノード １４ 出力端子 １５，１７ａ，１７ｂ，１９ａ，１９ｂ 抵抗 １６ 記憶キャパシタ １８，２０，２２ 比較器 ２１ 端子 ２４，２６ ＡＮＤゲート ２８ ＮＯＲゲート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フランソワ・レルミット フランス国ルヴィニャック、ラッスル・リ ュー・ディ・ラ・コム (72)発明者 ジョエル・トゥルチ フランス国トゥールーズ、プラース・リテ １
Claims (6)
- 【請求項１】 帰還装置と共に用いる帰還回路であっ
て：帰還装置の出力から帰還信号を受信する入力端子；
帰還装置の規制手段に結合される出力端子；入力端子に
結合されて、遅延された帰還信号を設けるサンプリング
手段；出力端子に結合されて、帰還信号を遅延された帰
還信号および所定の基準信号と比較し、比較された信号
群の間に所定の関係が存在する場合に規制手段を動作不
能にする動作不能化手段；によって構成されることを特
徴とする帰還回路。 - 【請求項２】 出力端子に結合されてそこに可変電圧を
与える可変電圧源；可変電圧源に規制制御信号を与える
電圧レギュレータ；出力端子と電圧レギュレータとの間
に結合されて、電圧レギュレータに帰還信号を与える帰
還路；および帰還回路であって：帰還装置の出力から帰
還信号を受信する入力端子；帰還装置の規制手段に結合
される出力端子；入力端子に結合されて、遅延された帰
還信号を設けるサンプリング手段；出力端子に結合され
て、帰還信号を遅延された帰還信号および所定の基準信
号と比較し、比較された信号群の間に所定の関係が存在
する場合に規制手段を動作不能にする動作不能化手段；
によって構成される帰還回路；によって構成されること
を特徴とする帰還装置。 - 【請求項３】 動作不能化手段が第１および第２比較手
段によって構成され、第１比較手段は帰還信号を遅延さ
れた帰還信号と比較して第１制御信号を設け、第２比較
手段は帰還信号を所定の基準信号と比較して第２制御信
号を設ける請求項１または２記載の帰還回路または装
置。 - 【請求項４】 動作不能化手段が第１および第２制御信
号を受信するように結合されて、比較された信号群の間
に所定の関係が存在するか否かを判定する論理手段によ
ってさらに構成される請求項３記載の帰還回路または装
置。 - 【請求項５】 第１および第２制御信号が所定の関係が
存在することを示す場合に、出力端子を介して帰還装置
のそれ以上の規制を不能にするように、論理手段が構成
される請求項４記載の帰還回路または装置。 - 【請求項６】 所定の関係が、帰還信号の瞬間的傾向に
より、帰還信号が所定の基準信号と実質的に等しくなる
ようなものである請求項１乃至５記載の帰還回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9309980A FR2709005B1 (fr) | 1993-08-13 | 1993-08-13 | Circuit destiné à une utilisation avec un agencement de retour. |
| FR9309980 | 1993-08-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07200003A true JPH07200003A (ja) | 1995-08-04 |
Family
ID=9450210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6210780A Pending JPH07200003A (ja) | 1993-08-13 | 1994-08-12 | 帰還装置用回路 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5471167A (ja) |
| EP (1) | EP0638857B1 (ja) |
| JP (1) | JPH07200003A (ja) |
| KR (1) | KR950006559A (ja) |
| CN (1) | CN1057622C (ja) |
| DE (1) | DE69426510T2 (ja) |
| FR (1) | FR2709005B1 (ja) |
| TW (1) | TW391082B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013044751A (ja) * | 2011-08-22 | 2013-03-04 | Keithley Instruments Inc | インピーダンス測定方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002019487A2 (en) | 2000-08-31 | 2002-03-07 | Primarion, Inc. | Wideband regulator with fast transient suppression circuitry |
| KR100546327B1 (ko) * | 2003-06-03 | 2006-01-26 | 삼성전자주식회사 | 피드백 제어 시스템 및 방법 |
| DE10354818B3 (de) * | 2003-11-24 | 2005-02-17 | Infineon Technologies Ag | Taktsignsal-Ein-/Ausgabevorrichtung, insbesondere zur Korrektur von Taktsignalen |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3602804A (en) * | 1969-12-08 | 1971-08-31 | Acme Electric Corp | Regulator circuit responsive to input voltage,output voltage and current |
| US3668532A (en) * | 1971-01-25 | 1972-06-06 | Sperry Rand Corp | Peak detection system |
| US3989958A (en) * | 1975-08-28 | 1976-11-02 | Vitatron Medical B.V. | Low current drain amplifier with sensitivity adjustment means |
| JPS54138477A (en) * | 1978-04-19 | 1979-10-26 | Nippon Gakki Seizo Kk | Input signal detecting circuit |
| US4313083A (en) * | 1978-09-27 | 1982-01-26 | Analog Devices, Incorporated | Temperature compensated IC voltage reference |
| JPS5571319A (en) * | 1978-11-24 | 1980-05-29 | Oki Electric Ind Co Ltd | Comparator circuit system |
| US4317054A (en) * | 1980-02-07 | 1982-02-23 | Mostek Corporation | Bandgap voltage reference employing sub-surface current using a standard CMOS process |
| JPS56115023A (en) * | 1980-02-16 | 1981-09-10 | Nec Corp | Automatic threshold level controlling circuit |
| US4613770A (en) * | 1980-09-29 | 1986-09-23 | Consolidated Investments And Development Corp. | Voltage monitoring circuit |
| US4438346A (en) * | 1981-10-15 | 1984-03-20 | Advanced Micro Devices, Inc. | Regulated substrate bias generator for random access memory |
| JPS6177908A (ja) * | 1984-09-26 | 1986-04-21 | Nec Corp | オ−バ−シユ−ト抑制機能付き自動出力レベル制御装置 |
| JPS6277715A (ja) * | 1985-09-30 | 1987-04-09 | Dai Ichi Seiko Co Ltd | 波形整形回路 |
| SU1550611A1 (ru) * | 1988-05-16 | 1990-03-15 | Предприятие П/Я А-3556 | Пороговое устройство |
| FR2651343A1 (fr) * | 1989-08-22 | 1991-03-01 | Radiotechnique Compelec | Circuit destine a fournir une tension de reference. |
| US5023541A (en) * | 1990-03-23 | 1991-06-11 | Hewlett-Packard Company | Power supply control circuit having constant voltage and constant current modes |
| JP2606481B2 (ja) * | 1991-05-23 | 1997-05-07 | 松下電器産業株式会社 | 自動レベルトリガ装置 |
| US5339272A (en) * | 1992-12-21 | 1994-08-16 | Intel Corporation | Precision voltage reference |
-
1993
- 1993-08-13 FR FR9309980A patent/FR2709005B1/fr not_active Expired - Fee Related
-
1994
- 1994-04-28 EP EP94106653A patent/EP0638857B1/en not_active Expired - Lifetime
- 1994-04-28 DE DE69426510T patent/DE69426510T2/de not_active Expired - Fee Related
- 1994-05-05 TW TW083104089A patent/TW391082B/zh not_active IP Right Cessation
- 1994-07-29 KR KR1019940019020A patent/KR950006559A/ko not_active Application Discontinuation
- 1994-08-03 US US08/285,466 patent/US5471167A/en not_active Expired - Lifetime
- 1994-08-10 CN CN94109033A patent/CN1057622C/zh not_active Expired - Fee Related
- 1994-08-12 JP JP6210780A patent/JPH07200003A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013044751A (ja) * | 2011-08-22 | 2013-03-04 | Keithley Instruments Inc | インピーダンス測定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5471167A (en) | 1995-11-28 |
| DE69426510T2 (de) | 2001-06-21 |
| EP0638857B1 (en) | 2001-01-03 |
| FR2709005B1 (fr) | 1995-11-10 |
| TW391082B (en) | 2000-05-21 |
| FR2709005A1 (fr) | 1995-02-17 |
| DE69426510D1 (de) | 2001-02-08 |
| CN1057622C (zh) | 2000-10-18 |
| EP0638857A1 (en) | 1995-02-15 |
| KR950006559A (ko) | 1995-03-21 |
| CN1103175A (zh) | 1995-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4521738A (en) | Gain control circuit | |
| EP0316781B1 (en) | Dual input low dropout voltage regulator | |
| KR101109308B1 (ko) | 전압 레귤레이터 | |
| US20040004466A1 (en) | Stabilized power supply unit having a current limiting function | |
| US4346342A (en) | Current limiting voltage regulator | |
| US20020135339A1 (en) | Dual loop regulator | |
| US6987380B1 (en) | Time-based current control in switching regulators | |
| US4633162A (en) | Series voltage regulator employing a variable reference voltage | |
| US5266884A (en) | Threshold controlled circuit with ensured hysteresis precedence | |
| US3770984A (en) | Fast recovery low distortion limiter circuit | |
| US3753780A (en) | Fluctuation sensitive fuel cell replenishment control means | |
| JPH07200003A (ja) | 帰還装置用回路 | |
| CN115622394A (zh) | 具有集成电压调节器和限流器的电源及方法 | |
| US3378743A (en) | Current regulator for motor control systems including an open loop signal which is combined with a current feedback signal upon occurrence of an event | |
| JP4742455B2 (ja) | レギュレータ回路 | |
| US3105188A (en) | All-transistor regulated power supply having a protection circuit | |
| US5502416A (en) | Adjustable reset threshold for an integrated regulator | |
| KR100286006B1 (ko) | 자동이득 조절장치 | |
| US4441041A (en) | Circuit arrangement for generating a direct control voltage which is dependent on an alternating voltage | |
| JPH06276677A (ja) | 突入電流防止回路 | |
| JPH0621723A (ja) | ミューティング制御回路 | |
| JP4066189B2 (ja) | Ａｃアダプタおよびその充電方法 | |
| US4546270A (en) | Sample and hold droop compensation circuit | |
| KR102667716B1 (ko) | 전류 추정을 통한 빠른 과도 응답 특성을 갖는 레귤레이터 및 이의 제어 방법 | |
| JPS6339124B2 (ja) |